CN101388363A - 非挥发性存储器及其制作方法 - Google Patents

非挥发性存储器及其制作方法 Download PDF

Info

Publication number
CN101388363A
CN101388363A CNA2007101489960A CN200710148996A CN101388363A CN 101388363 A CN101388363 A CN 101388363A CN A2007101489960 A CNA2007101489960 A CN A2007101489960A CN 200710148996 A CN200710148996 A CN 200710148996A CN 101388363 A CN101388363 A CN 101388363A
Authority
CN
China
Prior art keywords
grid
layer
dielectric layer
substrate
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101489960A
Other languages
English (en)
Other versions
CN101388363B (zh
Inventor
廖伟明
张明成
黄建章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN2007101489960A priority Critical patent/CN101388363B/zh
Publication of CN101388363A publication Critical patent/CN101388363A/zh
Application granted granted Critical
Publication of CN101388363B publication Critical patent/CN101388363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种非挥发性存储器,其包括栅极结构以及源极/漏极区。栅极结构配置于基底上。栅极结构包括一对浮置栅极、穿隧介电层、控制栅极以及栅间介电层。浮置栅极配置于基底上。穿隧介电层配置于每一个浮置栅极与基底之间。控制栅极配置于此对浮置栅极之间的基底上,且覆盖每一个浮置栅极的顶面与至少侧壁。栅间介电层配置于控制栅极与每一个浮置栅极以及穿隧介电层之间,以及配置于控制栅极与基底之间。源极/漏极区配置于栅极结构二侧的基底中。因此增加了控制栅极所覆盖的浮置栅极的面积,进而提高了控制栅极与浮置栅极之间的耦合率。

Description

非挥发性存储器及其制作方法
技术领域
本发明是有关于一种存储器及其制作方法,且特别是有关于一种非挥发性存储器(non-volatile memory)及其制作方法。
背景技术
非挥发性存储器因具有可多次进行数据的存入、读取、抹除等特性,且存入的数据在断电后也不会消失,因此被广泛应用于个人计算机和电子设备。然而,随着半导体组件朝小型化逐渐发展,存储器的尺寸也随着线宽减少而缩小,连带使得非挥发性存储器中的控制栅极(control gate)与浮置栅极(floating gate)间的耦合率(coupling ratio)大幅降低。
因此,为了增加控制栅极与浮置栅极间的耦合率,目前大多利用增加控制栅极与浮置栅极间覆盖面积的方式来提高耦合率。
图1为现有一种非挥发性存储器的剖面示意图。请参照图1,非挥发性存储器包括基底100、栅极结构102与源极/漏极区104。栅极结构102配置于基底100上。源极/漏极区104配置于栅极结构102二侧的基底100中。栅极结构102由T形的控制栅极106、一对浮置栅极108、穿隧介电层110以及栅间介电层112所构成。浮置栅极108配置于基底100上。穿隧介电层110配置于浮置栅极108与基底100之间。控制栅极106配置于二个浮置栅极108之间,且覆盖每一个浮置栅极108的顶面与一个侧壁。栅间介电层112配置于控制栅极106与浮置栅极108以及穿隧介电层110之间,以及配置于控制栅极106与基底100之间。
由于T形的控制栅极106与一般I型的控制栅极比较起来可以覆盖较大面积的浮置栅极108,因此增加了控制栅极106与浮置栅极108之间的耦合率。
然而,在上述的非挥发性存储器中,虽然借由T形的控制栅极来提高与浮置栅极之间的耦合率,但是仍无法大幅提高耦合率以适应日后技术的发展。
发明内容
有鉴于此,本发明的目的就是在提供一种非挥发性存储器的制作方法,可以从3维方向的制程改善增加控制栅极与浮置栅极之间的覆盖面积。
本发明的另一目的就是在提供一种非挥发性存储器,可以提高控制栅极与浮置栅极之间的耦合率。
本发明提出一种非挥发性存储器的制作方法,此方法是先于基底上依序形成第一介电层与第一导体层。然后,于第一导体层、第一介电层与基底中形成隔离结构,以于基底的行方向(column direction)上定义出多个条状导体层与多个条状介电层。而后,移除部分隔离结构,以暴露出每一个条状导体层的至少部分侧壁。继而,将每一个条状导体层与每一个条状介电层图案化,以形成多个栅极结构。随后,于基底上顺应性地形成第二介电层。然后,于第二介电层上形成第二导体层。接着,将第二导体层图案化,以形成多个第三导体层,其中每一个第三导体层位于行方向上的二个栅极结构之间的第二介电层上,以及覆盖每一个栅极结构至少一部份的侧壁。然后,于行方向上第三导体层之间的基底中形成源极/漏极区。之后,于第三导体层之间形成第三介电层。
依照本发明所述的非挥发性存储器的制作方法,上述的移除部分隔离结构的方法例如为回蚀刻法。
依照本发明所述的非挥发性存储器的制作方法,上述的隔离结构的形成方法例如是先于第一导体层、第一介电层与基底中形成沟渠。接着,于基底上形成介电材料层。然后,进行平坦化制程,以移除部分介电材料层,直到暴露出第一导体层。
依照本发明所述的非挥发性存储器的制作方法,上述的栅极结构的形成方法例如是先于隔离结构上与每一个条状导体层的一部分上形成图案化光刻胶层。然后,以图案化光刻胶层为罩幕,移除部分条状导体层与部分条状介电层。之后,移除图案化光刻胶层。
依照本发明所述的非挥发性存储器的制作方法,上述的第二介电层的形成方法例如为化学气相沉积法。
依照本发明所述的非挥发性存储器的制作方法,上述的第二介电层例如为氧化物层/氮化物层/氧化物层。
依照本发明所述的非挥发性存储器的制作方法,上述的第三导体层的形成方法例如是先形成图案光刻胶层,此图案化光刻胶层覆盖行方向上二个栅极结构之上与之间的第二导体层以及覆盖栅极结构周围的部分第二导体层。然后,以图案化光刻胶层为罩幕,移除部分第二导体层。之后,移除图案化光刻胶层。
依照本发明所述的非挥发性存储器的制作方法,上述在形成第二导体层之后以及将第二导体层图案化之前,还可以将第二导体层平坦化。
本发明另提出一种非挥发性存储器,其包括栅极结构以及源极/漏极区。栅极结构配置于基底上。栅极结构包括一对浮置栅极、穿隧介电层、控制栅极以及栅间介电层。浮置栅极配置于基底上。穿隧介电层配置于每一个浮置栅极与基底之间。控制栅极配置于此对浮置栅极之间的基底上,且覆盖每一个浮置栅极的顶面与围绕每一个浮置栅极的侧壁。栅间介电层配置于控制栅极与每一个浮置栅极以及穿隧介电层之间,以及配置于控制栅极与基底之间。源极/漏极区配置于栅极结构二侧的基底中。
依照本发明所述的非挥发性存储器,上述的控制栅极例如完全覆盖每一个浮置栅极。
依照本发明所述的非挥发性存储器,上述的浮置栅极的材料例如为多晶硅。
依照本发明所述的非挥发性存储器,上述的控制栅极的材料例如为多晶硅。
依照本发明所述的非挥发性存储器,上述的穿隧介电层的材料例如为氧化物。
依照本发明所述的非挥发性存储器,上述的栅间介电层的材料例如为氧化物/氮化物/氧化物。
本发明在形成控制栅极之前,先移除了一部分浮置栅极周围的隔离结构,因此当后续形成控制栅极之后,控制栅极除了可以位于浮置栅极之间以及覆盖浮置栅极的顶面之外,还可以覆盖浮置栅极至少一部份侧壁,以达到增加控制栅极覆盖浮置栅极的面积的目的,进而提高控制栅极与浮置栅极之间的耦合率。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为现有一种非挥发性存储器的剖面示意图。
图2A至图2F为依照本发明实施例所绘示的非挥发性存储器的制作流程俯视图。
图3A至图3F为沿图2A至图2F中I-I’剖面所绘示的非挥发性存储器的制作流程剖面图。
图4A至图4F为沿图2A至图2F中II-II’剖面所绘示的非挥发性存储器的制作流程剖面图。
主要组件符号说明
100、200:基底
102、210:栅极结构
104:源极/漏极区
106:控制栅极
108:浮置栅极
110:穿隧介电层
112:栅间介电层
202:隔离结构
203:沟渠
204:条状导体层
204’、214、218:导体层
206:条状介电层
206’、212、220:介电层
208、216:图案化光刻胶层
具体实施方式
图2A至图2F为依照本发明实施例所绘示的非挥发性存储器的制作流程俯视图。图3A至图3F为沿图2A至图2F中I-I’剖面所绘示的非挥发性存储器的制作流程剖面图。图4A至图4F为沿图2A至图2F中II-II’剖面所绘示的非挥发性存储器的制作流程剖面图。
首先,请同时参照图2A、图3A与图4A,提供基底200。基底200例如为硅基底。然后,于基底200上依序形成介电层(未绘示)与导体层(未绘示)。介电层的材料例如为氧化物,其形成方法例如为热氧化法。导体层的材料例如为多晶硅,其形成方法例如为化学气相沉积法。接着,于导体层、介电层与基底200中形成隔离结构202,以于基底200的行方向上定义出条状导体层204与条状介电层206。隔离结构202的材料例如为高密度等离子(high density plasma,HDP)氧化物,其形成方法例如是先于导体层、介电层与基底200中形成沟渠203;接着于基底200上形成氧化物层(未绘示);然后利用化学机械研磨法进行平坦化制程,移除部分氧化物层,直到暴露出导体层。
然后,请同时参照图2B、图3B与图4B,移除部分隔离结构202,以暴露出条状导体层204的至少部分侧壁。移除部分隔离结构202的方法例如为回蚀刻法。重要的是,暴露出来的条状导体层204的侧壁即可用来增加本发明的非挥发性存储器中控制栅极所覆盖的浮置栅极的面积,以提高耦合率。此外,移除隔离结构202的厚度可视所需的非挥发性存储器而定。一般来说,所移除的隔离结构202的厚度例如可将条状导体层204的侧壁完全暴露出来,以达到最大覆盖面积的效果。
接着,请同时参照图2C、图3C与图4C,于基底200上形成图案化光刻胶层208。图案化光刻胶层208覆盖隔离结构202与每一个条状导体层204的一部分(即欲形成浮置栅极的区域)。然后,以图案化光刻胶层208为罩幕,进行非等向性蚀刻制程,移除部分条状导体层204与部分条状介电层206,以形成导体层204’与介电层206’,其中导体层204’与介电层206’形成栅极结构210。在栅极结构210中,导体层204’与介电层206’分别作为本发明的非挥发性存储器的浮置栅极与穿隧介电层。
而后,请同时参照图2D、图3D与图4D,移除图案化光刻胶层208。接着,于基底200上顺应性地形成介电层212。介电层212例如是由氧化物层/氮化物层/氧化物层所形成的复合层结构,其形成方法例如是先以热氧化法形成第一层氧化物层;然后以化学气相沉积法于第一层氧化物层上形成氮化物层;之后再以热氧化法于氮化物层上形成第二层氧化物层。当然,在其它实施例中,介电层212也可以是直接利用化学气相沉积法形成的氧化物层。然后,于介电层212上形成导体层214。导体层214的材料例如为多晶硅。之后,选择性地利用化学机械研磨法对导体层214进行平坦化制程。
继而,请同时参照图2E、图3E与图4E,于导体层214上形成图案化光刻胶层216。图案化光刻胶层216覆盖行方向上二个栅极结构210之上与之间的导体层214以及覆盖栅极结构210周围的部分导体层214。然后,以图案化光刻胶层216为罩幕,进行非等向性蚀刻制程,移除未被图案化光刻胶层216覆盖的导体层214,以于行方向上形成导体层218,其中每一个导体层218位于行方向上二个栅极结构210之间的介电层212上,以及覆盖行方向上的每一个栅极结构210至少一部份侧壁。
特别一提的是,上述的导体层218即可作为本发明的非挥发性存储器中的控制栅极,且由于此控制栅极除了位于二个栅极结构210之间以及覆盖栅极结构210的顶面之外,同时还覆盖了栅极结构210至少一部份侧壁,因此增加了控制栅极覆盖浮置栅极的面积,进而提高了控制栅极与浮置栅极之间的耦合率。此外,控制栅极覆盖浮置栅极的面积可视实际需求而借由调整图2B、图3B与图4B中移除隔离结构202的厚度来进行调整。
之后,请同时参照图2F、图3F与图4F,移除图案化光刻胶层216。然后,进行后续熟知的制程,形成源极/漏极区(未绘示)以及于导体层218之间形成介电层220,以完成本发明的非挥发性存储器的制作。
以下将以图2F、图3F与图4F为例,对本发明的非挥发性存储器作说明。
请同时参照图2F、3F与图4F,本发明的非挥发性存储器包括栅极结构210以及源极/漏极区(未绘示)。栅极结构配置于基底200上。栅极结构210包括一对浮置栅极(导体层204’)、穿隧介电层(介电层206’)、控制栅极(导体层218)以及栅间介电层(介电层212)。浮置栅极配置于基底200上,其材料例如为多晶硅。穿隧介电层配置于每一个浮置栅极与基底200之间,其材料例如为氧化物。控制栅极配置于此对浮置栅极之间的基底200上,且覆盖每一个浮置栅极的顶面以及围绕每一个浮置栅极的侧壁。控制栅极的材料例如为多晶硅,其覆盖每一个浮置栅极的侧壁的深度例如可完全覆盖浮置栅极的侧壁,以达到最大覆盖面积的效果。栅间介电层配置于控制栅极与每一个浮置栅极以及穿隧介电层之间,以及配置于控制栅极与基底200之间。栅间介电层的材料例如为氧化物/氮化物/氧化物。源极/漏极区配置于栅极结构二侧的基底200中。
详细地说,在本发明的非挥发性存储器中,控制栅极除了配置在二个浮置栅极间之外,同时还围绕二个浮置栅极至少一部份侧壁,因此增加了控制栅极所覆盖的浮置栅极的面积,进而提高了控制栅极与浮置栅极之间的耦合率。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。

Claims (14)

1.一种非挥发性存储器的制作方法,其特征在于包括:
于一基底上依序形成一第一介电层与一第一导体层;
于该第一导体层、该第一介电层与该基底中形成一隔离结构,以于该基底的一行方向上定义多个条状导体层与多个条状介电层;
移除部分该隔离结构,以暴露出每一该些条状导体层的至少部分侧壁;
将每一该些条状导体层与每一该些条状介电层图案化,以形成多个栅极结构;
于该基底上顺应性地形成一第二介电层;
于该第二介电层上形成一第二导体层;
将该第二导体层图案化,以形成多个第三导体层,其中每一该些第三导体层位于该行方向上的二个栅极结构之间的该第二介电层上,以及覆盖每一该些栅极结构至少一部份的侧壁;
于该行方向上该些第三导体层之间的该基底中形成一源极/漏极区;以及
于该些第三导体层之间形成一第三介电层。
2.如权利要求1所述的非挥发性存储器的制作方法,其特征在于,移除部分该隔离结构的方法包括回蚀刻法。
3.如权利要求1所述的非挥发性存储器的制作方法,其特征在于,该隔离结构的形成方法包括:
于该第一导体层、该第一介电层与该基底中形成一沟渠:
于该基底上形成一介电材料层,并填满该沟渠;以及
进行一平坦化制程,移除部分该介电材料层,直到暴露出该第一导体层。
4.如权利要求1或3所述的非挥发性存储器的制作方法,其特征在于,该些栅极结构的形成方法包括:
于该隔离结构上与每一该些条状导体层的一部分上形成一图案化光刻胶层;
以该图案化光刻胶层为罩幕,移除部分该些条状导体层与部分该些条状介电层;以及
移除该图案化光刻胶层。
5.如权利要求1所述的非挥发性存储器的制作方法,其特征在于,该第二介电层的形成方法包括化学气相沉积法。
6.如权利要求3所述的非挥发性存储器的制作方法,其特征在于,该第二介电层包括氧化物层/氮化物层/氧化物层。
7.如权利要求1或3所述的非挥发性存储器的制作方法,其特征在于,该些第三导体层的形成方法包括:
形成一图案化光刻胶层,该图案化光刻胶层覆盖该行方向上二个栅极结构之上与之间的该第二导体层,以及覆盖该些栅极结构周围的部分该第二导体层;
以该图案化光刻胶层为罩幕,移除部分该第二导体层;以及
移除该图案化光刻胶层。
8.如权利要求1所述的非挥发性存储器的制作方法,其特征在于,在形成该第二导体层之后以及将该第二导体层图案化之前,更包括将该第二导体层平坦化。
9.一种非挥发性存储器,其特征在于包括:
一栅极结构,配置于一基底上,该栅极结构包括:
一对浮置栅极,配置于该基底上;
一穿隧介电层,配置于每一该浮置栅极与该基底之间;
一控制栅极,配置于该对浮置栅极之间的该基底上,且覆盖每一该浮置栅极的顶面与围绕每一该浮置栅极的侧壁;以及
一栅间介电层,配置于该控制栅极与每一该浮置栅极以及该穿隧介电
层之间,以及配置于该控制栅极与该基底之间;以及
一源极/漏极区,配置于该栅极结构二侧的该基底中。
10.如权利要求9所述的非挥发性存储器,其特征在于,该控制栅极完全覆盖每一该浮置栅极。
11.如权利要求9所述的非挥发性存储器,其特征在于,该对浮置栅极的材料包括多晶硅。
12.如权利要求9所述的非挥发性存储器,其特征在于,该控制栅极的材料包括多晶硅。
13.如权利要求9所述的非挥发性存储器,其特征在于,该穿隧介电层的材料包括氧化物。
14.如权利要求9所述的非挥发性存储器,其特征在于,该栅间介电层的材料包括氧化物/氮化物/氧化物。
CN2007101489960A 2007-09-13 2007-09-13 非挥发性存储器及其制作方法 Active CN101388363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101489960A CN101388363B (zh) 2007-09-13 2007-09-13 非挥发性存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101489960A CN101388363B (zh) 2007-09-13 2007-09-13 非挥发性存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN101388363A true CN101388363A (zh) 2009-03-18
CN101388363B CN101388363B (zh) 2011-04-20

Family

ID=40477673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101489960A Active CN101388363B (zh) 2007-09-13 2007-09-13 非挥发性存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN101388363B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449765A (zh) * 2016-10-20 2017-02-22 武汉新芯集成电路制造有限公司 浮栅型闪存结构及其制作方法
CN108780796A (zh) * 2017-10-25 2018-11-09 成都锐成芯微科技股份有限公司 新型非挥发性存储器及其制造方法
CN112563322A (zh) * 2020-12-01 2021-03-26 珠海博雅科技有限公司 场效应晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770455A (zh) * 2004-11-03 2006-05-10 力晶半导体股份有限公司 非挥发性存储器、非挥发性存储器阵列及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449765A (zh) * 2016-10-20 2017-02-22 武汉新芯集成电路制造有限公司 浮栅型闪存结构及其制作方法
CN108780796A (zh) * 2017-10-25 2018-11-09 成都锐成芯微科技股份有限公司 新型非挥发性存储器及其制造方法
CN112563322A (zh) * 2020-12-01 2021-03-26 珠海博雅科技有限公司 场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN101388363B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102956462B (zh) 双栅极式闪存
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
JP2005322912A (ja) スプリットゲート型フラッシュメモリ素子及びその製造方法
KR20050013214A (ko) 반도체 장치 제조 방법, 반도체 장치 및 비휘발성 메모리
CN101667581A (zh) 一种分栅型埋层浮栅式的非易失性存储单元及其制造方法
CN101924078B (zh) 快闪存储器的制造方法
KR20140030483A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN101388363B (zh) 非挥发性存储器及其制作方法
CN101840890A (zh) 制作闪存器件的方法
KR100461665B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100784081B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
CN1832134B (zh) 于半导体装置中形成栅电极图案的方法
KR100761373B1 (ko) 플래시 메모리 소자 제조방법
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
CN103208458B (zh) 嵌入式闪存的制造方法
KR20150018772A (ko) Nor 구조 플래시 메모리 및 그의 제조 방법
KR100958619B1 (ko) 엔드 타입 플래시 메모리셀 제조방법
KR20090092927A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100649308B1 (ko) 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자
KR100538076B1 (ko) 플래쉬 메모리소자의 공통 소스라인 형성방법
KR100685621B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100799039B1 (ko) 플래쉬 메모리 소자의 제조방법
CN103715146B (zh) 闪存的制作方法
KR100958627B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR20070070891A (ko) 플래쉬 메모리 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant