CN108780796A - 新型非挥发性存储器及其制造方法 - Google Patents

新型非挥发性存储器及其制造方法 Download PDF

Info

Publication number
CN108780796A
CN108780796A CN201780015333.3A CN201780015333A CN108780796A CN 108780796 A CN108780796 A CN 108780796A CN 201780015333 A CN201780015333 A CN 201780015333A CN 108780796 A CN108780796 A CN 108780796A
Authority
CN
China
Prior art keywords
dielectric layer
gate
novel non
grid
floating grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780015333.3A
Other languages
English (en)
Other versions
CN108780796B (zh
Inventor
宁丹
倪红松
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rui Core Micro Polytron Technologies Inc
Original Assignee
Chengdu Rui Core Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rui Core Micro Polytron Technologies Inc filed Critical Chengdu Rui Core Micro Polytron Technologies Inc
Publication of CN108780796A publication Critical patent/CN108780796A/zh
Application granted granted Critical
Publication of CN108780796B publication Critical patent/CN108780796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明涉及一种新型非挥发性存储器及其制造方法，该新型非挥发性存储器包括选择晶体管和存储晶体管，所述选择晶体管包括栅氧化层和第一逻辑栅极。另一种结构的新型非挥发性存储器包括存储晶体管，所述存储晶体管包括依次设置的隧穿介电层、浮置栅极、第二栅间介电层和第二逻辑栅极。本发明所述存储器，通过采用逻辑栅极代替传统的控制栅极，使得存储器的制造工艺更简单，也降低了光罩的使用数量，进而降低了制造成本。

Description

新型非挥发性存储器及其制造方法
技术领域
本发明涉及存储器技术领域，特别涉及一种新型非挥发性存储器及其制造方法。
背景技术
非挥发性存储器，又称非易失性存储器，简称NVM，是指存储器所存储的信息在电源关掉之后依然能长时间存在，不易丢失。双晶体管非挥发性存储器就是指包括两个晶体管的存储器，一个是起选择作用的选择晶体管，另一个是起存储作用的存储晶体管。目前高性能双晶体管存储器存在着工艺复杂，基于逻辑制程需要额外增加十几道光罩，成本高等缺陷。
发明内容
本发明的目的在于改善现有技术中所存在的上述不足，提供一种新型非挥发性存储器及其制造方法。
为了实现上述发明目的，本发明实施例提供了以下技术方案：
一种新型非挥发性存储器，包括选择晶体管和存储晶体管，所述选择晶体管包括栅氧化层和第一逻辑栅极。进一步地，所述栅氧化层为第一栅间介电层或外围逻辑器件的栅氧。
上述新型非挥发性存储器中，选择晶体管由栅氧化层和第一逻辑栅极构成，形成第一逻辑栅极的工艺比传统选择晶体管中形成控制栅极的工艺更简化，因此使得整个存储器的制造工艺更简单，另外还省去了传统的控制栅极与浮置栅极叠加在一起，并去除栅间介电层的过程，使得存储器的制造工艺进一步得到简化，也减少了光罩的使用数量，由传统的十道以上光罩降低为四道光罩，进而也降低了存储器的制造成本。另外，通过调节第一栅间介电层的厚度，或者是用外围逻辑器件的栅氧作为栅氧化层，还可以提高读取速率并具有很好的数据保持能力。
进一步的，上述新型非挥发性存储器中，所述存储晶体管包括依次设置的隧穿介电层、浮置栅极、第二栅间介电层和第二逻辑栅极。用第二逻辑栅极代替传统的控制栅极，可以进一步简化整个存储器的制造工艺，降低制造复杂度。
进一步的，上述新型非挥发性存储器中，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；第二逻辑栅极包围第二栅间介电层的部分或全部。
相比于传统的层叠式结构，本发明通过包围的方式，增大第二逻辑栅极与第二栅间介电层的接触面积，即增大第二逻辑栅极到浮置栅极的电容，进而增大第二逻辑栅极到浮置栅极的耦合率。
本发明实施例还提供了另一种结构的新型非挥发性存储器，其包括存储晶体管，所述存储晶体管包括依次设置的隧穿介电层、浮置栅极、第二栅间介电层和第二逻辑栅极。通过用第二逻辑栅极代替传统的控制栅极，可以简化存储器的制造工艺流程。
进一步的，上述新型非挥发性存储器中，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；第二逻辑栅极包围第二栅间介电层的部分或全部。
更进一步地，第二逻辑栅极包围第二栅间介电层的顶面和两个侧壁。
本发明实施例同时提供了一种新型非挥发性存储器的制造方法，包括步骤：
浅槽隔离工艺之后，在基底上形成存储晶体管结构中的隧穿介电质层；
浮置栅极材料的沉积；
利用一道光罩通过蚀刻工艺形成存储晶体管结构中的浮置栅极；
通过热氧化或薄膜沉积方法形成选择晶体管中的第一栅间介电层和存储晶体管结构中的第二栅间介电层；
利用一道光罩通过蚀刻工艺形成选择晶体管中的第一逻辑栅极和存储晶体管结构中的第二逻辑栅极。
通过上述方法制造存储器，工艺简单，简化了传统的存储器制造工艺流程，也降低了光罩的使用，节约成本。另外，通过利用一道光罩通过蚀刻工艺形成浮栅的方式可以使得浮置栅极的厚度较大，存储器的存储性能更好。
在另一种实施方案中，所述利用一道光罩通过蚀刻工艺来形成存储晶体管结构中的浮置栅极的步骤，用以下步骤代替：利用浅沟道隔离STI与active区域的高度差，通过化学机械研磨工艺之后，再利用一道光罩通过蚀刻工艺形成存储晶体管结构中的浮置栅极。采用此种方法形成浮置栅极，能够规避一些制程规则的限制，使得存储单元可以做的更小。
在进一步优化的方案中，上述方法中，在所述通过热氧化或薄膜沉积方法形成第二栅间介电层的步骤中，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；在所述利用一道光罩通过蚀刻工艺形成第二逻辑栅极的步骤中，第二逻辑栅极包围第二栅间介电层的部分或全部。
与现有技术相比，本发明所述新型非挥发性存储器及其制造方法，有益效果：
(1)选择晶体管和存储晶体管的控制栅极用逻辑栅极代替，形成逻辑栅极的工艺比传统选择晶体管中形成控制栅极的工艺更简化，因此使得整个存储器的制造工艺更简单，另外还省去了传统的控制栅极与浮置栅极叠加在一起，并去除栅间介电层的过程，使得存储器的制造工艺进一步得到简化。
(2)省去了传统的控制栅极与浮置栅极叠加在一起，并去除栅间介电层的过程，也减少了光罩的使用数量，由传统的十道以上光罩降低为四道光罩，进而也降低了存储器的制造成本。
(3)选择晶体管中，通过调节第一栅间介电层的厚度，或者是用外围逻辑器件的栅氧作为栅氧化层，还可以提高读取速率并具有很好的数据保持能力。
(4)第二栅间介电层包围浮置栅极，及第二逻辑栅极包围第二栅间介电层的方式，可以增大第二逻辑栅极与第二栅间介电层的接触面积，即增大第二逻辑栅极到浮置栅极的电容，进而增大第二逻辑栅极到浮置栅极的耦合率。
(5)利用一道光罩通过蚀刻工艺形成浮栅的方式可以使得浮置栅极的厚度较大，存储器的存储性能更好。
(6)利用浅沟道隔离STI与active区域的高度差，通过化学机械研磨工艺之后，再利用一道光罩通过蚀刻工艺形成浮置栅极的方式，能够规避一些制程规则的限制，使得存储单元可以做的更小。
(7)另外，由于所有与存储器相关的工艺都在外围逻辑器件工艺之前完成，即存储器工艺不会影响逻辑制程工艺，因此本发明存储器的与逻辑器件的兼容性好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的新型非挥发性存储器的俯视图。
图2为图1沿A-A的剖视图。
图3为图1沿B-B的剖视图。
图4为第二逻辑栅极包围第二栅间介电层的顶面和一个侧壁的示意图。
图5为本发明实施例提供的新型非挥发性存储器的制造工艺流程图。
图中标记说明
基底10；选择晶体管20；存储晶体管30；浅沟道隔离STI40；P型掺杂区域101；N型井102；栅氧化层201；第一逻辑栅极202；隧穿介电层301；浮置栅极302；第二栅间介电层303；第二逻辑栅极304。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参阅图1-2，在本发明第一实施例中提供的新型非挥发性存储器，包括选择晶体管20和存储晶体管30，其中，选择晶体管20包括栅氧化层201和第一逻辑栅极202，栅氧化层201可以是第一栅间介电层，也可以是外围逻辑器件的栅氧。存储晶体管30包括依次设置的隧穿介电层301、浮置栅极302、第二栅间介电层303和第二逻辑栅极304，第二栅间介电层303可以为氧化物或氮化物，例如氧化硅。
上述新型非挥发性存储器中，选择晶体管20和存储晶体管30的控制栅极都用逻辑栅极代替，形成逻辑栅极的工艺比形成控制栅极的工艺更简化，因此使得整个存储器的制造工艺更简单。另外，相比于传统选择晶体管20的结构，即选择晶体管20的控制栅极与浮置栅极302叠在一起，并去掉栅间介电层，本发明中选择晶体管20的制造工艺中省去了将控制栅极与浮置栅极302叠加在一起，并去除栅间介电层的过程，不但进一步简化了选择晶体管20的制造工艺，而且还减少了光罩的使用数量，由传统的十道以上光罩降低为四道光罩，进而也降低了存储器的制造成本，也简化了选择晶体管20的结构。另外，通过调节第一栅间介电层的厚度，或者是用外围逻辑器件的栅氧作为栅氧化层201，还可以提高读取速率并具有很好的数据保持能力。
在进一步优化的方案中，对于存储晶体管30，第二栅间介电层303从浮置栅极302的顶面向其侧壁延伸，包围浮置栅极302，且以隧穿介电层301为底，浮置栅极302被第二栅间介电层303和隧穿介电层301包裹；第二逻辑栅极304包围第二栅间介电层303的部分或全部。例如图2所示为第二逻辑栅极304包围第二栅间介电层303的顶面和两个侧壁，图4所示为第二逻辑栅极304包围第二栅间介电层303的顶面和一个侧壁。作为其他实施方式，还可以是第二逻辑栅极304仅包围第二栅间介电层303的顶面的全部，或顶面的一部分；还可以是第二逻辑栅极304包围第二栅间介电层303的顶面的一部分和一个侧壁，或侧壁的一部分。所有的可实施方式在此不一一列举。包围浮置栅极302可以增大第二逻辑栅极304与第二栅间介电层303的接触面积，即增大第二逻辑栅极304到浮置栅极302的电容，进而增大第二逻辑栅极304到浮置栅极302的耦合率。
与传统的双晶体管式非挥发性存储器相比，上述第一实施例中，选择晶体管20和存储晶体管30的结构都进行了改进，但是容易理解地，在可行性方案中，可以只对选择晶体管20的结构进行改进，即选择晶体管20包括栅氧化层201和第一逻辑栅极202，也可以只对存储晶体管30的结构进行改进，即用第二逻辑栅极304代替传统的控制栅极。这两种可行性方案都可以解决传统非挥发性存储器与逻辑器件兼容性差的问题。
另外，对于存储晶体管30的结构的改进也可以应用于单晶体管浮挥发性存储器，即单晶体管浮挥发性存储器包括存储晶体管30，该存储晶体管30包括依次设置的隧穿介电层301、浮置栅极302、第二栅间介电层303和第二逻辑栅极304。
如图1所示，本发明对传统非挥发性存储器的结构改进可以适用于PMOS器件，即选择晶体管20和存储晶体管30均布置于基底10上，且基底10上布置有P型掺杂区域101及N型井102；也适用于NMOS器件，即选择晶体管和存储晶体管均布置于基底上，且基底上布置有N型掺杂区域及P型井。
请参阅图5，在本发明第二实施例提供的一种新型非挥发性存储器的制造方法，包括步骤：
S101，浅槽隔离工艺之后，在基底10上形成存储晶体管30结构中的隧穿介电质层。
S102，浮置栅极302材料的沉积。
S103，利用一道光罩通过蚀刻工艺形成存储晶体管30结构中的浮置栅极302；或者是，利用浅沟道隔离STI与active区域的高度差，通过化学机械研磨工艺之后，再利用一道光罩通过蚀刻工艺形成存储晶体管30结构中的浮置栅极302。利用一道光罩通过蚀刻工艺形成浮置栅极302的方式可以将浮置栅极302的厚度做得很厚，增大存储能力；而采用研磨加蚀刻的方式可以规避一些制程规则的限制，存储单元可以做的更小，适应产品小型化的发展趋势。
S104，通过热氧化或薄膜沉积方法形成选择晶体管20中的第一栅间介电层和存储晶体管30结构中的第二栅间介电层303。在本步骤中，为了增强存储器的耦合性，在形成第二栅间介电层303的形成过程中，可以使第二栅间介电层303从浮置栅极302的顶面向其侧壁延伸，包围浮置栅极302，且以隧穿介电层301为底，浮置栅极302被第二栅间介电层303和隧穿介电层301包裹。
S105，利用一道光罩通过蚀刻工艺形成选择晶体管20中的第一逻辑栅极202和存储晶体管30结构中的第二逻辑栅极304。在本步骤中，为了增强存储器的耦合性，在形成第二逻辑栅极304形成的过程中，可以使第二逻辑栅极304包围第二栅间介电层303的部分或全部。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (16)

1.一种新型非挥发性存储器，其特征在于，包括选择晶体管和存储晶体管，所述选择晶体管包括栅氧化层和第一逻辑栅极。
2.根据权利要求1所述的新型非挥发性存储器，其特征在于，所述栅氧化层为第一栅间介电层或外围逻辑器件的栅氧。
3.根据权利要求1所述的新型非挥发性存储器，其特征在于，所述存储晶体管包括依次设置的隧穿介电层、浮置栅极、第二栅间介电层和第二逻辑栅极。
4.根据权利要求3所述的新型非挥发性存储器，其特征在于，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；第二逻辑栅极包围第二栅间介电层的部分或全部。
5.根据权利要求4所述的新型非挥发性存储器，其特征在于，第二逻辑栅极包围第二栅间介电层的顶面和两个侧壁。
6.根据权利要求3所述的新型非挥发性存储器，其特征在于，第二栅间介电层为氧化物或氮化物。
7.根据权利要求1-6任一所述的新型非挥发性存储器，其特征在于，选择晶体管和存储晶体管均布置于基底上，且基底上布置有P型掺杂区域及N型井。
8.根据权利要求1-6任一所述的新型非挥发性存储器，其特征在于，选择晶体管和存储晶体管均布置于基底上，且基底上布置有N型掺杂区域及P型井。
9.一种新型非挥发性存储器，包括存储晶体管，其特征在于，所述存储晶体管包括依次设置的隧穿介电层、浮置栅极、第二栅间介电层和第二逻辑栅极。
10.根据权利要求9所述的新型非挥发性存储器，其特征在于，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；第二逻辑栅极包围第二栅间介电层的部分或全部。
11.根据权利要求10所述的新型非挥发性存储器，其特征在于，第二逻辑栅极包围第二栅间介电层的顶面和两个侧壁。
12.根据权利要求9所述的新型非挥发性存储器，其特征在于，第二栅间介电层为氧化物或氮化物。
13.根据权利要求9-12任一所述的新型非挥发性存储器，其特征在于，存储晶体管布置于基底上，且基底上布置有N型掺杂区域及P型井，或者基底上布置有P型掺杂区域及N型井。
14.一种新型非挥发性存储器的制造方法，其特征在于，包括步骤：
浅槽隔离工艺之后，在基底上形成存储晶体管结构中的隧穿介电质层；
浮置栅极材料的沉积；
利用一道光罩通过蚀刻工艺形成存储晶体管结构中的浮置栅极；
通过热氧化或薄膜沉积方法形成选择晶体管中的第一栅间介电层和存储晶体管结构中的第二栅间介电层；
利用一道光罩通过蚀刻工艺形成选择晶体管中的第一逻辑栅极和存储晶体管结构中的第二逻辑栅极。
15.根据权利要求14所述的方法，其特征在于，所述利用一道光罩通过蚀刻工艺来形成存储晶体管结构中的浮置栅极的步骤，用以下步骤代替：
利用浅沟道隔离STI与active区域的高度差，通过化学机械研磨工艺之后，再利用一道光罩通过蚀刻工艺形成存储晶体管结构中的浮置栅极。
16.根据权利要求14所述的方法，其特征在于，在所述通过热氧化或薄膜沉积方法形成第二栅间介电层的步骤中，第二栅间介电层从浮置栅极的顶面向其侧壁延伸，包围浮置栅极，且以隧穿介电层为底，浮置栅极被第二栅间介电层和隧穿介电层包裹；在所述利用一道光罩通过蚀刻工艺形成第二逻辑栅极的步骤中，第二逻辑栅极包围第二栅间介电层的部分或全部。
CN201780015333.3A 2017-10-25 2017-10-25 新型非挥发性存储器及其制造方法 Active CN108780796B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/107594 WO2019079991A1 (zh) 2017-10-25 2017-10-25 新型非挥发性存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN108780796A true CN108780796A (zh) 2018-11-09
CN108780796B CN108780796B (zh) 2023-05-30

Family

ID=64034058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015333.3A Active CN108780796B (zh) 2017-10-25 2017-10-25 新型非挥发性存储器及其制造方法

Country Status (5)

Country Link
US (1) US20190123057A1 (zh)
KR (1) KR102129914B1 (zh)
CN (1) CN108780796B (zh)
TW (1) TWI685084B (zh)
WO (1) WO2019079991A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695370A (zh) * 2022-05-31 2022-07-01 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048384A (ko) * 1996-12-17 1998-09-15 김광호 비휘발성 메모리장치의 제조방법
CN1534785A (zh) * 2003-04-01 2004-10-06 力晶半导体股份有限公司 快闪存储单元、快闪存储单元的制造方法及其操作方法
KR20050053250A (ko) * 2003-12-02 2005-06-08 매그나칩 반도체 유한회사 이이피롬 메모리 장치의 제조 방법
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
CN101388363A (zh) * 2007-09-13 2009-03-18 南亚科技股份有限公司 非挥发性存储器及其制作方法
US20090294824A1 (en) * 2008-05-29 2009-12-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN104282630A (zh) * 2013-07-02 2015-01-14 中芯国际集成电路制造(上海)有限公司 一种制作闪存的方法
CN104576539A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 半导体结构形成方法
CN104752361A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097463A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105448842A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN105789036A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
TW201639080A (zh) * 2015-01-26 2016-11-01 芙洛提亞股份有限公司 半導體積體電路裝置之製造方法
CN106981493A (zh) * 2017-03-27 2017-07-25 芯成半导体（上海）有限公司 闪存单元的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297712B1 (ko) * 1998-07-23 2001-08-07 윤종용 고집적화를위한불휘발성메모리및그제조방법
CN1317767C (zh) * 2003-08-28 2007-05-23 力晶半导体股份有限公司 快闪存储单元、快闪存储单元阵列及其制造方法
KR20050065143A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
CN100388501C (zh) * 2004-03-26 2008-05-14 力晶半导体股份有限公司 与非门型闪存存储单元列及其制造方法
US7592251B2 (en) * 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
KR20080092555A (ko) * 2007-04-12 2008-10-16 주식회사 하이닉스반도체 불휘발성 메모리 소자의 제조방법
TWI406397B (zh) * 2008-11-12 2013-08-21 Ememory Technology Inc 非揮發性記憶體
CN102088001B (zh) * 2009-12-04 2013-10-09 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
US9190148B2 (en) * 2012-03-21 2015-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of UV programming of non-volatile semiconductor memory
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048384A (ko) * 1996-12-17 1998-09-15 김광호 비휘발성 메모리장치의 제조방법
CN1534785A (zh) * 2003-04-01 2004-10-06 力晶半导体股份有限公司 快闪存储单元、快闪存储单元的制造方法及其操作方法
KR20050053250A (ko) * 2003-12-02 2005-06-08 매그나칩 반도체 유한회사 이이피롬 메모리 장치의 제조 방법
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
CN101388363A (zh) * 2007-09-13 2009-03-18 南亚科技股份有限公司 非挥发性存储器及其制作方法
US20090294824A1 (en) * 2008-05-29 2009-12-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN104282630A (zh) * 2013-07-02 2015-01-14 中芯国际集成电路制造(上海)有限公司 一种制作闪存的方法
CN104576539A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 半导体结构形成方法
CN104752361A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097463A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105448842A (zh) * 2014-08-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN105789036A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
TW201639080A (zh) * 2015-01-26 2016-11-01 芙洛提亞股份有限公司 半導體積體電路裝置之製造方法
CN106981493A (zh) * 2017-03-27 2017-07-25 芯成半导体（上海）有限公司 闪存单元的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695370A (zh) * 2022-05-31 2022-07-01 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN108780796B (zh) 2023-05-30
US20190123057A1 (en) 2019-04-25
KR20190087999A (ko) 2019-07-25
KR102129914B1 (ko) 2020-07-03
TWI685084B (zh) 2020-02-11
TW201941400A (zh) 2019-10-16
WO2019079991A1 (zh) 2019-05-02

Similar Documents

Publication Publication Date Title
US8890232B2 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
KR100663359B1 (ko) 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
CN102693946B (zh) 半导体器件制造方法以及存储器制造方法
TWI413983B (zh) 具側邊及頂部閘控讀取電晶體之變埠增益胞
US9536889B2 (en) Split gate memory device, semiconductor device and forming method thereof
CN104124210B (zh) 半导体结构的形成方法
CN101192577A (zh) 闪存器件及其制造方法
US9281361B2 (en) Semiconductor devices and methods of fabricating the same
CN110265076A (zh) 具有在fdsoi衬底中形成的垂直选择栅极的存储器单元
CN101807577B (zh) 分立栅快闪存储器及其制造方法
JP2014003236A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007005380A (ja) 半導体装置
CN108807392A (zh) 快闪存储器及其制造方法
CN101777520A (zh) 分栅型埋入式浮栅的非易失性存储器的制造方法
CN102364675B (zh) 一种闪速存储器形成方法
US20130341697A1 (en) Tunnel transistor structure integrated with a resistance random access memory (rram) and a manufacturing method thereof
CN108780796A (zh) 新型非挥发性存储器及其制造方法
KR100761373B1 (ko) 플래시 메모리 소자 제조방법
US8063431B2 (en) EEPROM and method for manufacturing EEPROM
CN105470258B (zh) SONOS B4-flash存储器
CN100539084C (zh) 制造快闪存储器件的方法
CN102522408A (zh) 一次可编程存储器以及制造方法
JP2008166528A (ja) 半導体装置およびその製造方法
CN101770991A (zh) 分栅型埋入式浮栅的非易失性存储器及其制造方法
CN101211857A (zh) 快闪存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant