CN102522408A

CN102522408A - 一次可编程存储器以及制造方法

Info

Publication number: CN102522408A
Application number: CN2011104366028A
Authority: CN
Inventors: 令海阳; 吴小利
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-12-22
Filing date: 2011-12-22
Publication date: 2012-06-27
Anticipated expiration: 2031-12-22
Also published as: CN102522408B

Abstract

一种一次可编程存储器以及制造方法，所述一次可编程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，所述读取MOS管包括浮栅，所述浮栅为上大下小的倒梯形结构。所述存储单元包括串联的控制MOS管和读取MOS管，制造所述读取MOS管的步骤包括：提供衬底；在衬底上依次形成介质层、栅极层；通过带底切的蚀刻图形化所述栅极层，形成上大下小的倒梯形的栅极；通过蚀刻图形化所述介质层，形成栅极介质层；以所述栅极和栅极介质层为掩模对所述衬底进行掺杂，形成掺杂区；形成包围所述栅极和所述栅极介质层的侧墙，所述侧墙、栅极以及栅极质层构成栅极结构。本发明可提高一次可编程存储器的数据保持力。

Description

一次可编程存储器以及制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种一次可编程存储器以及制造方法。

背景技术

一次可编程存储器(One Time Programable，OTP)是常见的存储器之一，在所述OTP中写入信息后，所述信息将不可再次更改。由于OTP的制造工艺较为简单、成本较低，同时OTP还具有一定的灵活性，因此OTP的应用较为广泛。

基于OTP结构的不同，所述OTP分为耦合电容型，串联晶体管型，电介质击穿型等类型。

参考图1，示出了现有技术OTP一实施例的结构示意图。所述OTP以串联晶体管型OTP为例，所述OTP包括多个存储单元，每个存储单元均包括两个串联的NMOS管，其中一个NMOS管为控制MOS管1，另一个NMOS管为读取MOS管2，所述控制MOS管1包括控制栅极10，其上会加载编程电压；所述读取MOS管2的栅极为一浮栅(floating gate)11，所述控制MOS管1上的编程电压会耦合到所述浮栅11上，之后向所述浮栅11进行电荷注入，基于热载流子注入效应(Hot Carrier Injection，HCI)，所述读取MOS管2上的阈值电压(Vt)会发生明显的变化，以达到改变读取MOS管2的开启和关断状态的目的，从而用于实现“1”、“0”的存储。

如图1所示的OTP的结构示意图中，相邻存储单元的浮栅11之间还设置有一插塞12，所述插塞12与读取NMOS管12的掺杂区(图未示)相连，用于读取浮栅11上的阈值电压，所述插塞12从浮栅11读取其阈值电压时，插塞12上会加载电压。然而所述插塞12与浮栅11之间的距离d越来越小，所述距离d的减小会导致所述浮栅11中电荷通过所述插塞12流失，从而影响浮栅11的阈值电压，进而造成OTP的数据保持力(Data Retention)的下降。

而数据保持力是OTP的最重要的功能性参数之一，如何提高OTP的数据保持力成为本领域技术人员亟待解决的问题之一。

更多的有关于OTP的技术方案可以参考公开号为CN101441889A的中国专利申请，但是，所述专利申请并未解决上述问题。

发明内容

本发明解决的问题是提供一种数据保持力较高的一次可编程存储器以及制造方法。

为了解决上述问题，本发明提供一种一次可编程存储器，所述一次可编程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，所述读取MOS管包括浮栅，所述浮栅为上大下小的倒梯形结构。

可选地，相邻存储单元的读取MOS管之间还包括一插塞结构，所述插塞结构与所述相邻存储单元的读取MOS管的掺杂区均相连。

可选地，所述相邻存储单元的读取MOS管共用所述掺杂区。

可选地，所述读取MOS管为N型MOS管。

可选地，所述浮栅的上表面的水平宽度在0.56～0.66微米的范围内。

可选地，所述浮栅的下表面的水平宽度在0.45～0.55微米的范围内。

可选地，所述读取MOS管的浮栅上表面与控制MOS管的栅极上表面的面积比为1∶1。

可选地，所述浮栅的厚度在0.18～0.22微米的范围内。

可选地，所述浮栅的上表面与插塞之间的间距位于0.1～0.14微米的范围内，所述浮栅的下表面与插塞之间的间距位于0.2～0.24微米的范围内。

相应地，本发明还提供一种一次可编程存储器的制造方法，所述一次可编程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，制造所述读取MOS管的步骤包括：提供衬底；在衬底上依次形成介质层、栅极层；通过带底切的蚀刻图形化所述栅极层，形成上大下小的倒梯形的栅极；通过蚀刻图形化所述介质层，形成栅极介质层；以所述栅极和栅极介质层为掩模对所述衬底进行掺杂，形成掺杂区；形成包围所述栅极和所述栅极介质层的侧墙，所述侧墙、栅极以及栅极质层构成栅极结构。

可选地，相邻存储单元的读取MOS管共用一掺杂区，所述制造方法在形成掺杂区之后，还包括：在所述栅极结构、栅极结构露出的衬底上沉积介质材料，形成层间介质层；图形化所述层间介质层，在相邻的读取MOS管的栅极结构之间形成露出所述衬底的凹槽；向所述凹槽中填充金属材料，形成插塞。

可选地，所述金属材料为钨。

可选地，所述层间介质层的材料为氧化硅。

可选地，所述掺杂的步骤为轻掺杂。

可选地，所述栅极的材料为多晶硅。

与现有技术相比，本发明具有以下优点：

1.所述浮栅为上大下小的倒梯形结构，与上表面相比，所述浮栅的下表面与OTP中其他部件的距离较远，从而减小浮栅上电荷流失的几率，进而提高OTP的数据保持力。

2.由于OTP中读取MOS管的浮栅的上表面与控制MOS管的栅极上表面的面积比与耦合到读取MOS管的浮栅上的编程电压相关，所述面积比越小，耦合到读取MOS管的浮栅上的编程电压越小，所述浮栅为上大下小的倒梯形结构，所述浮栅的上表面具有一定的面积，因此可以保证耦合到读取MOS管的浮栅的编程电压不受影响。

3.所述制造方法通过带底切的蚀刻工艺形成上大下小的具有梯形结构的栅极，没有增加任何工艺步骤，同时还降低了蚀刻工艺的要求，简化了工艺、降低了制造成本。

附图说明

图1是现有技术OTP一实施例的俯视结构示意图；

图2是本发明OTP一实施例的侧面结构示意图；

图3是本发明一次可编程存储器制造方法一实施方式的流程示意图；

图4至图10是本发明一次可编程存储器制造方法形成的一次可编程存储器的侧面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

为了解决现有技术中的问题，本发明提供一种一次可编程存储器，所述一次可编程存储器包括多个存储单元，所述存储单元包括读取MOS管，所述读取MOS管包括浮栅，所述浮栅为上大下小的倒梯形结构。

本发明中，所述浮栅为上大下小的倒梯形结构，与上表面相比，所述浮栅的下表面与其他部件的距离较远，从而减小浮栅上电荷流失的几率，进而提高OTP的数据保持力。

下面结合具体实施例对本发明的技术方案做进一步说明。

参考图2，示出了本发明OTP一实施例的侧面结构示意图。所述OTP包括多个存储器，每一存储器均包括串联的控制MOS管和读取MOS管，为了附图更加清楚、简洁地示意本发明的技术方案，附图中只示出了相邻的两个存储器的读取MOS管的部分。

本实施例中，所述OTP包括衬底100，位于衬底100上相间隔的栅极结构，位于衬底100中且位于栅极结构两侧的掺杂区101，位于栅极结构上的层间介质层105，位于所述层间介质层105中且位于所述栅极结构之间的插塞106。其中，

所述衬底100的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以是其它的材料，本发明对此不做限制。

本实施例中所述栅极结构为相邻存储器的读取MOS管的栅极结构，具体地，所述栅极结构包括依次位于衬底100上的栅极介质层102、栅极103、包围所述栅极介质层102和栅极103的侧墙104。其中，

栅极介质层102和侧墙104的材料均为二氧化硅。

所述栅极103为上大下小的倒梯形结构，也就是说，所述栅极103的上表面面积大于所述栅极103的下表面面积，所述栅极103的上表面的水平宽度大于所述栅极103的下表面的水平宽度。具体地，本实施例中，所述栅极103的上表面的水平宽度为0.6微米，所述栅极103的下表面的水平宽度为0.5微米，但是本发明并不限制于此，所述栅极103的上表面的水平宽度可以在0.56～0.66微米的范围内，所述栅极103的下表面的水平宽度可以在0.45～0.55微米的范围内，所述栅极的厚度在0.18～0.22微米的范围内。

读取MOS管的栅极103上表面与控制MOS管的栅极上表面的面积比与耦合到读取MOS管的栅极103上的编程电压相关，所述面积比越小，耦合到读取MOS管的栅极103上的编程电压越小。本实施例中，所述上大下小的栅极103的上表面具有一定的面积，具体地，所述栅极103的上表面的面积与控制MOS管的栅极上表面的面积比为1∶1，这样可以保证耦合到读取MOS管的栅极103的编程电压不受影响，同时减小了栅极103下表面的水平宽度，可以增大栅极103与其他器件之间的距离，从而减小栅极103中电荷流失的几率，进而保证一次可编程存储器的数据保持力。

本实施例中，所述读取MOS管为NMOS管，所述位于衬底100中且位于栅极结构两侧的掺杂区101为N型掺杂区，具体地，所述掺杂区为N型轻掺杂区，但是，本发明对此不做限制，所述读取MOS管还可以为PMOS管，所述掺杂区还可以为重掺杂区。

此外，本实施例中，相邻读取MOS管共用一个掺杂区101，本发明对此不作限制，所述相邻读取MOS管还可以分别包括相隔离的掺杂区101。

形成于栅极结构上的层间介质层105可以是二氧化硅或氮化硅等介质材料，用于起到绝缘作用。

插塞106位于相邻的读取MOS管的栅极结构之间，所述插塞106与相邻读取MOS管所共用的掺杂区101相接触。

由于所述栅极103为上大下小的倒梯形结构，所述栅极103的上表面与所述插塞106的距离较近，而所述栅极103的下表面与所述插塞106的距离较远，这样，减小了栅极103中的电荷通过位于栅极103底部的掺杂区101、与掺杂区101相连的插塞106流失的几率，提高了栅极103中电荷数量的稳定性，进而提高了一次可编程存储器的数据保持力。

具体地，所述栅极103的上表面与所述插塞106之间的间距位于0.1～0.14微米的范围内，所述栅极103的下表面与所述插塞106之间的间距位于0.2～0.24微米的范围内，但是本发明并不限制于此。

需要说明的是，所述读取MOS管的栅极103上未设置有与栅极103相连的插塞，与所述栅极103相接触的均为不导电的介质层，也就是说，在一次可编程存储器中，所述读取MOS管的栅极103不会与其他导电部件相连，所述栅极103为一浮栅。

所述读取MOS管还包括其他的部件，与现有技术相同，在此不再赘述。

相应地，本发明还提供一种一次可编程存储器的制造方法，参考图3，示出了本发明一次可编程存储器制造方法一实施方式的流程示意图。具体地，所述一次可程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，由于本发明一次可编程存储器的制造方法与现有技术的不同主要在于读取MOS管的制造方法，所述读取MOS管的制造方法大致包括以下步骤：

步骤S1，提供衬底；

步骤S2，在衬底上依次形成介质层、栅极层；

步骤S3，通过带底切的蚀刻图形化所述栅极层，形成上大下小的倒梯形的栅极；

步骤S4，通过蚀刻图形化所述介质层，形成栅极介质层；

步骤S5，以所述栅极和栅极介质层为掩模对所述衬底进行掺杂，形成掺杂区；

步骤S6，形成包围所述栅极和所述栅极介质层的侧墙，所述侧墙、栅极以及栅极质层构成栅极结构；

步骤S7，形成与所述掺杂区相连的插塞。

下面结合附图和具体实施例对本发明一次可编程存储器的制造方法做进一步说明。参考图4至图10示出了本发明一次可编程存储器制造方法形成的一次可编程存储器的侧面结构示意图。

如图4所示，执行步骤S1，提供衬底200，所述衬底200的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，本发明对此不做限制。

如图5所示，执行步骤S2，在衬底200上依次形成介质层202、栅极层203；

本实施例中，所述介质层202的材料为二氧化硅，具体地，可以通过热氧化的方法或者化学气相沉积方法形成所述介质层202。

栅极层203的材料为多晶硅，具体地，可以通过化学气相沉积的方法形成所述栅极层203。

如图6所示，执行步骤S3，通过带底切的蚀刻图形化所述栅极层203，形成上大下小的倒梯形的栅极205。

需要说明的是，底切(undercut)是由蚀刻形成的图形的侧壁与衬底不垂直而引起的，通常底切指的是图形侧壁的底部被过蚀刻而造成的侧壁与衬底之间的角度为锐角的情况(如图6中虚线圆圈所示)。

在一般蚀刻工艺中，所述底切为需要避免的现象，但是本发明中的蚀刻为带底切的蚀刻，例如，所述蚀刻为干刻法，可以采用较大剂量的离子束进行蚀刻，使离子束在蚀刻至栅极层203底部时被栅极介质层202反弹，从而在栅极层203的侧壁的底部又多去除一部分侧壁的材料，从而形成底切。

这样带底切的蚀刻所形成的栅极205为上大下小的倒梯形结构。

继续参考图6，执行步骤S4，通过蚀刻图形化所述介质层202，形成栅极介质层204，所形成的栅极介质层204的水平宽度与栅极205的下表面的水平宽度相当。

参考图7，执行步骤S5，以所述栅极205和栅极介质层204为掩模对所述衬底200进行掺杂，形成掺杂区207。

具体地，本实施例中，所述掺杂为轻掺杂，但是本发明并不限制于此。

本实施例以相互串联的NMOS管构成OTP为例，因此所述掺杂为N型离子掺杂，但是本发明并不限制于此。

此外，如图7所示，本实施例中，相邻存储单元的读取MOS管共用一掺杂区，但是本发明中对此不做限制。

参考图8，执行步骤S6，形成包围所述栅极205和所述栅极介质层204的侧墙206，所述侧墙206、栅极205以及栅极质层204构成栅极结构。

本实施例中，所述侧墙206的材料与栅极介质层204的材料相同，也为二氧化硅，本实施例形成侧墙的方法与现有技术相同，在此不再赘述。

执行步骤S7，形成与所述掺杂区207相连的插塞209，具体地，所述形成插塞的步骤大致包括以下分步骤：

如图9所示，在所述栅极结构、栅极结构露出的衬底200上沉积介质材料，形成层间介质层208，本实施例中，所述介质材料为氧化硅，通过化学气相沉积的方法形成所述层间介质层208。

结合参考图10，图形化所述层间介质层208，在相邻的读取MOS管的栅极结构之间形成露出所述衬底200的凹槽，具体地，可以通过蚀刻工艺图形化所述层间介质层208，以形成所述凹槽。由于相邻的栅极结构之间露出的所述衬底200为所述共用的掺杂区207，因此所述凹槽露出掺杂区207。需要说明的是，如图10所示，本实施例中，为了提高器件的集成性，所述凹槽与相邻读取MOS管的侧墙均相接触，但是本发明并不限制于此，所述凹槽和相邻读取MOS管的侧墙还可以具有一定的距离。

向所述凹槽中填充金属材料，形成插塞209。具体地，通过溅射工艺或者化学气相沉积工艺向所述凹槽中填充诸如钨等的金属材料，形成插塞209。所述插塞209与位于其底部的掺杂区207相接触。

本发明制造方法通过带底切的蚀刻工艺形成上大下小的具有梯形结构的栅极，没有增加任何工艺步骤，同时还降低了蚀刻工艺的要求，简化了工艺、降低了制造成本。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种一次可编程存储器，其特征在于，所述一次可编程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，所述读取MOS管包括浮栅，所述浮栅为上大下小的倒梯形结构。

2.如权利要求1所述的一次可编程存储器，其特征在于，相邻存储单元的读取MOS管之间还包括一插塞结构，所述插塞结构与所述相邻存储单元的读取MOS管的掺杂区均相连。

3.如权利要求2所述的一次可编程存储器，其特征在于，所述相邻存储单元的读取MOS管共用所述掺杂区。

4.如权利要求1所述的一次可编程存储器，其特征在于，所述读取MOS管为N型MOS管。

5.如权利要求1所述的一次可编程存储器，其特征在于，所述浮栅的上表面的水平宽度在0.56～0.66微米的范围内。

6.如权利要求1所述的一次可编程存储器，其特征在于，所述浮栅的下表面的水平宽度在0.45～0.55微米的范围内。

7.如权利要求1或5所述的一次可编程存储器，其特征在于，所述读取MOS管的浮栅上表面与控制MOS管的栅极上表面的面积比为1∶1。

8.如权利要求1所述的一次可编程存储器，其特征在于，所述浮栅的厚度在0.18～0.22微米的范围内。

9.如权利要求2所述的一次可编程存储器，其特征在于，所述浮栅的上表面与插塞之间的间距位于0.1～0.14微米的范围内，所述浮栅的下表面与插塞之间的间距位于0.2～0.24微米的范围内。

10.一种一次可编程存储器的制造方法，其特征在于，所述一次可编程存储器包括多个存储单元，所述存储单元包括串联的控制MOS管和读取MOS管，制造所述读取MOS管的步骤包括：

提供衬底；

在衬底上依次形成介质层、栅极层；

通过带底切的蚀刻图形化所述栅极层，形成上大下小的倒梯形的栅极；

通过蚀刻图形化所述介质层，形成栅极介质层；

以所述栅极和栅极介质层为掩模对所述衬底进行掺杂，形成掺杂区；

形成包围所述栅极和所述栅极介质层的侧墙，所述侧墙、栅极以及栅极质层构成栅极结构。

11.如权利要求10所述的一次可编程存储器的制造方法，其特征在于，相邻存储单元的读取MOS管共用一掺杂区，所述制造方法在形成掺杂区之后，还包括：

在所述栅极结构、栅极结构露出的衬底上沉积介质材料，形成层间介质层；

图形化所述层间介质层，在相邻的读取MOS管的栅极结构之间形成露出所述衬底的凹槽；

向所述凹槽中填充金属材料，形成插塞。

12.如权利要求11所述的一次可编程存储器的制造方法，其特征在于，所述金属材料为钨。

13.如权利要求11所述的一次可编程存储器的制造方法，其特征在于，所述层间介质层的材料为氧化硅。

14.如权利要求10所述的一次可编程存储器的制造方法，其特征在于，所述掺杂的步骤为轻掺杂。

15.如权利要求10所述的一次可编程存储器，其特征在于，所述栅极的材料为多晶硅。