CN104600073B - Otp器件及制造方法 - Google Patents
Otp器件及制造方法 Download PDFInfo
- Publication number
- CN104600073B CN104600073B CN201310526021.2A CN201310526021A CN104600073B CN 104600073 B CN104600073 B CN 104600073B CN 201310526021 A CN201310526021 A CN 201310526021A CN 104600073 B CN104600073 B CN 104600073B
- Authority
- CN
- China
- Prior art keywords
- source region
- type
- conduction type
- collecting zone
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000001413 cellular effect Effects 0.000 claims abstract description 25
- 238000010276 construction Methods 0.000 claims abstract description 25
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 238000001259 photo etching Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000007667 floating Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种OTP器件，单元结构包括MOS晶体管和双极型晶体管；双极型晶体管形成于MOS晶体管的源区中，且双极型晶体管的发射区和集电区都由形成于MOS晶体管的源区中且和源区掺杂类型相反的掺杂区组成，双极型晶体管的基区由MOS晶体管的源区组成。通过双极型晶体管的集电区和基区之间产生热击穿来实现单元结构的编程。本发明还公开了一种OTP器件的制造方法。本发明能减少器件面积从而提高器件的集成度，能够提高与CMOS工艺的兼容性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种一次可编程（one-timeprogrammable memory,OTP）器件；本发明还涉及一种OTP器件的制造方法。
背景技术
OTP器件是常见的一种非挥发性存储器（NVM），在有限密度有限性能的嵌入式NVM方面有较多的应用，传统的电可擦可编程只读存储器（EEPROM）、S0NOS、嵌入式闪存（E-Flash）NVM成本昂贵。OTP器件与CMOS相容的嵌入式NVM技术是当前工业界的成功解决方案，并在诸如模拟技术微调应用中的位元级一直到数据或代码储存的千位元等级取得越来越广泛的应用。
OTP存储单元的结构设计种类很多。具有代表性的主要有2类：
如图1A所述，是现有第一种OTP器件的元器件示意图；图1B是图1所对应的版图示意图；现有第一种OTP器件的单元结构由一个晶体管2外加一个浮栅电容1实现OTP的基本编程以及电荷存储的功能。图1B中的虚线BB’的一侧对应于浮栅电容1、另一侧对应于晶体管2，晶体管2的多晶硅栅和浮栅电容1的顶部电极共用同一层多晶硅层3，晶体管2的源漏区和沟道区所对应的有源区4和浮栅电容1的底部电极所对应的有源区4通过场氧隔离，接触孔5用于引出器件的电极，如晶体管2的源漏极和栅极，浮栅电容1的下电极。现有第一种OTP器件的结构也能参考公开号CN1627525和CN1627526的中国专利申请。现有第一种OTP器件由于浮栅耦合电容的存在，存储单元面积过大，不利于千位元等级的高密度的应用。
如图2所示，是现有第二种OTP器件的结构示意图；现有第二种OTP器件的结构可以参考公开号为US20060018161，US20040109364的美国专利申请。现有第二种OTP器件的单元结构为由两个PMOS管6和7串联形成的一次性可编程器件单体结构。其中第一个PMOS管6作为选通晶体管；第二个PMOS管7作为该器件的存储单元，其栅极浮空。和现有第一种OTP器件比较，现有第二种OTP器件在存储器面积上有很大的缩小；但是由于利用浮栅作为电子的存储器，在数据存储能力上势必对于栅氧化膜厚度有一定的要求，作为NVM的数据存储要求栅氧化膜厚度理论值在60A以上，这一厚度要大于标准CMOS工艺中所采用的栅氧化膜的厚度，如此，就限定了OTP作为标准CMOS工艺的嵌入的使用。
发明内容
本发明所要解决的技术问题是提供一种OTP器件，能减少器件面积从而提高器件的集成度，能够提高与CMOS工艺的兼容性。为此，本发明还提供一种OTP器件的制造方法。
为解决上述技术问题，本发明提供的OTP器件的单元结构包括：MOS晶体管和双极型晶体管。
所述MOS晶体管的沟道载流子类型为第一导电类型；在硅衬底上形成有第二导电类型阱，所述MOS晶体管形成于所述第二导电类型阱上；当所述第一导电类型为N型时，第二导电类型为P型，所述MOS晶体管为NMOS晶体管，所述双极型晶体管为PNP三极管；当所述第一导电类型为P型时，所述第二导电类型为N型，所述MOS晶体管为PMOS晶体管，所述双极型晶体管为NPN三极管。
所述MOS晶体管包括源区、漏区和栅极结构，所述栅极结构包括依次形成于所述第二导电类型阱表面的栅介质层、多晶硅栅和栅极硬掩膜层，所述源区和所述漏区位于所述栅极结构两侧并和所述栅极结构自对准，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道。
所述源区和所述漏区都为第一导电类型重掺杂，所述源区的宽度大于所述漏区的宽度，在所述源区中形成2个第二导电类型掺杂区，2个所述第二导电类型掺杂区都和所述栅极结构的侧面相隔一段距离，且2个所述第二导电类型掺杂区之间也相隔一段距离，由所述源区和2个所述第二导电类型掺杂区组成所述双极型晶体管，且所述双极型晶体管的发射区由2个所述第二导电类型掺杂区中的一个组成、集电区由2个所述第二导电类型掺杂区中的另一个组成，所述源区组成所述双极型晶体管的基区。
所述OTP器件的单元结构在编程条件下，所述双极型晶体管能产生热击穿并使所述集电区和所述源区之间转变为互相导通的电阻结构，所述集电区和所述源区之间为电阻结构的所述单元结构所储存的信息为1；未发生热击穿的所述双极型晶体管的所述集电区和所述源区之间保持为PN结二极管结构，所述集电区和所述源区之间为PN结二极管结构的所述单元结构所储存的信息为0。
当所述第一导电类型为N型时，所述编程条件为：所述双极型晶体管的所述发射区接地、所述源区悬浮和所述集电区接负向电流脉冲。
当所述第一导电类型为P型时，所述编程条件为：所述双极型晶体管的所述发射区接地、所述源区悬浮和所述集电区接正向电流脉冲。
进一步的改进是，2个所述第二导电类型掺杂区的掺杂浓度小于所述源区的掺杂浓度。
进一步的改进是，所述OTP器件的阵列结构包括位线、字线和选择线，所述漏区通过接触孔和所述选择线相连接，所述多晶硅栅通过接触孔和所述字线相连接，所述集电区通过接触孔和所述位线相连接，所述发射区通过接触孔引出发射极。
进一步的改进是，所述负向电流脉冲为40纳秒～150纳秒的负向电流脉冲信号，所述正向电流脉冲为40纳秒～150纳秒的正向电流脉冲信号。
进一步的改进是，所述OTP器件的单元结构在读取条件下：对于所储存的信息为1所述单元结构有：所述集电区的电位传导到所述源区，所述MOS晶体管的所述源区和所述漏区导通从而实现信息1的读取；对于所储存的信息为0所述单元结构有：所述集电区和所述源区之间断开，所述MOS晶体管的所述源区和所述漏区也断开从而实现信息0的读取。当所述第一导电类型为N型时，所述读取条件为：所述漏区和所述多晶硅栅都接正电位、所述集电区接地、所述发射区悬浮；当所述第一导电类型为P型时，所述读取条件为：所述漏区和所述多晶硅栅都接负电位、所述集电区接地、所述发射区悬浮。
进一步的改进是，在所述栅极结构的侧面形成有侧墙，所述源区和所述漏区和对应的所述侧墙外侧自对准；在所述源区和所述漏区侧都分别形成有第一导电类型轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。
为解决上述技术问题，本发明提供的制造OTP器件的方法包括如下步骤：
步骤一、在所述硅衬底上形成所述第二导电类型阱；在形成有所述第二导电类型阱的所述硅衬底表面依次淀积形成所述栅介质层、所述多晶硅栅和所述栅极硬掩膜层，采用光刻刻蚀工艺依次对所述栅极硬掩膜层、所述多晶硅栅和所述栅介质层进行刻蚀形成所述栅极结构。
步骤二、采用淀积加刻蚀工艺在所述栅极结构的侧面形成侧墙。
步骤三、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义出所述源区和所述漏区的形成区域，以所述第一光刻胶图形为掩膜进行第一导电类型重掺杂的源漏离子注入形成所述源区和所述漏区，所述源区的宽度大于所述漏区的宽度并且保证能在所述源区的宽度范围内形成所述双极型晶体管。
步骤四、采用光刻工艺形成第二光刻胶图形，所述第二光刻胶图形定义出所述双极型晶体管的所述发射区和所述集电区的形成区域，以所述第二光刻胶图形为掩膜进行第一导电类型离子注入形成所述发射区和所述集电区；在所述发射区和所述集电区的离子注入之后对所述硅衬底进行快速热退火工艺。
进一步的改进是，步骤二中形成所述侧墙之前还包括步骤：进行第一导电类型轻掺杂漏注入形成轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。
进一步的改进是，步骤四中所述发射区和所述集电区的离子注入的注入能量小于步骤三中所述源漏离子注入的注入能量，步骤四中所述发射区和所述集电区的离子注入的注入剂量小于步骤三中所述源漏离子注入的注入剂量。
本发明OTP器件的单元结构由一个MOS晶体管加一个形成于MOS晶体管的源区中的双极型晶体管组成，相对于现有第一种OTP器件的单元结构，本发明OTP器件并不需要采用占用面积很大的浮栅电容，所以本发明能够减少器件面积从而提高器件的集成度。
另外，本发明OTP器件的编程是通过双极型晶体管的集电区和基区间的PN结热击穿来实现的，并不需要采用现有第二种OTP器件所采用的带浮栅的PMOS管来实现电子存储，即本发明的OTP器件的MOS晶体管的栅极并不需要采用较厚的栅氧化膜，本发明的OTP器件的MOS晶体管的栅氧化膜和CMOS工艺中所采用的栅氧化膜的厚度一样即可，所以本发明能够提高与CMOS工艺的兼容性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有第一种OTP器件的元器件示意图；
图1B是图1所对应的版图示意图；
图2是现有第二种OTP器件的结构示意图；
图3是本发明实施例OTP器件的结构示意图；
图4是PN结反向热击穿后的示意图。
具体实施方式
如图3所示，是本发明实施例OTP器件的结构示意图；本发明实施例OTP器件的单元结构包括：MOS晶体管和双极型晶体管。所述MOS晶体管的沟道载流子类型为第一导电类型；在硅衬底上形成有第二导电类型阱101，所述MOS晶体管形成于所述第二导电类型阱101上；当所述第一导电类型为N型时，第二导电类型为P型，所述MOS晶体管为NMOS晶体管，所述双极型晶体管为PNP三极管；当所述第一导电类型为P型时，所述第二导电类型为N型，所述MOS晶体管为PMOS晶体管，所述双极型晶体管为NPN三极管。
下面本发明实施例中将以所述第一导电类型为P型，所述第二导电类型为N型时的情形进行说明，对于所述第一导电类型为N型，所述第二导电类型为P型时的情形进行对掺杂类型进行相应的变换即可实现。
当所述第一导电类型为P型、所述第二导电类型为N型时，本发明实施例OTP器件的单元结构具体结构如下,单元结构包括：在硅衬底上形成有N阱101，所述PMOS管形成于N阱101上，所述PMOS管包括源区105、漏区106和栅极结构，所述栅极结构包括依次形成于N阱101表面的栅介质层、多晶硅栅102和栅极硬掩膜层103；较佳为，所述栅介质层为栅氧化膜，所述栅极硬掩膜层103由氮化硅组成。
在所述栅极结构的侧面形成有侧墙104，所述源区105和所述漏区106和对应的所述侧墙104外侧自对准；在所述源区105和所述漏区106侧都分别形成有P型轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。被所述栅极结构所覆盖的所述N阱101表面用于形成沟道，所述沟道用于电连接所述源区105和所述漏区106。
所述源区105和所述漏区106都为P型重掺杂，所述源区105的宽度大于所述漏区106的宽度，在所述源区105中形成2个N型区107，2个所述N型区107都所述栅极结构的侧面相隔一段距离，且2个所述N型区107之间也相隔一段距离，2个所述N型区107的掺杂浓度小于所述源区105的掺杂浓度。由所述源区105和2个所述N型区107组成所述NPN三极管，且所述NPN三极管的发射区由2个所述N型区107中的一个组成、集电区由2个所述N型区107中的另一个组成，所述源区105组成所述NPN三极管的基区。
在所述发射区接地、所述源区105悬浮和所述集电区接正向电流脉冲信号的条件下，所述NPN三极管能产生热击穿并使所述集电区和所述源区105之间转变为互相导通的电阻结构，所述集电区和所述源区105之间为电阻结构的所述单元结构所储存的信息为1。
较佳为，所述正向电流脉冲为40纳秒～150纳秒的正向电流脉冲信号，大小为安培量级，所加脉冲时间为纳秒级别以防止对器件的通孔和金属连线造成破坏，功率为可以导致所述集电区和所述源区105之间的反向PN结发生热击穿，功率的大小根据PN结掺杂浓度和工艺的不同而不同，对于同一工艺和一个特定的掺杂浓度，这个功率是固定的。
注意，本发明实施例中的编程条件下的击穿为热击穿而非齐纳击穿，如图4所示，是PN结反向热击穿后的示意图，当反向PN结发生热击穿，反向PN结由于热作用产生熔化细丝；在发生热击穿之后对反向PN结再施加正偏压，由于熔化细丝处尖端高电场作用，反向PN结就会产生很大的漏电，使反向PN结产生阻性的结构。
未发生热击穿的所述NPN三极管的所述集电区和所述源区105之间保持为PN结二极管结构，所述集电区和所述源区105之间为PN结二极管结构的所述单元结构所储存的信息为0。
所述OTP器件的阵列结构包括位线、字线和选择线，所述漏区106通过接触孔110和所述选择线相连接，所述多晶硅栅102通过接触孔和所述字线相连接，所述集电区通过接触孔108和所述位线相连接，所述发射区通过接触孔109引出发射极。
所述单元结构的读取条件为：所述漏区106和所述多晶硅栅102都接负电位、所述集电区接地、所述发射区悬浮；在所述读取条件下，对于所储存的信息为1所述单元结构有：所述集电区的接地电位传导到所述源区105，所述PMOS管的所述源区105和所述漏区106导通并使所述漏区106的电位上升为地电位，实现信息1的读取；在所述读取条件下，对于所储存的信息为0所述单元结构有：所述集电区和所述源区105之间为PN结而无法导通，使所述PMOS管的所述源区105和所述漏区106断开并使所述漏区106的电位保持为负电位，实现信息0的读取。
如图3所示，本发明实施例OTP器件的制造方法包括如下步骤：
步骤一、在所述硅衬底上形成所述N阱101；在形成有所述N阱101的所述硅衬底表面依次淀积形成所述栅介质层、所述多晶硅栅102和所述栅极硬掩膜层103，采用光刻刻蚀工艺依次对所述栅极硬掩膜层103、所述多晶硅栅102和所述栅介质层进行刻蚀形成所述栅极结构。较佳为，所述栅介质层为采用热氧化工艺形成的栅氧化膜层，所述栅极硬掩膜层103的组成材料为氮化硅。
步骤二、进行P型轻掺杂漏注入形成轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。采用淀积加刻蚀工艺在所述栅极结构的侧面形成侧墙104。较佳为，所述侧墙104的组成采用为氮化硅，先淀积一层氮化硅，然后对氮化硅进行全面刻蚀，用刻蚀后仅保留在所述栅极结构的侧面的氮化硅形成所述侧墙104。
步骤三、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义出所述源区105和所述漏区106的形成区域，以所述第一光刻胶图形为掩膜进行P型重掺杂的源漏离子注入形成所述源区105和所述漏区106，所述源区105的宽度大于所述漏区106的宽度并且保证能在所述源区105的宽度范围内形成所述NPN三极管。
步骤四、采用光刻工艺形成第二光刻胶图形，所述第二光刻胶图形定义出所述NPN三极管的所述发射区和所述集电区的形成区域，以所述第二光刻胶图形为掩膜进行N型离子注入形成所述发射区和所述集电区即2个所述N型区107；在所述发射区和所述集电区的离子注入之后对所述硅衬底进行快速热退火工艺。所述发射区和所述集电区的离子注入的注入能量小于步骤三中所述源漏离子注入的注入能量，所述发射区和所述集电区的离子注入的注入剂量小于步骤三中所述源漏离子注入的注入剂量。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种OTP器件，其特征在于，OTP器件的单元结构包括：MOS晶体管和双极型晶体管；
所述MOS晶体管的沟道载流子类型为第一导电类型；在硅衬底上形成有第二导电类型阱，所述MOS晶体管形成于所述第二导电类型阱上；当所述第一导电类型为N型时，第二导电类型为P型，所述MOS晶体管为NMOS晶体管，所述双极型晶体管为PNP三极管；当所述第一导电类型为P型时，所述第二导电类型为N型，所述MOS晶体管为PMOS晶体管，所述双极型晶体管为NPN三极管；
所述MOS晶体管包括源区、漏区和栅极结构，所述栅极结构包括依次形成于所述第二导电类型阱表面的栅介质层、多晶硅栅和栅极硬掩膜层，所述源区和所述漏区位于所述栅极结构两侧并和所述栅极结构自对准，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道；
所述源区和所述漏区都为第一导电类型重掺杂，所述源区的宽度大于所述漏区的宽度，在所述源区中形成2个第二导电类型掺杂区，2个所述第二导电类型掺杂区都和所述栅极结构的侧面相隔一段距离，且2个所述第二导电类型掺杂区之间也相隔一段距离，由所述源区和2个所述第二导电类型掺杂区组成所述双极型晶体管，且所述双极型晶体管的发射区由2个所述第二导电类型掺杂区中的一个组成、集电区由2个所述第二导电类型掺杂区中的另一个组成，所述源区组成所述双极型晶体管的基区；
所述OTP器件的单元结构在编程条件下，所述双极型晶体管能产生热击穿并使所述集电区和所述源区之间转变为互相导通的电阻结构，所述集电区和所述源区之间为电阻结构的所述单元结构所储存的信息为1；未发生热击穿的所述双极型晶体管的所述集电区和所述源区之间保持为PN结二极管结构，所述集电区和所述源区之间为PN结二极管结构的所述单元结构所储存的信息为0；
当所述第一导电类型为N型时，所述编程条件为：所述双极型晶体管的所述发射区接地、所述源区悬浮和所述集电区接负向电流脉冲；
当所述第一导电类型为P型时，所述编程条件为：所述双极型晶体管的所述发射区接地、所述源区悬浮和所述集电区接正向电流脉冲。
2.如权利要求1所述的OTP器件，其特征在于：2个所述第二导电类型掺杂区的掺杂浓度小于所述源区的掺杂浓度。
3.如权利要求1所述的OTP器件，其特征在于：所述OTP器件的阵列结构包括位线、字线和选择线，所述漏区通过接触孔和所述选择线相连接，所述多晶硅栅通过接触孔和所述字线相连接，所述集电区通过接触孔和所述位线相连接，所述发射区通过接触孔引出发射极。
4.如权利要求1所述的OTP器件，其特征在于：所述负向电流脉冲为40纳秒～150纳秒的负向电流脉冲信号，所述正向电流脉冲为40纳秒～150纳秒的正向电流脉冲信号。
5.如权利要求1或3所述的OTP器件，其特征在于：所述OTP器件的单元结构在读取条件下：对于所储存的信息为1所述单元结构有：所述集电区的电位传导到所述源区，所述MOS晶体管的所述源区和所述漏区导通从而实现信息1的读取；对于所储存的信息为0所述单元结构有：所述集电区和所述源区之间断开，所述MOS晶体管的所述源区和所述漏区也断开从而实现信息0的读取；
当所述第一导电类型为N型时，所述读取条件为：所述漏区和所述多晶硅栅都接正电位、所述集电区接地、所述发射区悬浮；
当所述第一导电类型为P型时，所述读取条件为：所述漏区和所述多晶硅栅都接负电位、所述集电区接地、所述发射区悬浮。
6.如权利要求1所述的OTP器件，其特征在于：在所述栅极结构的侧面形成有侧墙，所述源区和所述漏区和对应的所述侧墙外侧自对准；在所述源区和所述漏区侧都分别形成有第一导电类型轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。
7.一种制造如权利要求1所述的OTP器件的方法，其特征在于，包括如下步骤：
步骤一、在所述硅衬底上形成所述第二导电类型阱；在形成有所述第二导电类型阱的所述硅衬底表面依次淀积形成所述栅介质层、所述多晶硅栅和所述栅极硬掩膜层，采用光刻刻蚀工艺依次对所述栅极硬掩膜层、所述多晶硅栅和所述栅介质层进行刻蚀形成所述栅极结构；
步骤二、采用淀积加刻蚀工艺在所述栅极结构的侧面形成侧墙；
步骤三、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义出所述源区和所述漏区的形成区域，以所述第一光刻胶图形为掩膜进行第一导电类型重掺杂的源漏离子注入形成所述源区和所述漏区，所述源区的宽度大于所述漏区的宽度并且保证能在所述源区的宽度范围内形成所述双极型晶体管；
步骤四、采用光刻工艺形成第二光刻胶图形，所述第二光刻胶图形定义出所述双极型晶体管的所述发射区和所述集电区的形成区域，以所述第二光刻胶图形为掩膜进行第二导电类型离子注入形成所述发射区和所述集电区；在所述发射区和所述集电区的离子注入之后对所述硅衬底进行快速热退火工艺。
8.如权利要求7所述的方法，其特征在于：步骤二中形成所述侧墙之前还包括步骤：进行第一导电类型轻掺杂漏注入形成轻掺杂漏区，所述轻掺杂漏区和所述栅极结构的侧面自对准。
9.如权利要求7所述的方法，其特征在于：步骤四中所述发射区和所述集电区的离子注入的注入能量小于步骤三中所述源漏离子注入的注入能量，步骤四中所述发射区和所述集电区的离子注入的注入剂量小于步骤三中所述源漏离子注入的注入剂量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526021.2A CN104600073B (zh) | 2013-10-30 | 2013-10-30 | Otp器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526021.2A CN104600073B (zh) | 2013-10-30 | 2013-10-30 | Otp器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600073A CN104600073A (zh) | 2015-05-06 |
| CN104600073B true CN104600073B (zh) | 2017-06-06 |
Family
ID=53125736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310526021.2A Active CN104600073B (zh) | 2013-10-30 | 2013-10-30 | Otp器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600073B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10127993B2 (en) | 2015-07-29 | 2018-11-13 | National Chiao Tung University | Dielectric fuse memory circuit and operation method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744832A (en) * | 1994-10-04 | 1998-04-28 | U.S. Philips Corporation | Semiconductor device having a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| CN1574367A (zh) * | 2003-05-26 | 2005-02-02 | 三星电子株式会社 | 可编程存储装置、包括该装置的集成电路及其制法 |
| CN101441889A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | Otp存储器单元及其读取和编程方法 |
| CN102081680A (zh) * | 2009-11-30 | 2011-06-01 | 上海华虹Nec电子有限公司 | Pmos otp器件的建模方法 |
| CN102522408A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 一次可编程存储器以及制造方法 |
| CN103035647A (zh) * | 2011-10-04 | 2013-04-10 | 美国博通公司 | 具有 ldmos 结构的一次性可编程器件和相关方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2812753B1 (fr) * | 2000-08-03 | 2003-01-03 | St Microelectronics Sa | Point memoire non volatile |
| US20070120173A1 (en) * | 2005-11-28 | 2007-05-31 | Bohumil Lojek | Non-volatile memory cell with high current output line |
-
2013
- 2013-10-30 CN CN201310526021.2A patent/CN104600073B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744832A (en) * | 1994-10-04 | 1998-04-28 | U.S. Philips Corporation | Semiconductor device having a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| CN1574367A (zh) * | 2003-05-26 | 2005-02-02 | 三星电子株式会社 | 可编程存储装置、包括该装置的集成电路及其制法 |
| CN101441889A (zh) * | 2007-11-19 | 2009-05-27 | 上海华虹Nec电子有限公司 | Otp存储器单元及其读取和编程方法 |
| CN102081680A (zh) * | 2009-11-30 | 2011-06-01 | 上海华虹Nec电子有限公司 | Pmos otp器件的建模方法 |
| CN103035647A (zh) * | 2011-10-04 | 2013-04-10 | 美国博通公司 | 具有 ldmos 结构的一次性可编程器件和相关方法 |
| CN102522408A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 一次可编程存储器以及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104600073A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103296027B (zh) | 采用n沟道和p沟道mos晶体管的模拟浮动栅极存储器制造工艺 | |
| CN102376767B (zh) | 具有减小的短路电流的晶体管器件 | |
| CN1618129A (zh) | 负微分电阻场效应晶体管及其电路 | |
| US20150035003A1 (en) | Dual trench-gate igbt structure | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| CN114122123A (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN204966499U (zh) | 非易失性存储单元与存储器件 | |
| CN108565263A (zh) | 半导体器件及其制作方法 | |
| CN210607252U (zh) | 一种自带嵌入式温度传感器的igbt器件 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN208690257U (zh) | 电路和电子设备 | |
| TW550790B (en) | Semiconductor device | |
| CN104600073B (zh) | Otp器件及制造方法 | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN104576648B (zh) | Otp器件及其制造方法 | |
| CN104638022A (zh) | 一种soi横向恒流二极管及其制造方法 | |
| US20070194378A1 (en) | Eeprom memory cell for high temperatures | |
| CN103811336A (zh) | 低功率应用的igbt功率器件及其制造方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN209016063U (zh) | Igbt器件 | |
| CN110473871B (zh) | 一种恒流器件及其制造方法 | |
| CN102148254A (zh) | 深能级杂质电离碰撞晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |