KR102129914B1 - 신형 비휘발성 기억장치와 그 제조방법 - Google Patents

신형 비휘발성 기억장치와 그 제조방법 Download PDF

Info

Publication number
KR102129914B1
KR102129914B1 KR1020187027701A KR20187027701A KR102129914B1 KR 102129914 B1 KR102129914 B1 KR 102129914B1 KR 1020187027701 A KR1020187027701 A KR 1020187027701A KR 20187027701 A KR20187027701 A KR 20187027701A KR 102129914 B1 KR102129914 B1 KR 102129914B1
Authority
KR
South Korea
Prior art keywords
gate electrode
dielectric layer
memory device
gates
floating gate
Prior art date
Application number
KR1020187027701A
Other languages
English (en)
Other versions
KR20190087999A (ko
Inventor
단 닝
홍송 니
밍 왕
Original Assignee
청두 아날로그 써키트 테크놀로지 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청두 아날로그 써키트 테크놀로지 인코퍼레이티드 filed Critical 청두 아날로그 써키트 테크놀로지 인코퍼레이티드
Publication of KR20190087999A publication Critical patent/KR20190087999A/ko
Application granted granted Critical
Publication of KR102129914B1 publication Critical patent/KR102129914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H01L27/11521—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L27/11568—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

본 발명은 일종의 신형 비휘발성 기억장치와 그 제조방법에 관한 것으로서, 상기 신형 비휘발성 기억장치는 선택 트랜지스터와 기억 트랜지스터를 포함하며, 상기 선택 트랜지스터는 게이트 산화물 층과 제1 논리 게이트 전극을 포함한다. 또 다른 구조의 신형 비휘발성 기억장치는 기억 트랜지스터를 포함하며, 상기 기억 트랜지스터는 순서대로 배치된 터널링 유전층, 플로팅 게이트 전극, 제2 게이트 간 유전층, 제2 논리 게이트 전극을 포함한다. 본 발명에 따른 기억장치는 논리 게이트 전극으로 종래의 컨트롤 게이트 전극을 대체하여, 기억장치의 제조공법이 더 간단하고 포토 마스크 사용량도 줄어 제조 원가가 더욱 낮아진다.

Description

신형 비휘발성 기억장치와 그 제조방법
본 발명은 기억장치 기술 분야에 관한 것으로서, 특히 일종의 신형 비휘발성 기억장치와 그 제조방법에 관한 것이다.
비휘발성 기억장치(NVM)는 Non-volatile memory이며, 기억장치에 저장된 정보가 전원을 끈 뒤에도 오랜 시간 동안 존재하며 쉽게 상실되지 않는다. 이중 트랜지스터 비휘발성 기억장치란 트랜지스터 2개가 포함된 기억장치로서, 하나는 선택 기능을 하는 선택 트랜지스터이고, 다른 하나는 기억 기능을 하는 기억 트랜지스터이다. 현재 고성능 이중 트랜지스터 기억장치는 공법이 복잡하고 논리 제조공정에 별도로 십여 개의 포토 마스크를 추가해야 하며, 원가가 높다는 등의 단점이 있다.
본 발명의 목적은 종래 기술의 상기 문제점을 개선하는 일종의 신형 비휘발성 기억장치와 그 제조방법을 제공하는데 있다.
상기 목적을 실현하기 위해 본 발명에 따른 실시예는 아래와 같은 기술적 방안을 제공한다.
일종의 신형 비휘발성 기억장치로서 선택 트랜지스터와 기억 트랜지스터를 포함하며, 상기 선택 트랜지스터는 게이트 산화물 층과 제1 논리 게이트 전극을 포함한다. 더 나아가, 상기 게이트 산화물 층은 제1 게이트 간의 유전층 또는 논리 장치를 외부에서 둘러싸는 게이트 산화물이다.
상기 신형 비휘발성 기억장치에 있어서, 선택 트랜지스터는 게이트 산화물 층과 제1 논리 게이트 전극으로 구성되며, 제1 논리 게이트 전극을 형성하는 공법은 종래의 선택 트랜지스터에서 컨트롤 게이트 전극을 형성하는 공법보다 훨씬 간단하므로 기억장치 전체의 제조공법이 더 간단하며, 또한 종래기술에서 컨트롤 게이트 전극과 플로팅 게이트 전극을 중첩시키고 게이트 간 유전층을 제거하는 과정이 줄어들어, 기억장치의 제조공법이 더욱 간단해지고, 포토마스크 사용량이 감소되어, 종래의 10개 이상의 포토마스크가 4개로 줄고, 기억장치의 제조 원가가 더욱 낮아진다. 또한 제1 게이트 간 유전층의 두께를 조절하거나 논리 장치의 외부를 둘러싼 게이트 산화물을 게이트 산화물 층으로 하여, 읽기 속도를 높이고 매우 양호한 데이터 유지 능력을 구비할 수도 있다.
더 나아가, 상기 신형 비휘발성 기억장치에 있어서, 상기 기억 트랜지스터는 순서대로 설치된 터널링 유전층, 플로팅 게이트 전극, 제2 게이트 간의 유전층, 제2 논리 게이트 전극이 포함된다. 제2 논리 게이트 전극으로 종래의 컨트롤 게이트 전극을 대체함으로써, 기억장치 전체의 제조공법을 더욱 간단히 하고 제조의 복잡성을 줄일 수 있다.
더 나아가, 상기 신형 비휘발성 기억장치에 있어서, 제2 게이트 간의 유전층은 플로팅 게이트 전극의 꼭대기 면에서 측벽을 향해 연장되고 플로팅 게이트 전극을 둘러싸며, 또한 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이고, 제2 논리 게이트 전극은 제2 게이트 간의 유전층의 일부 또는 전부를 둘러싸게 된다.
종래의 적층식 구조와 비교하면, 본 발명은 포위 방식을 이용함으로써 제2 논리 게이트 전극과 제2 게이트 간 유전층의 접촉 면적, 즉 제2 논리 게이트 전극에서 플로팅 게이트 전극에 이르는 전기 용량을 증대하며, 더 나아가 제2 논리 게이트 전극에서 플로팅 게이트 전극에 이르는 커플링 비율을 증대한다.
본 발명에 따른 실시예는 기억 트랜지스터를 포함하는 다른 구조로 된 신형 비휘발성 기억장치도 제공하며, 상기 기억 트랜지스터는 순서대로 설치된 터널링 유전층, 플로팅 게이트 전극, 제2 게이트 간의 유전층과 제2 논리 게이트 전극을 포함한다. 제2 논리 게이트 전극으로 종래의 컨트롤 게이트 전극을 대체하여, 기억장치의 제조공법 프로세스를 단순화할 수 있다.
더 나아가, 상기 신형 비휘발성 기억장치에 있어서, 제2 게이트 간의 유전층은 플로팅 게이트 전극의 꼭대기 면에서 측벽을 향해 연장되며, 플로팅 게이트 전극을 둘러싸고, 또한 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이고, 제2 논리 게이트 전극은 제2 게이트 간 유전층의 일부 또는 전부를 둘러싼다.
더 나아가, 제2 논리 게이트 전극은 제2 게이트 간의 유전층의 꼭대기 면과 2개의 측벽을 둘러싼다.
본 발명에 따른 실시예는 동시에 다음 단계를 포함하는 일종의 신형 비휘발성 기억장치의 제조방법도 제공한다.
참호막(STI) 공정을 마친 후, 기판 위에 기억 트랜지스터 구조의 터널링 유전층을 형성한다.
플로팅 게이트 전극 재료를 증착한다.
포토 마스크 하나를 이용하여 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성한다.
열 산화 또는 박막 증착법을 통하여, 선택 트랜지스터의 제1 게이트 간 유전층과 기억 트랜지스터 구조의 제2 게이트 간 유전층을 형성한다.
하나의 포토 마스크를 이용하여 식각 공법을 통해 선택 트랜지스터의 제1 논리 게이트 전극과 기억 트랜지스터 구조의 제2 논리 게이트 전극을 형성한다.
상기 방법을 통해 제조한 기억장치는 공법이 간단하고 종래의 기억장치 제조공법 프로세스를 단순화하며, 포토 마스크 사용도 줄이고 원가를 절감한다. 포토 마스크 하나를 이용하여 식각 공법을 통해 플로팅 게이트를 형성하는 방법을 사용하면, 플로팅 게이트 전극의 두께가 비교적 두껍고, 기억장치의 기억 성능이 더 우수해진다.
또 다른 실시예에서, 포토 마스크를 이용하여 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성하는 단계는 아래의 단계로 대체할 수 있다. 참호막(STI)과 active 구역의 높이 차를 이용하여, 화학적 기계 연마 공법을 적용한 뒤, 다시 포토 마스크를 이용하여 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성한다. 이러한 방법을 적용하여 형성한 플로팅 게이트 전극은 제조공정 규칙의 제한을 피할 수 있어, 기억 유닛을 더욱 작게 만들 수 있다.
더욱 바람직한 방안에서는, 상기 방법 중에서 상기 열 산화 또는 박막 증착법을 통해 제2 게이트 간의 유전층을 형성하는 단계에서, 제2 게이트 간의 유전층이 플로팅 게이트 전극의 꼭대기 면에서 측면을 향해 연장되고, 플로팅 게이트 전극을 둘러싸며, 또한 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이게 된다. 상기 포토 마스크 하나를 이용하여 식각 공법을 통해 제2 논리 게이트 전극을 형성하는 단계에서, 제2 논리 게이트 전극은 제2 게이트 간 유전층의 일부 또는 전부를 둘러싸게 된다.
종래기술과 비교할 때, 본 발명에 따른 신형 비휘발성 기억장치와 그 제조방법은 아래와 같은 유익한 효과가 있다.
（1） 선택 트랜지스터와 기억 트랜지스터의 컨트롤 게이트 전극을 논리 게이트 전극으로 대체하여, 논리 게이트 전극을 형성하는 공법이 종래의 선택 트랜지스터의 컨트롤 게이트 전극을 형성하는 공법에 비해 간단하며, 따라서 기억장치 전체의 제조공법이 더 간단하고, 또한 종래 컨트롤 게이트 전극과 플로팅 게이트 전극을 중첩시키고 게이트 간의 유전층을 제거하는 과정이 생략되어, 기억장치의 제조공법이 더욱 간단해진다.
（2） 종래기술에서 컨트롤 게이트 전극과 플로팅 게이트 전극을 중첩하고, 게이트 간의 유전층을 제거하는 과정이 생략되며, 포토 마스트 사용 수량도 감소하고, 종래 기술에서 10개 이상의 포토 마스크에 비해 4개로 줄어, 기억장치의 제조 원가가 더욱 낮아진다.
（3） 선택 트랜지스터에서 제1 게이트 간의 유전층의 두께를 조절하거나 논리 장치를 둘러싸는 게이트 산화물을 게이트 산화물 층으로 함으로써, 읽기 속도를 향상시킬 수 있고, 양호한 데이터 유지 능력을 구비하게 된다.
（4） 제2 게이트 간의 유전층이 플로팅 게이트 전극을 둘러싸고, 제2 논리 게이트 전극이 제2 게이트 간의 유전층을 둘러싸는 방식으로, 제2 논리 게이트 전극과 제2 게이트 간의 유전층의 접촉 면적을 증대할 수 있어, 제2 논리 게이트 전극에서 플로팅 게이트 전극의 전기용량을 증대하고, 더 나아가 제2 논리 게이트 전극부터 플로팅 게이트 전극의 커플링 비율을 증대할 수 있다.
（5） 하나의 포토 마스크를 이용하여 식각 공법을 통해 플로팅 게이트를 형성하는 방식을 사용하면, 플로팅 게이트 전극의 두께를 비교적 두껍게 할 수 있어 기억장치의 기억 성능이 향상된다.
（6） 참호막(STI)과 active 구역의 높이 차를 이용하여, 화학적 기계 연마 공법을 적용한 후, 다시 포토 마스크 하나로 식각 공법을 통해 플로팅 게이트 전극을 형성하는 방식을 사용하면 제조공법 규칙의 제한을 피하여, 기억 유닛을 더욱 작게 만들 수 있다.
（7） 또한, 기억장치와 관련된 모든 공법이 논리 장치를 외부에서 둘러싸는 공법 이전에 완료되어 기억장치 공법이 논리 제조공정 공법에 영향을 미치지 않으므로, 본 발명에 따른 기억장치와 논리 장치의 호환성이 양호하다.
본 발명의 실시예에 따른 기술적 방안을 더욱 자세히 설명하기 위해, 아래는 실시예에서 사용할 필요가 있는 도면을 간단히 소개하며, 이하 도면은 본 발명에 따른 임의의 실시예에 불과하고, 따라서 범위를 한정하는 것으로 간주하지 말아야 하며, 본 기술 분야의 일반적인 기술자라면 창조적인 노동을 거치지 않고서 이들 도면을 이용하여 기타 관련된 도면을 획득할 수 있다는 점을 이해해야 할 것이다.
도 1은 본 발명의 실시예에 따른 신형 비휘발성 기억장치의 평면도이다.
도 2는 도 1에서 A-A를 따른 단면도이다.
도 3은 도 1에서 B-B를 따른 단면도이다.
도 4는 제2 논리 게이트 전극이 제2 게이트 간의 유전층을 둘러싸고 있는 꼭대기 면과 일 측벽을 도시한 설명도이다.
도 5는 본 발명에 따른 실시예에 제공된 신형 비휘발성 기억장치의 제조공법 흐름도이다.
이하는 도면을 이용하여 본 발명의 실시예에 포함된 기술적 방안을 상세하고 완전하게 설명하며, 상기 실시예는 단지 본 발명의 일부 실시예에 불과하고 모든 실시예가 아님이 분명하다. 일반적으로 여기에서 도면에 묘사되고 제시된 본 발명의 실시예에 따른 컴포넌트는 각종 배열로 다양하게 배치하고 설계할 수 있다. 그러므로 이하 도면에 제공된 본 발명의 실시예의 상세한 묘사는 보호를 청구하는 본 발명의 범위를 제한하려는 것이 아니며, 본 발명의 특정 실시예를 표시한 것에 불과하다. 본 발명의 실시예에 기초하여, 본 분야의 기술자가 창조적인 노동을 하지 않고서 획득한 모든 기타 실시예는 모두 본 발명의 보호 범위에 속한다.
본 발명의 설명 중 “제1”, “제2” 등은 단지 구분을 위한 것이며, 상대적인 중요성을 명시하거나 암시하는 것으로 간주할 수 없음을 강조하고자 한다.
도 1 내지 도 2에 도시된 바와 같이, 본 발명에 따른 제1 실시예에 제공된 신형 비휘발성 기억장치는 선택 트랜지스터(20)와 기억 트랜지스터(30)를 포함하고, 여기서, 선택 트랜지스터(20)는 게이트 산화물 층(201)과 제1 논리 게이트 전극(202)을 포함하며, 게이트 산화물 층(201)은 제1 게이트 간의 유전층일 수 있고, 논리 장치를 둘러싼 게이트 산화물일 수도 있다. 기억 트랜지스터(30)는 순서대로 설치된 터널링 유전층(301), 플로팅 게이트 전극(302), 제2 게이트 간의 유전층(303), 제2 논리 게이트 전극(304)이 포함되며, 제2 게이트 간의 유전층(303)은 예를 들어 산화규소 등의 산화물 또는 질화물 층일 수 있다.
상기 신형 비휘발성 기억장치에 있어서, 선택 트랜지스터(20)와 기억 트랜지스터(30)의 컨트롤 게이트 전극은 모두 논리 게이트 전극으로 대체되며, 논리 게이트 전극을 형성하는 공법이 컨트롤 게이트 전극을 형성하는 공법에 비해 간단하므로, 기억장치 전체의 제조공법이 더 간단해진다. 또한, 종래기술에서 선택 트랜지스터(20)의 구조, 즉 선택 트랜지스터(20)의 컨트롤 게이트 전극과 플로팅 게이트 전극(302)을 중첩시키고 게이트 간의 유전층을 제거하는 것에 비해, 본 발명에 따른 선택 트랜지스터(20)의 제조공법에서는 컨트롤 게이트 전극과 플로팅 게이트 전극(302)을 중첩시키고 게이트 간의 유전층을 제거하는 과정이 생략되므로, 선택 트랜지스터(20)의 제조공법이 더욱 간단할 뿐만 아니라 포토 마스크의 사용량도 감소하게 되며, 종래기술의 10개 이상의 포토 마스크에 비해 4개로 줄어, 기억장치의 제조 원가가 더욱 낮아지며, 선택 트랜지스터(20)의 구조도 간단해진다. 또한, 제1 게이트 간의 유전층의 두께를 조절하거나 논리 장치를 외부에서 둘러싸는 게이트 산화물을 게이트 산화물 층(201)로 함으로써, 읽기 속도가 향상되고 양호한 데이터 유지 능력도 구비할 수 있게 된다.
더욱 바람직한 방안에서는 기억 트랜지스터(30)에 대해, 제2 게이트 간의 유전층(303)이 플로팅 게이트 전극(302)의 꼭대기 면에서 그 측벽을 향해 연장되어, 플로팅 게이트 전극(302)을 둘러싸며, 또한 터널링 유전층(301)을 바닥으로 하여, 플로팅 게이트 전극(302)이 제2 게이트 간의 유전층(303)과 터널링 유전층(301)에 의해 둘러싸이게 된다. 제2 논리 게이트 전극(304)은 제2 게이트 간의 유전층(303)의 일부 또는 전부를 둘러싸게 된다. 예를 들어, 도 2에 도시된 바와 같이, 제2 논리 게이트 전극(304)이 제2 게이트 간의 유전층(303)의 꼭대기 면과 두 측벽을 둘러싸고, 도 4에 도시된 바와 같이 제2 논리 게이트 전극(304)은 제2 게이트 간의 유전층(303)의 꼭대기 면과 일 측벽을 둘러싸고 있다. 다른 실시 방식으로서, 제2 논리 게이트 전극(304)은 제2 게이트 간의 유전층(303)의 꼭대기 면의 전부 또는 꼭대기 면의 일부만을 둘러쌀 수도 있으며, 제2 논리 게이트 전극(304)이 제2 게이트 간의 유전층(303)의 꼭대기 면의 일부와 일 측벽 또는 측벽의 일부를 둘러쌀 수도 있다. 모든 실시 방식을 여기에서 일일이 열거하지는 않는다. 플로팅 게이트 전극(302)을 둘러싸면 제2 논리 게이트 전극(304)과 제2 게이트 간의 유전층(303)의 접촉 면적, 즉 제2 논리 게이트 전극(304)부터 플로팅 게이트 전극(302)까지의 전기용량을 증대할 수 있으며, 나아가 제2 논리 게이트 전극(304)부터 플로팅 게이트 전극(302)까지의 커플링 비율을 증대할 수 있다.
종래의 이중 트랜지스터식 비휘발성 기억장치와 비교하면, 상기 제1 실시예에서 선택 트랜지스터(20)와 기억 트랜지스터(30)의 구조는 모두 개선되었으나, 쉽게 이해할 수 있는 점은, 타당한 방안 중에서 단지 선택 트랜지스터(20)의 구조, 즉 게이트 산화물 층(201)과 제1 논리 게이트 전극(202)을 포함하는 선택 트랜지스터(20)만을 개선할 수도 있고, 기억 트랜지스터(30)의 구조만을 개선하여 제2 논리 게이트 전극(304)으로 종래의 컨트롤 게이트 전극을 교체할 수도 있다는 점이다. 이 두 가지 타당한 방안은 종래기술에서 비휘발성 기억장치와 논리 장치의 호환성이 떨어지는 문제를 해결할 수 있다.
또한, 기억 트랜지스터(30)의 구조에 대한 개선도 싱글 트랜지스터 플로팅 휘발성 기억장치에 응용할 수 있는데, 즉 싱글 트랜지스터 플로팅 휘발성 기억장치는 기억 트랜지스터(30)를 포함하며, 상기 기억 트랜지스터(30)는 순서대로 설치된 터널링 유전층(301), 플로팅 게이트 전극(302), 제2 게이트 간 유전층(303)과 제2 논리 게이트 전극(304)을 포함한다.
도 1에 도시된 바와 같이, 본 발명에 따른 종래 비휘발성 기억장치의 구조에 대한 개선은 PMOS 장치에 응용할 수 있는데, 즉 선택 트랜지스터(20)와 기억 트랜지스터(30)를 모두 기판(10) 위에 배치하고, 기판(10) 위에 P형 도핑 구역(101)과 N형 우물(102)을 배치할 수 있으며, 또한 NMOS 장치에도 응용하여, 선택 트랜지스터와 기억 트랜지스터를 모두 기판 위에 배치하고, 기판 위에 N형 도핑 구역과 P형 우물을 배치할 수도 있다.
도 5에 도시된 바와 같이, 본 발명에 따른 제2 실시예에 제공된 일종의 신형 비휘발성 기억장치의 제조방법은 아래의 단계를 포함한다.
S101: 참호막 공법 이후에 기판(10) 위에 기억 트랜지스터(30) 구조 중의 터널링 유전층을 형성한다.
S102: 플로팅 게이트 전극(302) 재료를 증착한다.
S103: 포토 마스크 하나를 이용하여 식각 공법을 통해 기억 트랜지스터(30) 구조의 플로팅 게이트 전극(302)을 형성하거나, 참호막(STI)과 active 구역의 높이 차를 이용하여 화학적 기계 연마 공법을 적용한 후, 다시 포토 마스크 하나를 이용하여 식각 공법을 통해 기억 트랜지스터(30) 구조의 플로팅 게이트 전극(302)을 형성한다. 하나의 포토 마스크를 이용하여 식각 공법을 통해 플로팅 게이트 전극(302)을 형성하는 방식은 플로팅 게이트 전극(302)의 두께를 매우 두껍게 만들 수 있어 기억 능력이 증대되며, 연마에 식각을 추가한 방식을 적용하면 제조공정의 규칙에 따른 제한을 피할 수 있으므로 기억 유닛을 매우 작게 만들 수 있어 제품 소형화라는 발전 추세에 부합하게 된다.
S104: 열 산화 또는 박막 증착법을 통해, 선택 트랜지스터(20) 중의 제1 게이트 간의 유전층과 기억 트랜지스터(30) 구조 중의 제2 게이트 간의 유전층(303)을 형성한다. 본 단계에서 기억장치의 커플링 특성을 높이기 위해, 제2 게이트 간의 유전층(303)을 형성하는 과정에서, 제2 게이트 간의 유전층(303)을 플로팅 게이트 전극(302)의 꼭대기 면에서 그 측벽을 향해 연장되도록 하고, 플로팅 게이트 전극(302)을 둘러싸며, 터널링 유전층(301)을 바닥으로 하여, 플로팅 게이트 전극(302)이 제2 게이트 간의 유전층(303)과 터널링 유전층(301)에 의해 둘러싸이게 할 수 있다.
S105: 하나의 포토 마스크를 이용하여 식각 공법을 통해 선택 트랜지스터(20)의 제1 논리 게이트 전극(202)과 기억 트랜지스터(30) 구조의 제2 논리 게이트 전극(304)을 형성한다. 본 단계에서 기억장치의 커플링 특성을 높이기 위해, 제2 논리 게이트 전극(304)을 형성하는 과정에서, 제2 논리 게이트 전극(304)이 제2 게이트 간 유전층(303)의 일부 또는 전부를 둘러싸게 할 수 있다.
이상은 단지 본 발명에 따른 구체적인 실시 방식이나 본 발명의 보호 범위는 여기에 한정되지 않는다. 본 기술 분야에 익숙한 기술자가 본 발명에 공개된 기술적 범위 내에서 쉽게 생각해 낸 변화 또는 교체는 모두 본 발명의 보호 범위에 속한다.
10: 기판 20: 선택 트랜지스터
30: 기억 트랜지스터 40: 참호막(STI)
101: P형 도핑 구역 102: N형 우물
201: 게이트 산화물 층 202: 제1 논리 게이트 전극
301: 터널링 유전층 302: 플로팅 게이트 전극
303: 제2 게이트 간의 유전층 304: 제2 논리 게이트 전극

Claims (16)

  1. 선택 트랜지스터와 기억 트랜지스터를 포함하며, 상기 선택 트랜지스터는 게이트 산화물 층과 제1 논리 게이트 전극을 포함하고,
    상기 기억 트랜지스터는, 터널링 유전층, 플로팅 게이트 전극, 제2 게이트 간의 유전층, 제2 논리 게이트 전극이 포함하며,
    상기 기억 트랜지스터의 터널링 유전층과 플로팅 게이트 전극을 순차적으로 형성한 다음 상기 선택 트랜지스터의 게이트 산화물 층과 상기 기억 트랜지스터의 제2 게이트 간의 유전층을 형성하고,
    상기 게이트 산화물 층 및 제2 게이트 간의 유전 층 각각에 제1 논리 게이트 전극 및 제2 논리 게이트 전극을 각각 형성하도록 구비되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  2. 제1항에 있어서,
    상기 게이트 산화물 층은 제1 게이트 간의 유전층 또는 논리 장치를 외부에서 둘러싸는 게이트 산화물인 것을 특징으로 하는 신형 비휘발성 기억장치.
  3. 삭제
  4. 제1항에 있어서,
    제2 게이트 간의 유전층은 플로팅 게이트 전극의 꼭대기 면에서 측벽을 향해 연장되고, 플로팅 게이트 전극을 둘러싸며, 또한 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이고; 제2 논리 게이트 전극은 제2 게이트 간의 유전층의 일부 또는 전부를 둘러싸게 되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  5. 제4항에 있어서,
    제2 논리 게이트 전극은 제2 게이트 간의 유전층의 꼭대기 면과 2개의 측벽을 둘러싸는 것을 특징으로 하는 신형 비휘발성 기억장치.
  6. 제1항에 있어서,
    제2 게이트 간의 유전층은 산화물 또는 질화물인 것을 특징으로 하는 신형 비휘발성 기억장치.
  7. 제1항, 제2항, 및 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 선택 트랜지스터와 상기 기억 트랜지스터를 모두 기판 위에 배치하고, 기판 위에 P형 도핑 구역과 N형 우물이 배치되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  8. 제1항, 제2항, 및 제4항 내지 제6항 중 어느 한 항에 있어서,
    선택 트랜지스터와 기억 트랜지스터를 모두 기판 위에 배치하고, 기판 위에 N형 도핑 구역과 P형 우물이 배치되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  9. 기억 트랜지스터를 포함하되,
    순서대로 설치된 터널링 유전층, 플로팅 게이트 전극, 제2 게이트 간 유전층과 제2 논리 게이트 전극을 포함하고,
    상기 터널링 유전층과 플로팅 게이트 전극을 순차적으로 형성한 다음 상기 제2 게이트 간의 유전층을 형성하고,
    상기 제2 게이트 간의 유전 층에 제2 논리 게이트 전극을 형성하도록 구비되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  10. 제9항에 있어서,
    제2 게이트 간의 유전층이 플로팅 게이트 전극의 꼭대기 면에서 측면을 향해 연장되고, 플로팅 게이트 전극을 둘러싸며, 또한 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이게 되고; 제2 논리 게이트 전극은 제2 게이트 간 유전층의 일부 또는 전부를 둘러싸게 되는 것을 특징으로 하는 신형 비휘발성 기억장치.
  11. 제10항에 있어서,
    제2 논리 게이트 전극은 제2 게이트 간의 유전층의 꼭대기 면과 2개의 측벽을 둘러싸는 것을 특징으로 하는 신형 비휘발성 기억장치.
  12. 제9항에 있어서,
    제2 게이트 간의 유전층은 산화물 또는 질화물인 것을 특징으로 하는 신형 비휘발성 기억장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    기억 트랜지스터를 기판 위에 배치하고, 기판 위에 N형 도핑 구역과 P형 우물을 배치하거나, 기판 위에 P형 도핑 구역과 N형 우물을 배치하는 것을 특징으로 하는 신형 비휘발성 기억장치.
  14. 참호막(STI) 공정을 마친 후, 기판 위에 기억 트랜지스터 구조의 터널링 유전층을 형성하는 단계;
    플로팅 게이트 전극 재료를 증착하는 단계를 수행한 다음 포토 마스크 하나를 이용하여 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성하는 단계;를 수행하고,
    이 후 열 산화 또는 박막 증착법을 통하여, 선택 트랜지스터의 제1 게이트 간 유전층과 기억 트랜지스터 구조의 제2 게이트 간 유전층을 형성하는 단계;
    선택 트랜지스터의 제1 게이트 간 유전층과 기억 트랜지스터 구조의 제2 게이트 간 유전층에 하나의 포토 마스크를 이용하여 식각 공법을 통해 선택 트랜지스터의 제1 논리 게이트 전극과 기억 트랜지스터 구조의 제2 논리 게이트 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 신형 비휘발성 기억장치의 제조방법.
  15. 제14항에 있어서,
    하나의 포토 마스크를 이용하여, 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성하는 단계는,
    참호막(STI)과 active 구역의 높이 차를 이용하여, 화학적 기계 연마 공법을 적용한 뒤, 다시 하나의 포토 마스크를 이용하여 식각 공법을 통해 기억 트랜지스터 구조의 플로팅 게이트 전극을 형성하는 단계로 대체할 수 있는 것을 특징으로 하는 신형 비휘발성 기억장치의 제조방법.
  16. 제14항에 있어서,
    상기 열 산화 또는 박막 증착법을 통해 제2 게이트 간 유전층을 형성하는 상기 단계에서, 제2 게이트 간의 유전층이 플로팅 게이트 전극의 꼭대기 면에서 그 측벽을 향해 연장되어, 플로팅 게이트 전극을 둘러싸고, 터널링 유전층을 바닥으로 하여, 플로팅 게이트 전극이 제2 게이트 간의 유전층과 터널링 유전층에 의해 둘러싸이며; 상기 하나의 포토 마스크를 이용하고 식각 공정을 통해 제2 논리 게이트 전극을 형성하는 단계에서, 제2 논리 게이트 전극이 제2 게이트 간의 유전층의 일부 또는 전부를 둘러싸는 것을 특징으로 하는 신형 비휘발성 기억장치의 제조방법.
KR1020187027701A 2017-10-25 2017-10-25 신형 비휘발성 기억장치와 그 제조방법 KR102129914B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/107594 WO2019079991A1 (zh) 2017-10-25 2017-10-25 新型非挥发性存储器及其制造方法

Publications (2)

Publication Number Publication Date
KR20190087999A KR20190087999A (ko) 2019-07-25
KR102129914B1 true KR102129914B1 (ko) 2020-07-03

Family

ID=64034058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027701A KR102129914B1 (ko) 2017-10-25 2017-10-25 신형 비휘발성 기억장치와 그 제조방법

Country Status (5)

Country Link
US (1) US20190123057A1 (ko)
KR (1) KR102129914B1 (ko)
CN (1) CN108780796B (ko)
TW (1) TWI685084B (ko)
WO (1) WO2019079991A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695370B (zh) * 2022-05-31 2023-03-24 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591873A (zh) 2003-08-28 2005-03-09 力晶半导体股份有限公司 快闪存储单元、快闪存储单元阵列及其制造方法
CN1674289A (zh) 2004-03-26 2005-09-28 力晶半导体股份有限公司 与非门型闪存存储单元列及其制造方法
US20110298032A1 (en) 2009-12-04 2011-12-08 Semiconductor Manufacturing International (Shanghai) Corporation Array architecture for embedded flash memory devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048384A (ko) * 1996-12-17 1998-09-15 김광호 비휘발성 메모리장치의 제조방법
KR100297712B1 (ko) * 1998-07-23 2001-08-07 윤종용 고집적화를위한불휘발성메모리및그제조방법
CN1282249C (zh) * 2003-04-01 2006-10-25 力晶半导体股份有限公司 快闪存储单元、快闪存储单元的制造方法及其操作方法
KR20050053250A (ko) * 2003-12-02 2005-06-08 매그나칩 반도체 유한회사 이이피롬 메모리 장치의 제조 방법
KR20050065143A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
US7592251B2 (en) * 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
KR20080092555A (ko) * 2007-04-12 2008-10-16 주식회사 하이닉스반도체 불휘발성 메모리 소자의 제조방법
CN101388363B (zh) * 2007-09-13 2011-04-20 南亚科技股份有限公司 非挥发性存储器及其制作方法
JP2009289949A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 不揮発性半導体記憶装置
TWI406397B (zh) * 2008-11-12 2013-08-21 Ememory Technology Inc 非揮發性記憶體
US9190148B2 (en) * 2012-03-21 2015-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of UV programming of non-volatile semiconductor memory
CN104282630B (zh) * 2013-07-02 2017-05-10 中芯国际集成电路制造(上海)有限公司 一种制作闪存的方法
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
CN104576539B (zh) * 2013-10-23 2017-08-25 中芯国际集成电路制造(上海)有限公司 半导体结构形成方法
CN104752361B (zh) * 2013-12-30 2019-02-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097463B (zh) * 2014-04-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN105336695B (zh) * 2014-05-29 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105448842B (zh) * 2014-08-29 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN105789036B (zh) * 2014-12-25 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
JP6518892B2 (ja) * 2015-01-26 2019-05-29 株式会社フローディア 半導体集積回路装置の製造方法
CN106981493B (zh) * 2017-03-27 2018-10-23 芯成半导体（上海）有限公司 闪存单元的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591873A (zh) 2003-08-28 2005-03-09 力晶半导体股份有限公司 快闪存储单元、快闪存储单元阵列及其制造方法
CN1674289A (zh) 2004-03-26 2005-09-28 力晶半导体股份有限公司 与非门型闪存存储单元列及其制造方法
US20110298032A1 (en) 2009-12-04 2011-12-08 Semiconductor Manufacturing International (Shanghai) Corporation Array architecture for embedded flash memory devices

Also Published As

Publication number Publication date
US20190123057A1 (en) 2019-04-25
TW201941400A (zh) 2019-10-16
WO2019079991A1 (zh) 2019-05-02
TWI685084B (zh) 2020-02-11
KR20190087999A (ko) 2019-07-25
CN108780796A (zh) 2018-11-09
CN108780796B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
KR102217246B1 (ko) 집적회로 소자 및 그 제조 방법
US6864151B2 (en) Method of forming shallow trench isolation using deep trench isolation
US7863668B2 (en) Nonvolatile semiconductor memory device with memory cell array region and dummy cell region
US7786524B2 (en) Semiconductor device and method of manufacturing the same
KR100814408B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법.
US9269718B1 (en) Manufacturing method of semiconductor memory device
US7951670B2 (en) Flash memory cell with split gate structure and method for forming the same
KR20110058630A (ko) 반도체 기억 장치
JP2011199240A (ja) ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル
US8258566B2 (en) EEPROM device and method of manufacturing the same
KR20200036720A (ko) 임베딩된 플래시를 위한 디바이스 영역 레이아웃
US8193576B2 (en) Semiconductor memory device and method of fabricating the same
KR102129914B1 (ko) 신형 비휘발성 기억장치와 그 제조방법
CN105321951B (zh) 高持久性非易失性存储单元
US8063431B2 (en) EEPROM and method for manufacturing EEPROM
US7923327B2 (en) Method of fabricating non-volatile memory device with concavely depressed electron injection region
US20060033147A1 (en) Flash memory structure and fabrication method thereof
US7445999B2 (en) Fabricating method of a flash memory cell
TWI689083B (zh) 非揮發性記憶體的製造方法
JP2008091861A (ja) フラッシュメモリ素子の製造方法
KR20110037673A (ko) 반도체 소자 및 그 제조방법
US11532716B2 (en) Non-volatile memory device and method for fabricating the same
TWI532149B (zh) 半導體裝置及其製作方法
KR100958627B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
CN117082857A (zh) 存储器件的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant