CN102956462B - 双栅极式闪存 - Google Patents

双栅极式闪存 Download PDF

Info

Publication number
CN102956462B
CN102956462B CN201210269889.4A CN201210269889A CN102956462B CN 102956462 B CN102956462 B CN 102956462B CN 201210269889 A CN201210269889 A CN 201210269889A CN 102956462 B CN102956462 B CN 102956462B
Authority
CN
China
Prior art keywords
fin structure
contiguous
grid
gate stack
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210269889.4A
Other languages
English (en)
Other versions
CN102956462A (zh
Inventor
陈学深
卓荣发
郭克文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN102956462A publication Critical patent/CN102956462A/zh
Application granted granted Critical
Publication of CN102956462B publication Critical patent/CN102956462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Abstract

本发明涉及一种双栅极式闪存，提供一种制造介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极内存单元。实施例包括在该内存栅极堆叠下方的第一沟道区及在该选择栅极下方的第二沟道区。

Description

双栅极式闪存
技术领域
本发明揭露有关于一种具有提高数据保持及单元耐久性的闪存。具体而言，本发明有关于一种用于32纳米(nm)技术及更先进技术的闪存。
背景技术
分离栅极闪存技术已被广泛使用在中低密度的应用。然而，现有分离栅极闪存结构的设计共同使用相同的沟道，用以进行读取、抹除及编程(或写入)操作，其将构成严重的可靠性问题如数据保持及单元耐久性。对于提高数据保持及增进耐久性的特点已作出努力，例如，如图1A所示的结构，包括源极区101、漏极区103及105、沟渠介电质107、沟道区109及111、浮动栅极113、以及控制栅极115，利用单独的沟道区109及111进行读取及编程。如图1B及图1C所示，读取操作使用左晶体管，而编程操作使用右晶体管。因此，该结构将不容易退化，因为有关于用于读取指定的沟道区并无适用于穿隧氧化层的编程应力，因此，与现有的结构相比能提供更佳的数据保持及单元耐久性。
此种方法已被证实具有以下几个方面的问题。例如，如图1D所示，抹除操作使用两个晶体管。因此，抹除及读取操作都会在相同沟道上执行，使该读取指定沟道区承受抹除所引起的恶化。该写入指定沟道在读取操作期间亦可能经受栅极干扰，由于应力所引起的漏电流(stress-inducedleakagecurrent；SILC)导致不希望得到的数据泄漏。此外，如图1A所示的结构在编程过程中(例如，由于双沟道导致CTOT上升)产生低栅极耦合比(例如，CFG/CTOT)，其是意味着编程效率下降。
因此，存在需要具有提高数据保持及单元耐久性的闪存装置及其启用方法。
发明内容
本发明揭露的实施方案为一种制造具有提高数据保持及单元耐久性的内存装置的方法。
本发明揭露的另一实施方案为一种具有提高数据保持及单元耐久性的内存装置。
本发明揭露的额外实施方案及其它特征将在以下的内容中加以描述，其中某些部分对于本领域的技术的人员而言，在检视过以下的内容后，会认为是显而易见的，或者也可从本发明的实作中加以学习。本发明的优点，可通过附随的申请专利范围中所特别指出的，来加以实现及获得。
根据本发明揭露的实施方案，一些技术效果可通过一种方法部分达成，该方法包含：在基板上提供鳍状结构；邻近该鳍状结构的第一侧表面提供内存栅极堆叠；以及邻近该鳍状结构的第二侧表面提供选择栅极。
本发明揭露的实施方案包括：在该内存栅极堆叠下方提供第一沟道区，以及在该选择栅极下方提供第二沟道区。例如，该第一沟道区进行编程及/或抹除，以及该第二沟道区进行读取。
本发明揭露的另一实施方案包括在该鳍状结构的二相对表面上提供内存栅极堆叠及选择栅极。本发明揭露的其它实施方案包括通过蚀刻基板提供鳍状结构。实施例包括：蚀刻形成具有上表面的鳍状结构；提供该内存栅极堆叠及该选择栅极堆叠，通过：在该鳍状结构的第一侧表面上沉积浮动栅极材料；在该鳍状结构的第二侧表面上沉积选择栅极材料；平坦化该浮动栅极材料及选择栅极材料，使其实质上与该鳍状结构的上表面共面；以及邻近该浮动栅极材料的侧表面沉积控制栅极材料。其它实施例包括在沉积该浮动栅极及选择栅极材料之前，氧化该鳍状结构的第一及第二侧表面；以及在沉积该控制栅极材料之前，在该浮动栅极材料的侧表面上形成介电层。在某些实施例中，该浮动栅极材料与该选择栅极材料可以不同。在其它实施例中，该浮动栅极材料与选择栅极材料可以相同。
本发明揭露的进一步实施方案包括：邻近该选择栅极提供第二鳍状结构；以及邻近该第二鳍状结构的侧表面，相对于该选择栅极，提供第二内存栅极堆叠。其它的实施方案包括：在基板上邻近但与该选择栅极隔开，提供第二内存栅极堆叠；邻近该第二内存栅极堆叠提供第二鳍状结构；以及邻近该第二鳍状结构，相对于该第二内存栅极堆叠，提供第二选择栅极。
本发明的额外实施方案包括一种装置，该装置包括：在基板上的鳍状结构；邻近该鳍状结构的第一侧表面的内存栅极堆叠；以及邻近该鳍状结构的第二侧表面的选择栅极。
实施方案包括一种装置，该装置具有在该内存栅极堆叠下方的第一沟道区，以及在该选择栅极下方的第二沟道区。例如，该第一沟道区进行编程及/或抹除，以及该第二沟道区进行读取。
本发明揭露的另一实施方案包括一种装置，其具有在该鳍状结构的二相对表面上的内存栅极堆叠及选择栅极。其它实施方案包括内存栅极堆叠，该内存栅极堆叠包括：邻近该鳍状结构的浮动栅极，以及邻近该浮动栅极的控制栅极。实施例包括具有介于该选择栅极及该鳍状结构之间以及介于该浮动栅极及该鳍状结构之间的氧化物。其它实施例包括具有介于该浮动栅极及控制栅极之间的介电层。
进一步的实施方案包括一种装置，该装置具有：邻近该选择栅极的第二鳍状结构，以及邻近该第二鳍状结构的侧表面，相对于该选择栅极的第二内存栅极堆叠。其它的实施方案包括一种装置，该装置具有：在基板上邻近但与该选择栅极隔开的第二内存栅极堆叠；邻近该第二内存栅极堆叠的第二鳍状结构；以及邻近该第二鳍状结构，相对于该第二内存栅极堆叠的第二选择栅极。
本发明揭露的另一实施方案包括：蚀刻该基板以形成与该第一鳍状结构隔开的第一鳍状结构及第二鳍状结构；在该基板上形成氧化物；定时蚀刻该氧化物以曝露该第一及第二鳍状结构的上部；氧化该第一及第二鳍状结构所曝露的上部；邻近该第一及第二鳍状结构的第一侧表面，介于该第一及第二鳍状结构的氧化部分之间沉积选择栅极材料；邻近该第一及第二鳍状结构的氧化部分之间沉积浮动栅极材料；平坦化该选择栅极材料、浮动栅极材料、以及第一及第二鳍状结构，使其实质上共面；以及邻近该浮动栅极材料的侧表面及邻近该第一鳍状结构，形成第一介电层，邻近该浮动栅极材料的侧表面及邻近该第二鳍状结构，形成第二介电层；以及邻近该第一及第二介电层沉积控制栅极材料。
对于本领域的技术人员而言，从以下的详细描述中，可明显地认识到本案的额外实施方案及技术效果，其中，本发明的实施例仅通过例示用以实行本发明的最佳模式来加以描述。将会了解到，本发明可有其它不同的实施例，并且，可针对各种显而易知的方面，修改部分的细节，而不致背离本发明。因此，图式及描述其本质仅视为例示之用，而非用以限制本发明。
附图说明
本发明是通过范例附随图式中的图形来加以例示，而非限制之用，在该图式中，相同的参考编号视为类似的组件，其中：
图1A至图1D示意地例示分离栅极非易失性内存组件及相关的电路图；
图2及图3是根据本发明揭露的实施例，示意地分别例示介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极结构的三维视图及二维视图；
图4A至图4C是根据本发明揭露的实施例，示意地例示内存数组配置及相关布局；
图5A至图5K是根据本发明揭露的实施例，示意地例示处理流程的二维视图，用以提供介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极结构；以及
图6A至图6C示意地分别例示相应于图5I至图5K的三维视图。
主要组件符号说明
101源极区
103、105漏极区
107沟渠介电质
109、111、215、217沟道区
113、227、409、519浮动栅极
115、223、401、527控制栅极
201、501基板
203、511井
205、225、525介电层
207、441、507鳍状结构
209内存栅极堆叠
211、403、521选择栅极
213第一穿隧氧化层
219选择线
221、407字线
229第二穿隧氧化层
405源极线
503硬掩膜层
505光阻图案
509、513氧化层
510井植入
515浮动/选择栅极材料
517穿隧氧化层
523硬掩膜
具体实施方式
在以下的描述中，为了解释的目的，列出各种特定的细节，以提供示范实施例的全盘了解。然而，很明显地，示范实施例不需要这些特定细节、或以均等配置，也可加以实行。在其它例子中，众所周知的结构及装置是以方块图的表现形式加以显示，以避免不必要地模糊示范实施例。此外，除非特别指明，否则应了解到，说明书及图式中所使用的所有数字表示的数量、比例、以及成分及反应条件等的数值特性。在所有例子中，均可通过“大约”这个术语来加以修正。
根据现有闪存装置，尤其是分离栅极闪存装置，本发明面对并解决其伴随的读取/编程干扰及单元恶化。本发明面对并解决特别是通过这样的问题，是提供介于内存栅极堆叠及选择栅极的鳍状结构以将读取操作与编程/抹除操作分离。实施例包括提供在该内存栅极堆叠下方提供第一沟道区，以及在该选择栅极下方提供第二沟道区。例如，该第一沟道区进行编程及/或抹除，以及该第二沟道区进行读取，从而提供单独的沟道区进行读取及编程。因此，数据保持及该装置的耐久性可得到明显改善。
根据本发明的实施例，图2示意地例示一个三维视图，以及图3示意地例示相应的二维视图，其为介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极结构。如图2所例示，该分离栅极结构包括基板201、井203、介电层205、鳍状结构207、内存栅极堆叠209、选择栅极211、第一穿隧氧化层213、沟道区215及217、选择线219、以及字线221。内存栅极堆叠209包括控制栅极223、介电层225(例如，多晶硅层间介电质)、浮动栅极227、以及第二穿隧氧化层229。源极/漏极区(未显示，为了方便例示起见)是位于鳍状结构207的两端。
通过单独的沟道将读取操作与编程/抹除操作分离可避免大量的装置恶化，如氧化物密度界面陷阱引发泄漏及移动性恶化。例如，沟道区215可为编程/抹除沟道，以及沟道区217可为读取沟道。因此，在编程/抹除操作过程中该读取沟道亦可脱离恶化。此外，在读取操作过程中该内存状态将不受影响，因为在编程/抹除沟道该穿隧氧化层213的界面陷阱密度仍是未被填充(而不是被电活性)。而该浮动栅极227的数据泄漏亦无法防止，由于在编程/抹除沟道不执行读取操作，且在编程/抹除沟道可避免读取操作导致的栅极干扰。此外，与图1A的结构相比较，由于高耦合比可提高编程效率。因此，如图2及图3所例示的结构显示出提高的数据保持、更佳的耐久性特点、以及增加的编程效率。
根据本发明揭露的实施例，图4A及图4C示意地例示内存数组配置及布局。图4A例示该内存数组配置，包括控制栅极401、选择栅极403、源极线405、以及字线407。根据图4B及图4C的布局所示，在图4B所例示的布局，其中还包括浮动栅极409及鳍状结构411，除了图4A中引用的组件外，提供该选择栅极403作为单独的节点，从而减轻接触定位的要求。此外，与现有设计相比，可提供减小单元尺寸的布局。在图4C所例示的布局中，提供选择栅极403作为共享节点，以产生更紧密的设计。
根据本发明揭露的实施例，图5A至图5K示意地例示处理流程的二维视图，用以提供介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极结构。参照图5B，硬掩膜材料(例如，氮化硅)沉积在基板501上方，以形成硬掩膜层503，接着，通过光阻图案化形成光阻图案505。图5B是基于光阻图案505例示硬掩膜层503及基板501的蚀刻以形成鳍状结构507，例如，30nm至150nm的高度。图5C例示氧化物沉积，例如氧化硅(SiO2)，在基板501上方形成氧化层509。如图5D所示，通过化学机械拋光(CMP)执行平坦化，使得硬掩膜层503的上表面与氧化层509实质上共面。
参照图5E，氧化层509接着定时蚀刻，然后移除该硬掩膜层503。例如，通过1分钟(min)至20min的干/湿蚀刻，可执行蚀刻。如图5所示，可执行标准隔离及井布植510，从而形成井511。如图5G所示，该鳍状结构接着被氧化，形成厚度为60埃()至的氧化层513(例如，SiO2)，然后通过沉积浮动栅极材料及选择栅极材料的氧化步骤，该浮动栅极材料与该选择栅极材料可以相同(例如，浮动/选择栅极材料515)(例如，多晶硅)。如图5H所示，再次执行平坦化，例如通过CMP，将该氧化层513与穿隧氧化层517分离，并形成浮动栅极519及选择栅极521。此外，执行平坦化，使得硬掩膜层507的上表面、穿隧氧化层517、浮动栅极519及选择栅极521实质上共面。
如图5I所示，沉积硬掩膜材料及浮动栅极掩膜，且蚀刻该硬掩膜及浮动栅极，留下缩小至50nm至100nm尺寸的硬掩膜层523及浮动栅极519。图5J例示在浮栅极519侧壁上沉积介电质材料以形成介电层525(例如，多晶硅层间介电质如SiO2或ONO)及沉积控制栅极材料，例如多晶硅，邻近介电层525。平坦化该控制栅极材料，停止于硬掩膜523，且通过掩膜蚀刻形成控制栅极527。然后可形成垫片(未显示，为了方便例示起见)，以及可执行标准源极/漏极布植。图5K例示进一步的步骤，如快速热退火(rapidthermalanneal；RTA)及移除硬掩膜层523，是可以现在已知的方式执行。然后继续进行已知方式的处理。图6A至图6C示意地例示分别相应于图5I至图5K的三维视图。
本发明揭露的实施例可达成数种技术效果，包含提高数据保持、优越的单元耐久性、提高的编程效率、以及并缩小的单元尺寸。本发明可应用至各种类型，例如，微处理器、智能型手机、移动电话、蜂巢式手机，机上盒、DVD录像机及播放机、汽车导航、打印机及外围设备、网络及电信装备、游戏系统、以及数字相机。因此，本发明可应用于各种半导体装置类型的工业适用性。
在先前的段落中，本发明是参考本发明的特定示范实施例来加以描述。然而，很明显地，可对本发明作出各种修正及改变，而不致于背离本发明在申请专利范围中所呈现的最广精神及范围。因此，该说明书及图式将被视为例示、而非限制之用。应了解到，本发明可使用不同的其它组合及实施例，并因此可在本文所表示的发明概念的范围内，作任何的改变或修正。

Claims (20)

1.一种制造内存装置的方法，包括：
在基板上提供鳍状结构；
在该鳍状结构上沉积硬掩膜材料；
在该基板上方形成氧化物；
定时蚀刻该氧化物以曝露该鳍状结构的上部；
移除该硬掩膜材料；
在该鳍状结构和该基板的上部上执行隔离及井布植以形成井；
邻近该鳍状结构的第一侧表面提供内存栅极堆叠；以及
邻近该鳍状结构的第二侧表面提供选择栅极。
2.根据权利要求1所述的方法，包括：
在该内存栅极堆叠下方提供第一沟道区；以及
在该选择栅极下方提供第二沟道区。
3.根据权利要求2所述的方法，其中，该第一沟道区进行编程及/或抹除，以及该第二沟道区进行读取。
4.根据权利要求1所述的方法，其中，该第一侧表面与第二侧表面为该鳍状结构的二相对表面。
5.根据权利要求4所述的方法，包括：
邻近该选择栅极提供第二鳍状结构；以及
邻近该第二鳍状结构的侧表面，相对于该选择栅极，提供第二内存栅极堆叠。
6.根据权利要求4所述的方法，包括：
在基板上邻近但与该选择栅极隔开，提供第二内存栅极堆叠；
邻近该第二内存栅极堆叠提供第二鳍状结构；以及
邻近该第二鳍状结构，相对于该第二内存栅极堆叠，提供第二选择栅极。
7.根据权利要求4所述的方法，包括通过蚀刻基板提供鳍状结构。
8.根据权利要求7所述的方法，包括：
蚀刻形成具有上表面的鳍状结构；以及
提供内存栅极堆叠及选择栅极堆叠，通过：
在该鳍状结构的第一侧表面上沉积浮动栅极材料；
在该鳍状结构的第二侧表面上沉积选择栅极材料；
平坦化该浮动栅极材料及选择栅极材料，使其实质上与该鳍状结构的上表面共面；以及
邻近该浮动栅极材料的侧表面沉积控制栅极材料。
9.根据权利要求8所述的方法，其中，该浮动栅极材料与选择栅极材料相同。
10.根据权利要求8所述的方法，包括：
在沉积该浮动栅极及选择栅极材料之前，氧化该鳍状结构的该第一及第二侧表面；以及
在沉积该控制栅极材料之前，在该浮动栅极材料的侧表面上形成介电层。
11.一种内存装置，包括：
在基板上的鳍状结构和井，其中，该井是从该鳍状结构和该基板的上部通过井布植而形成；
邻近该鳍状结构的第一侧表面的内存栅极堆叠；以及
邻近该鳍状结构的第二侧表面的选择栅极。
12.根据权利要求11所述的内存装置，包括：
在该内存栅极堆叠下方的第一沟道区；以及
在该选择栅极下方的第二沟道区。
13.根据权利要求12所述的内存装置，其中，该第一沟道区进行编程及/或抹除，以及该第二沟道区进行读取。
14.根据权利要求11所述的内存装置，其中，该第一侧表面与第二侧表面为该鳍状结构的二相对表面。
15.根据权利要求14所述的内存装置，其中，该内存栅极堆叠包括：
邻近该鳍状结构的浮动栅极；以及
邻近该浮动栅极的控制栅极。
16.根据权利要求15所述的内存装置，还包括介于该选择栅极及该鳍状结构之间以及介于该浮动栅极及该鳍状结构之间的氧化物。
17.根据权利要求16所述的内存装置，还包括介于该浮动栅极及该控制栅极之间的介电层。
18.根据权利要求11所述的内存装置，包括：
邻近该选择栅极的第二鳍状结构；以及
邻近该第二鳍状结构的侧表面，相对于该选择栅极的第二内存栅极堆叠。
19.根据权利要求11所述的内存装置，还包括：
在基板上邻近但与该选择栅极隔开的第二内存栅极堆叠；
邻近该第二内存栅极堆叠的第二鳍状结构；以及
邻近该第二鳍状结构，相对于该第二内存栅极堆叠的第二选择栅极。
20.一种制造内存装置的方法，包括：
蚀刻基板以形成第一鳍状结构及与该第一鳍状结构隔开的第二鳍状结构；
在该基板上形成氧化物；
定时蚀刻该氧化物以曝露该第一及第二鳍状结构的上部；
氧化该第一及第二鳍状结构所曝露的上部；
邻近该第一及第二鳍状结构每一个的第一侧表面，介于该第一及第二鳍状结构的氧化部分之间沉积选择栅极材料；
邻近该第一及第二鳍状结构每一个的第二侧表面的氧化部分沉积浮动栅极材料；
平坦化该选择栅极材料、浮动栅极材料、以及第一及第二鳍状结构，使其实质上共面；
在邻近该浮动栅极材料的邻近该第一鳍状结构的侧表面，形成第一介电层，在邻近该浮动栅极材料的邻近该第二鳍状结构的侧表面，形成第二介电层；以及
邻近该第一及第二介电层沉积控制栅极材料。
CN201210269889.4A 2011-08-10 2012-07-31 双栅极式闪存 Active CN102956462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/206,780 US9263132B2 (en) 2011-08-10 2011-08-10 Double gated flash memory
US13/206,780 2011-08-10

Publications (2)

Publication Number Publication Date
CN102956462A CN102956462A (zh) 2013-03-06
CN102956462B true CN102956462B (zh) 2016-03-23

Family

ID=47595747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210269889.4A Active CN102956462B (zh) 2011-08-10 2012-07-31 双栅极式闪存

Country Status (6)

Country Link
US (2) US9263132B2 (zh)
KR (1) KR20130018166A (zh)
CN (1) CN102956462B (zh)
DE (1) DE102012210675B8 (zh)
SG (2) SG188021A1 (zh)
TW (1) TWI478291B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530901B2 (en) * 2012-01-31 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling finFET capacitors
US9171855B2 (en) * 2013-12-30 2015-10-27 Globalfoundries Singapore Pte. Ltd. Three-dimensional non-volatile memory
CN105826266A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、静态随机存储器单元
KR102056995B1 (ko) 2015-11-03 2019-12-17 실리콘 스토리지 테크놀로지 인크 금속 게이트들을 갖는 분리형 게이트 비휘발성 플래시 메모리 셀 및 이를 제조하는 방법
JP6594198B2 (ja) * 2015-12-28 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6718248B2 (ja) * 2016-02-17 2020-07-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6591311B2 (ja) 2016-02-24 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9666589B1 (en) 2016-03-21 2017-05-30 Globalfoundries Inc. FinFET based flash memory cell
FR3073079B1 (fr) * 2017-10-26 2021-10-29 Commissariat Energie Atomique Procede de fabrication d'un composant electronique a doubles boites quantiques
US10971629B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned unsymmetrical gate (SAUG) FinFET and methods of forming the same
TWI733626B (zh) * 2020-07-07 2021-07-11 旺宏電子股份有限公司 記憶體裝置之操作方法
US20230031362A1 (en) * 2021-07-28 2023-02-02 Micron Technology, Inc. Memory device having memory cell strings and separate read and write control gates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200635042A (en) * 2005-03-21 2006-10-01 Powerchip Semiconductor Corp Split gate flash memory and manufacturing method thereof
TW200707660A (en) * 2005-06-09 2007-02-16 Taiwan Semiconductor Mfg Co Ltd FinFET split gate structure and method of its fabrication
CN101273441A (zh) * 2005-09-28 2008-09-24 Nxp股份有限公司 双栅极非易失性存储器及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455379B1 (ko) 2002-02-21 2004-11-06 삼성전자주식회사 플래시 메모리 장치의 제조방법
US6894339B2 (en) * 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
TW586189B (en) 2003-05-14 2004-05-01 Powerchip Semiconductor Corp Multi-level memory cell and fabricating method thereof
US7569882B2 (en) * 2003-12-23 2009-08-04 Interuniversitair Microelektronica Centrum (Imec) Non-volatile multibit memory cell and method of manufacturing thereof
JP4546117B2 (ja) 2004-03-10 2010-09-15 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
KR100652384B1 (ko) 2004-11-08 2006-12-06 삼성전자주식회사 2비트 형태의 불휘발성 메모리소자 및 그 제조방법
KR100652433B1 (ko) 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
KR100663366B1 (ko) * 2005-10-26 2007-01-02 삼성전자주식회사 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
KR100745766B1 (ko) 2006-06-23 2007-08-02 삼성전자주식회사 네 개의 스토리지 노드막을 구비하는 비휘발성 메모리 소자및 그 동작 방법
US7838922B2 (en) * 2007-01-24 2010-11-23 Freescale Semiconductor, Inc. Electronic device including trenches and discontinuous storage elements
US7528047B2 (en) * 2007-06-07 2009-05-05 Freescale Semiconductor, Inc. Self-aligned split gate memory cell and method of forming
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
JP2011003742A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200635042A (en) * 2005-03-21 2006-10-01 Powerchip Semiconductor Corp Split gate flash memory and manufacturing method thereof
TW200707660A (en) * 2005-06-09 2007-02-16 Taiwan Semiconductor Mfg Co Ltd FinFET split gate structure and method of its fabrication
CN101273441A (zh) * 2005-09-28 2008-09-24 Nxp股份有限公司 双栅极非易失性存储器及其制造方法

Also Published As

Publication number Publication date
SG188021A1 (en) 2013-03-28
DE102012210675B8 (de) 2022-06-02
US20130037877A1 (en) 2013-02-14
US20160093630A1 (en) 2016-03-31
DE102012210675A1 (de) 2013-02-14
KR20130018166A (ko) 2013-02-20
DE102012210675B4 (de) 2022-03-24
TW201308520A (zh) 2013-02-16
SG10201500907RA (en) 2015-04-29
TWI478291B (zh) 2015-03-21
CN102956462A (zh) 2013-03-06
US9263132B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
CN102956462B (zh) 双栅极式闪存
US7687860B2 (en) Semiconductor device including impurity regions having different cross-sectional shapes
US8679915B2 (en) Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate
JP5376122B2 (ja) 半導体装置
TWI490982B (zh) 半導體結構及其製造方法
US10381358B2 (en) Semiconductor device and manufacturing method thereof
US20060102948A1 (en) Method of fabricating flash memory
JP2008153355A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2015109469A (ja) 半導体素子
TWI272717B (en) Nonvolatile semiconductor memory device and its manufacturing method
KR20080067442A (ko) 플래시 메모리 소자의 형성 방법
JP2007134669A (ja) フラッシュメモリ素子及びその製造方法
TWI555213B (zh) 快閃記憶體閘極結構及其製作方法
US7445999B2 (en) Fabricating method of a flash memory cell
TWI685948B (zh) 記憶體結構及其製造方法
CN103943571B (zh) 非易失性存储器的制造方法
CN101388363A (zh) 非挥发性存储器及其制作方法
KR100799039B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20080061151A (ko) 플래시 메모리 소자의 제조 방법
KR20070062017A (ko) 플래쉬 메모리 소자의 제조방법
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100803494B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20070068653A (ko) 플래쉬 메모리 소자의 제조방법
KR20080039112A (ko) 플래시 메모리 소자의 저항 형성방법
KR20080038894A (ko) 반도체 메모리 소자의 제조방법 및 그 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant