CN100563012C - 使用反转位线的虚接地阵列结构及其制造方法 - Google Patents

使用反转位线的虚接地阵列结构及其制造方法 Download PDF

Info

Publication number
CN100563012C
CN100563012C CNB2007101082916A CN200710108291A CN100563012C CN 100563012 C CN100563012 C CN 100563012C CN B2007101082916 A CNB2007101082916 A CN B2007101082916A CN 200710108291 A CN200710108291 A CN 200710108291A CN 100563012 C CN100563012 C CN 100563012C
Authority
CN
China
Prior art keywords
bit lines
diffusion zone
voltage
bit line
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101082916A
Other languages
English (en)
Other versions
CN101090119A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101090119A publication Critical patent/CN101090119A/zh
Application granted granted Critical
Publication of CN100563012C publication Critical patent/CN100563012C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种虚接地阵列结构，使用反转位线以消除植入位线的需要。因此，该单元的大小可以缩小，使得其可以有更高的密度和更小的封装。

Description

使用反转位线的虚接地阵列结构及其制造方法
技术领域
在此描述的实施例涉及虚接地阵列存储器结构，尤其涉及一种使用反转位线取代传统植入位线的虚接地阵列结构。
背景技术
使用虚接地阵列设计来减少非易失性存储器产品单元的大小，是广为人知的，例如，闪存存储器产品。虽然虚接地结构已经实现了减小在虚接地阵列中的整体单元的大小，但是可以实现的单元大小的减小依然还是有限的。由于新应用需要更小的封装和密度的增加，因此进一步缩小单元大小是有需要的。
对于缩小传统虚接地结构单元大小的一个限制是，例如对植入位线的需求。植入的位线需要每个单元的一个特定面积。如果植入位线的需求减少，则该单元大小可以被缩小；然而，传统的虚接地阵列结构需要该植入的位线。
发明内容
一种虚接地阵列结构使用反转位线，以减少植入位线的需求。因此，该单元的大小可以减小，其可以提供更大的密度，以及更小的封装。
在另一方面，公开了一种使用反转位线来制造虚接地阵列结构的方法。
根据本发明的第一方面，提供了一种虚接地阵列元件，其包括：
衬底；第一位线；第二位线；字线；第一扩散区域，所述第一位线配置为，当将足够的电压施加至所述第一位线时，会在所述第一扩散区域中或在所述第一扩散区域附近形成第一反转位线，第二扩散区域，所述第二位线配置为，当将足够的电压施加至所述第二位线时，会在所述第二扩散区域中或在所述第二扩散区域附近形成第二反转层位线，以及在所述衬底上形成栅极结构，所述栅极结构连接所述字线并且配置为，当将足够的电压经由所述字线施加在所述栅极上时，会在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域。
根据本发明的第二方面，提供了一种制造使用反转位线的虚接地阵列元件的方法，所述方法包括：在衬底上形成第一和第二扩散区域；在所述衬底上形成多晶硅层；图案化所述多晶硅层以形成沟渠，所述沟渠定义栅极结构并且定义第一和第二位线的区域，其中，为所述第一和第二位线所定义的所述区域位于所述第一和第二扩散区域附近，并且通过介质层与所述衬底分隔；在所述沟渠所定义的区域内形成所述第一和第二位线，从而使得当将足够的电压施加至所述第一位线时，会在所述第一扩散区域中或在所述第一扩散区域附近形成第一反转位线，或当将足够的电压施加至所述第二位线时，会在所述第二扩散区域中或在所述第二扩散区域附近形成第二反转位线。
根据本发明的第三方面，提供了一种使用上述的方法所产生的非易失性存储器元件。
根据本发明的第四方面，提供了一种在虚接地阵列元件中对选定单元中的位进行编程的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：施加正电压至所述第一位线，以形成所述第一反转位线；施加正电压至所述第二位线，以形成所述第二反转位线扩散区域；施加负电压至所述字线，以形成所述沟道；施加正电压至所述第一扩散区域；以及施加低电压至所述第二扩散区域。
根据本发明的第五方面，提供了一种在虚接地阵列元件中对选定单元中的位进行编程的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：施加正电压至所述第一位线，以形成所述第一反转位线；施加正电压至所述第二位线，以形成所述第二反转位线扩散区域；施加正电压至所述字线，以形成所述沟道；施加正电压至所述第一扩散区域；以及施加低电压至所述第二扩散区域。
根据本发明的第六方面，提供了一种在虚接地阵列元件中对选定单元中的位进行读取编程的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：施加正电压至所述第一位线，以形成所述第一反转位线；施加正电压至所述第二位线，以形成所述第二反转位线扩散区域；施加正电压至所述字线，以形成所述沟道；施加正电压至所述第一扩散区域；以及施加低电压至所述第二扩散区域。
本发明的这些以及其他的特征、方面、以及实施例，在以下的具体实施例中进行了详细描述。
附图说明
结合附图描述本发明的特征、方面、以及实施例，其中：
图1A示出了根据一个实施例的虚接地阵列结构的俯视图，该结构包括两个字线并且使用反转位线；
图1B示出了图1A的结构的剖面图；
图2A示出了根据另一实施例的虚接地阵列结构的俯视图，该结构包括单一字线并使用反转位线；
图2B示出了图2A的结构的剖面图；
图3A和3B示出了图2的结构的示例操作；
图4A和4B示出了图2的结构元件的进一步示例操作；
图5示出了根据一个实施例，使用反转位线的阵列结构；
图6A-6H示出了制造图1的结构的示例步骤；
图6I示出了使用图6A-6H中所描述的工艺步骤所制造的一个示例结构的俯视图；
图7示出了根据一个实施例，对图5中的阵列的一个选定的单元的第一位进行编程的示例方法；
图8示出了对选定的单元的第二位进行编程的示例方法；
图9示出了擦除多个位的示例方法；
图10示出了擦除多个位的示例方法；
图11示出了读取一个选定单元的第一位的示例方法；以及
图12示出了读取一个选定单元的第二位的示例方法。
【主要元件符号说明】
100：                         虚接地阵列结构
102：                         衬底
104、106：                    多晶硅位线
108、110：                    多晶硅字线
112、114：                    接点扩散区域
116、118、120、122、124、126：接点
202：                         多晶硅层
204、208：                    氧化物层
206：                         氮化物层
210、212：                    反转位线
220：                         单元
500：                         虚接地阵列结构
502：                         衬底
504、506、508：               字线
510、512、514、516：          位线
518、520、522、524：          植入的漏极/源极区域
602：                         衬底
604、606：                    植入区域
608：                         介质结构
610、618：                    多晶硅层
612、616、626：               氧化层
613：                         氧化物隔离层
614：                         氮化硅层
620：                         字线
700：                         单元
702：                         第一位
704：                         第二位
902、904、906、908、910、912、914、916、918、920、922、924：位
926、928、930、932、934、936、938、940、942、944、946、948：位
1100：                        单元
1102：                        第一位
1104：                        第二位
具体实施方式
在以下的实施例中，描述通过减少植入的位线，来实现减少在虚接地阵列中单元的大小的目的。取代该植入的位线，在此所描述的结构使用了反转位线，以导通操作所需要的漏极和源极电压。植入的位线的减少，减小了每一个单元所需要的面积，并且允许缩小单元大小。
根据本发明的一个实施例，图1A描述虚接地阵列结构100的配置的俯视图。结构100形成在衬底102上。在图1A的示例中，衬底102是P型衬底；然而，可以了解的是，在另一实施例中，衬底102可以是N型衬底。随后，N+植入扩散区域112和114形成在衬底102上。对于一个特定的单元，扩散区域112和114可以被当成是源极和漏极区域，随后将会加以解释。如所描述，多晶硅位线104和106则形成在衬底102上。多晶硅字线110和108则形成在位线104和106之上并与其垂直。在图1A的示例中，位线104和106形成于Y方向，而字线110和108则形成于X方向。
然后，形成不同的接点，接触接点扩散区域112和114，位线104和106，以及字线108和110。因此，形成接点116以接触植入区域112，形成接点126以接触植入区域114，形成接点118以接触位线106，形成接点120以接触字线108，形成接点122以接触字线110，形成接点124以接触位线104。这些接点可以用于提供适当的电压至该单元的适当部分。
图1B示出了结构100沿着AA’线所做的剖面图。从剖面图可以了解，字线108形成在多晶硅层202之上。字线108可以说是形成自第三多晶硅层，其中，多晶硅层202可以被称为第一多晶硅层。位线104和106可以形成自第二多晶硅层。该第三多晶硅层以及该第一多晶硅层可以被连接，以形成介于位线104和106之间的栅极结构。栅极介质层可以形成在该栅极结构之下。
在图1的示例中，该栅极结构之下的栅极介质层包括氧化物-氮化物-氧化物层(ONO)，其是由氧化物层204、氮化物层206以及氧化物层208形成的。氧化物层204和208可以，例如，是二氧化硅(SiO2)层，而氮化物层206则可以是氮化硅(SiN)层。
在图1的示例中，介质层208在多晶硅位线104和106底下延伸。因此，在图1的示例中，在多晶硅位线104和106之下、反转位线210和212之上，存在单一介质层208。然而，在另一实施例中，在多晶硅位线104和106底下的该介质层，可以包括氧化物-氮化物(ON)结构。在另一实施例中，在多晶硅位线104和106底下的该介质层，可以包括ONO结构。根据所使用的制造流程，在多晶硅位线104和106底下的该介质层，也可以包括在ON蚀刻步骤后的剩余氧化层，或在ONO蚀刻步骤后所形成的再生长的氧化层。
可以了解的是，结构100并不包括在多晶硅位线104和106底下的植入位线。而是，当将适当的电压施加至位线104和106时，将会形成反转位线210和212。反转位线210和212可以用来传导所需要的该源极和漏极电压。
图2A示出了虚接地阵列结构200的俯视图，虚接地阵列结构200与结构100相似，除了该阵列200只有包括单一字线108。图2B描述结构200沿着BB’方向的剖面图。
参照图1A，可以了解的是，字线108可以形成自第三多晶硅层。该第三多晶硅层可以形成于另一多晶硅层202的上方，其可以被称为第一多晶硅层。该第一和第三多晶硅层可以形成栅极结构。该栅极结构可以包括栅极介质。该栅极介质可以是ONO结构，例如，由204，206，以及208层形成。
位线104和106可以形成自另一多晶硅层，其可以被称为第二多晶硅层。介质层208可以在位线104和106底下延伸。此外，可以将ON或ONO介质结构包括在位线104和106底下的区域中。
这些不同的层以及其伴随的接点可以被制造以形成单元，例如单元220。单元220可以用来描述包括结构200的元件的操作中不同电压的应用。可以了解的是，相似的操作原理可以应用在两字线(或更多)的结构中，例如在图1中所描述的。
反转位线210和212可以分别通过施加足够的电压至位线104和106上而形成。例如，图3是描述结构100沿着CC’方向的剖面图。如图所描述，反转位线210可以通过施加足够的电压，例如大约10伏特，经由接点124至位线104而形成。相似地，图4是描述结构100沿着DD’方向的剖面图。可以了解的是，反转位线212可以通过施加足够的电压，例如大约10伏特，经由接点118至位线106而形成。
一旦反转位线210以及/或212被形成，就可以通过施加适当的电压至字线120、源极区域114以及漏极区域112，对单元220进行编程、擦除或读取。施加该适当的电压至字线120将会产生介于源极114和漏极112区域之间的沟道区域。分别经由接点116和126，施加适当的电压至漏极区域112以及源极区域114，可以产生使得载流子迁入该沟道区域以及在漏极区域112和源极区域114之间流动所需要的横向电场。元件的操作方法和条件参照图7-12详细描述。
图5示出了根据本发明的一个实施例而配置的虚接地阵列结构500。类似结构100，结构500使用反转位线以减小单元大小，由此减小该整体阵列500的大小。可以了解的是，阵列500包括具有植入的漏极/源极区域518、520、522和524的衬底502。位线510、512、514和516形成在衬底502的Y方向上。字线504、506和508以垂直于位线510、512、514和516的方向形成。
通过施加适当的电压至位线510、512、514和/或516，反转位线可以形成在衬底502的上层、在位线510、512、514和/或516之下。施加适当的电压至字线504、506和/或508，可以允许在阵列500中存取适当的单元。该字线电压将会产生介于该单元的源极和漏极区域之间的沟道，该反转位线将会传导适当的漏极和源极电压，以编程、擦除以及读取。
图7-12示出了根据特定实施例的操作阵列500的示例方法。图7描述了对在阵列500中选定单元700的第一位702进行编程的示例步骤。在图7的示例中，位702可以采用沟道热电子(CHE)编程技术进行编程。为了采用CHE编程位702，必须首先在位线510和512施加一个正电压，以在衬底502中、位线510和512之下产生反转位线。在图7的示例中，将一个大约10伏特的正电压施加在位线510和512。必须将一个正电压施加在字线506，以产生在单元700栅极区域底下的沟道。在图7的示例中，将一个大约10伏特的正电压施加在字线506。必须将一个高电压施加在扩散区域522，而必须将一个低电压施加在扩散区域518。在图7的示例中，将一个大约5伏特的高电压施加在扩散区域522，而将一个0伏特的低电压施加在扩散区域518。
可以了解的是，图7所描述的电压仅只是说明的示例，真正使用的电压将会取决于特定实施例的要求。例如，可以将范围在5至10伏特的电压施加至位线104和106。
该施加至扩散区域518和522的电压产生一个很大的横向电场，使电子流入字线506底下的沟道。该施加至字线506的正电压使得电子注入单元700的栅极结构中。在编程操作期间，位线514和516以及扩散区域520和524可以浮置。字线504和508可以被接至0伏特。
图8示出了对选定单元700的第二位704进行CHE编程。如同对位702进行编程，将一个正电压施加至每一位线510和512，以在衬底502上层、位线510和512之下产生反转位线。此外，这些反转位线用来传导对位704进行编程所需要的源极和漏极电压。将一个正电压施加至字线506，以启动选定的单元700的栅极结构下方的沟道。此外，扩散区域518接至一个高电压，然而扩散区域522接至一个低电压，以产生使得电子进入单元700的沟道所需要的横向电场。在字线506上的该高电压将会导致一些电子注入该栅极结构中，因此编程位704。
在图8的示例中，将一个大约10伏特的正电压施加在位线510和512，以及字线506。将一个大约5伏特的高电压施加在扩散区域518，而将一个0伏特的低电压施加在扩散区域522。可以了解的是，图8所示出的电压仅只是用于说明的示例，真正使用的电压将取决于特定实施例的要求。
图9和10示出了擦除阵列500中的单元的位的示例步骤。在图9和10的示例中，使用带对带热空穴(BTBHH)隧穿来一次擦除多个位。
例如，在图9中，可以使用BTBHH隧穿的步骤来擦除与位线510和514相连的这些位。首先，将一个正电压施加至每个位线510、512、514和516，以在衬底502的上层中、位线510、512、514和516之下产生反转位线。此外，该反转位线用来传导执行该BTBHH擦除所需要的源极和漏极电压。将正电压施加至扩散区域518和520，以产生在扩散区域518和520上层区域的少数载流子。将一个大的负电压施加至位线504、506和508，以使那些少数载流子隧穿进入所选定单元的栅极结构，其中，这些少数载流子将会补偿任何被捕捉在该栅极结构中的电子，例如，经由参照图7和9所描述的CHE编程而捕捉的电子。扩散区域522和524被接至0伏特。
在图9的示例中，可以在一次擦除的操作中擦除每个位902、904、906、908、910、912、914、916、918、920、922和924。然而，可以了解的是，通过施加适当的电压至正确的字线和位线同时隔绝其他单元，可以擦除更多或是更少的位，其中，隔绝其他单元是通过适当地将与这些单元有关的字线和位线连接至0伏特或是让他们浮置而实现的。
在图9的示例中，将一个大约10伏特的正电压施加在位线510、512、514和516。将一个大约10伏特的负电压施加在位线504、506和508。将一个大约5伏特的正电压施加在扩散区域518和520。可以了解的是，图9所示的电压仅只是用于说明的示例，真正使用的电压将会取决于特定实施例的要求。
图10示出了对于与位线512和516相邻的位的BTBHH擦除。因此，将一个正电压施加至位线510、512、514和516，以在衬底502上层产生反转位线。将正电压施加至扩散区域522和524，以产生BTBHH操作所需要的少数载流子。将一个大的负电压施加至字线504、506和508，以吸引少数载流子进入选定单元的栅极结构，以便同时擦除位926、928、930、932、934、936、938、940、942、944、946和948。扩散区域518和520被接至0伏特。
在图10的示例中，将一个大约10伏特的正电压施加在位线510、512、514和516。将一个大约10伏特的负电压施加在位线504、506和508。将一个大约5伏特的正电压施加在扩散区域522和524。可以了解的是，图10所描述的电压仅只是用于说明的示例，真正使用的电压将会取决于特定实施例的要求。
图11示出了对阵列500中选定单元1100的第一位1102进行读取的示例步骤。为了读取位1102，将一个正电压施加在位线510和512，以在衬底502上层中、位线510和512之下产生反转位线。将一个正电压施加至字线506以及扩散区域522。扩散区域518被接至0伏特。字线504和508被接至0伏特，而位线514和516以及扩散区域520和524允许浮置。
在图11的示例中，将一个大约10伏特的正电压施加在位线510和512，而将一个大约5伏特的正电压施加在字线506。将一个大约1.6伏特的正电压施加在扩散区域522。可以了解的是，图11所示出的电压仅只是用于说明的示例，真正使用的电压将会取决于特定实施例的要求。
图12示出了对选定单元1100的第二位1104进行读取的示例步骤。将一个正电压施加在位线510和512，以在衬底502上层产生反转位线。将一个正电压施加至字线506以及扩散区域518，而将扩散区域522接至0伏特。字线504和508被接至0伏特，而位线514和516以及扩散区域520和524允许浮置。
在图12的示例中，将一个大约10伏特的正电压施加在位线510和512，而将一个大约5伏特的正电压施加在字线506。将一个大约1.6伏特的正电压施加在扩散区域518。可以了解的是，图12所示出的电压仅只是用于说明的示例，真正使用的电压将会取决于特定实施例的要求。
图6A至6H示出了使用反转位线来制造虚接地结构的示例步骤，如同图1中的结构100。如在图6A中所描述，虚接地阵列结构的制造从形成衬底602开始。在图6A的示例中，衬底602是P型衬底；然而，很明显的衬底602可以根据实施例为N-型衬底。
如图6B中所示，可以将植入区域604和606形成在衬底602上。在此示例中，植入区域604和606是N+植入区域；然而，很明显的在衬底602是N-型衬底的实施例中，植入区域604和606将会是P+植入区域。
植入区域604和606可以通过在衬底602上形成光刻胶层而形成。该光刻胶层可以定义区域604和606。植入区域604和606可因此而形成且光刻胶层可以被移除。
可以了解的是，通过将处于高能的离子加速打在衬底402上，由此驱使这些离子进入衬底402中并埋入到未被光刻胶层保护的区域中，来形成植入区域406与408。在特定实施例中，可使用退火步骤，以修复任何在离子注入工艺中所受到的伤害。
如图6C中所描述，在植入区域604和606之后，可以在衬底602之上形成介质结构608。例如，介质结构608可以包括由氧化层612、氮化硅层614和氧化层616形成的ONO结构。612、614和616层可以使用化学气相沉积(CVD)技术而形成。在另一实施例中，介质结构608可以包括ON结构，或氧化层。在另一实施例中，介质结构608可以在图6D所示的蚀刻步骤之后形成。例如，介质结构608可以包括对ONO层612、614和616蚀刻之后再生长的氧化层。在另一个实施例中，该介质结构可以包括对形成在衬底602之上的ON层进行蚀刻之后所形成的剩余氧化层。
可以将多晶硅层610沉积在结构608上。同样地，多晶硅层610也可以使用CVD来沉积。
在图6D中，如图所示，可以将光刻胶612形成在N-型多晶硅层610之上。光刻胶层612可以用来定义610和608层。一旦光刻胶层612被形成，608和610层则可以被蚀刻。在608和610层被蚀刻之后，光刻胶层612就可以被移除。所使用的蚀刻化学物质以及/或过程应该使得所述蚀刻在氧化层616停止。
如图6E中所示，在以上所描述的蚀刻步骤所形成的沟渠，可以垫上一层氧化物隔离层613。如图6F图中所描述，多晶硅层614可以形成在沟渠之中。多晶硅层614可以形成阵列的位线。
如图6G中所示，介质层，例如氧化层626可以形成在多晶硅层614之上。例如，在一个实施例中，氧化层626可以使用高密度等离子(HDP)技术来形成。在形成HDP氧化物之后是平坦化步骤。例如，使用回蚀刻技术或者化学机械研磨来平坦化图6G中所示结构的上层。
如图6H中所示，多晶硅层618可以沉积在平坦化的表面上。可以形成光刻胶层(未示出)以定义618层。618层可以被蚀刻以形成字线，如图6I中所描述的字线620。
图6I示出了使用图6A-6H中所示的工艺步骤所制造的示例结构的俯视图。
以上已经公开了本发明的一些实施例，可以了解的是，这些实施例仅只是用于说明的示例而已。因此，本发明不应该被所描述的实施例所限制。此外，本发明的范围应该，按照权利要求的保护范围进行限制，并参考以上的说明和附图对其进行说明。

Claims (46)

1、一种虚接地阵列元件，其包括：
衬底；
第一位线；
第二位线；
字线；
第一扩散区域，所述第一位线配置为，当将足够的电压施加至所述第一位线时，会在所述第一扩散区域中或在所述第一扩散区域附近形成第一反转位线，
第二扩散区域，所述第二位线配置为，当将足够的电压施加至所述第二位线时，会在所述第二扩散区域中或在所述第二扩散区域附近形成第二反转位线，以及
在所述衬底上形成栅极结构，所述栅极结构连接所述字线并且配置为，当将足够的电压经由所述字线施加在所述栅极上时，会在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域。
2、如权利要求1所述的虚接地阵列元件，其中，所述栅极结构包括多晶硅层以及栅极介质层。
3、如权利要求2所述的虚接地阵列元件，其中，所述栅极介质层包括氧化物-氮化物-氧化物层结构。
4、如权利要求1所述的虚接地阵列元件，还包括介质层，在所述第一和第二位线之下。
5、如权利要求4所述的虚接地阵列元件，其中，在所述第一和第二位线之下的所述介质层包括氧化物-氮化物-氧化物层结构。
6、如权利要求4所述的虚接地阵列元件，其中，在所述第一和第二位线之下的所述介质层包括氧化层。
7、如权利要求4所述的虚接地阵列元件，其中，在所述第一和第二位线之下的所述介质层包括氧化物-氮化物层结构。
8、如权利要求4所述的虚接地阵列元件，其中，在所述第一和第二位线之下的所述介质层包括在氧化物-氮化物层蚀刻过程之后所形成的剩余氧化层。
9、如权利要求4所述的虚接地阵列元件，其中，在所述第一和第二位线之下的所述介质层包括氧化物-氮化物-氧化物层蚀刻过程之后所形成的再生长氧化层。
10、如权利要求1所述的虚接地阵列元件，其中，所述第一反转位线是通过施加5至10伏特的电压至所述第一位线而形成。
11、如权利要求1所述的虚接地阵列元件，其中，所述第二反转位线是通过施加5至10伏特的电压至所述第二位线而形成。
12、如权利要求1所述的虚接地阵列元件，其中，所述第一和第二反转位线配置为分别传导来自所述第一和第二扩散区域的电压。
13、如权利要求1所述的虚接地阵列元件，还包括多个字线。
14、如权利要求1所述的虚接地阵列元件，其中，所述字线不与所述第一和第二位线平行。
15、如权利要求1所述的虚接地阵列元件，还包括氧化物隔离层，在所述第一和第二位线的每一侧。
16、一种制造使用反转位线的虚接地阵列元件的方法，所述方法包括：
在衬底上形成第一和第二扩散区域；
在所述衬底上形成多晶硅层；
图案化所述多晶硅层以形成沟渠，所述沟渠定义栅极结构并且定义第一和第二位线的区域，其中，为所述第一和第二位线所定义的所述区域位于所述第一和第二扩散区域附近，并且通过介质层与所述衬底分隔；
在所述沟渠所定义的区域内形成所述第一和第二位线，从而使得当将足够的电压施加至所述第一位线时，会在所述第一扩散区域中或在所述第一扩散区域附近形成第一反转位线，或当将足够的电压施加至所述第二位线时，会在所述第二扩散区域中或在所述第二扩散区域附近形成第二反转位线；以及
形成与所述栅极结构接触的字线。
17、如权利要求16所述的方法，还包括形成栅极介质层。
18、如权利要求17所述的方法，其中，所述栅极介质层包括氧化物-氮化物-氧化物层结构。
19、如权利要求16所述的方法，还包括在所述第一和第二位线之下形成介质层。
20、如权利要求19所述的方法，其中，在所述第一和第二位线之下形成所述介质层的步骤包括在所述衬底上形成氧化物-氮化物层结构。
21、如权利要求19所述的方法，其中，在所述第一和第二位线之下形成所述介质层的步骤包括在所述衬底上形成氧化层。
22、如权利要求21所述的方法，其中，在所述第一和第二位线之下形成所述介质层的步骤包括，在蚀刻所述介质层后，再生长氧化层。
23、如权利要求21所述的方法，其中，在所述第一和第二位线之下形成所述介质层的步骤包括，在蚀刻所述介质层后，所形成的剩余氧化层。
24、如权利要求16所述的方法，其中，形成所述字线的步骤包括，在所述多晶硅层上形成另一多晶硅层，并且蚀刻所述另一多晶硅层。
25、如权利要求24所述的方法，其中，形成所述第一和第二位线的步骤包括在所述沟渠上形成多晶硅层。
26、如权利要求16所述的方法，其中，所述衬底是P型衬底，并且所述扩散区域是N型扩散区域。
27、如权利要求16所述的方法，其中，所述衬底是N型衬底，并且所述扩散区域是P型扩散区域。
28、一种使用权利要求16所述的方法所产生的非易失性存储器元件。
29、一种在虚接地阵列元件中对选定单元中的位进行编程的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线，配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：
施加正电压至所述第一位线，以形成所述第一反转位线；
施加正电压至所述第二位线，以形成所述第二反转位线；
施加正电压至所述字线，以形成所述沟道；
施加正电压至所述第一扩散区域；以及
施加低电压至所述第二扩散区域。
30、如权利要求29所述的方法，其中，施加至所述第一位线的正电压在介于5至10伏特的范围内。
31、如权利要求29所述的方法，其中，施加至所述第二位线的正电压在介于5至10伏特的范围内。
32、如权利要求29所述的方法，其中，施加至所述字线的正电压为5伏特。
33、如权利要求29所述的方法，其中，施加至所述第一扩散区域的正电压为5伏特。
34、如权利要求29所述的方法，其中，施加至所述第二扩散区域的低电压为0伏特。
35、一种在虚接地阵列元件中对选定单元中的位进行擦除的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：
施加正电压至所述第一位线，以形成所述第一反转位线；
施加正电压至所述第二位线，以形成所述第二反转位线；
施加负电压至所述字线，以形成所述沟道；
施加正电压至所述第一扩散区域；以及
施加低电压至所述第二扩散区域。
36、如权利要求35所述的方法，其中，施加至所述第一位线的正电压在介于5至10伏特的范围内。
37、如权利要求35所述的方法，其中，施加至所述第二位线的电压在介于5至10伏特的范围内。
38、如权利要求35所述的方法，其中，施加至所述字线的负电压为-10伏特。
39、如权利要求35所述的方法，其中，施加至所述第一扩散区域的正电压为5伏特。
40、如权利要求35所述的方法，其中，施加至所述第二扩散区域的低电压为0伏特。
41、一种在虚接地阵列元件中对选定单元中的位进行读取的方法，其中，所述虚接地阵列元件包括衬底；字线；第一位线配置为当将足够的电压施加至所述第一位线时会在第一扩散区域中或者在第一扩散区域附近形成第一反转位线；第二位线，配置为当将足够的电压施加至所述第二位线时会在第二扩散区域中或者在第二扩散区域附近形成第二反转位线；以及栅极结构，连接所述字线并且配置为当将足够的电压经由所述字线施加至所述栅极时，在所述衬底上、介于所述第一和第二反转位线之间形成沟道区域，所述方法包括步骤：
施加正电压至所述第一位线，以形成所述第一反转位线；
施加正电压至所述第二位线，以形成所述第二反转位线；
施加正电压至所述字线，以形成所述沟道；
施加正电压至所述第一扩散区域；以及
施加低电压至所述第二扩散区域。
42、如权利要求41所述的方法，其中，施加至所述第一位线的正电压在介于5至10伏特的范围内。
43、如权利要求41所述的方法，其中，施加至所述第二位线的电压在介于5至10伏特的范围内。
44、如权利要求41所述的方法，其中，施加至所述字线的正电压为10伏特。
45、如权利要求41所述的方法，其中，施加至所述第一扩散区域的正电压为1.6伏特。
46、如权利要求41所述的方法，其中，施加至所述第二扩散区域的低电压为0伏特。
CNB2007101082916A 2006-06-16 2007-06-07 使用反转位线的虚接地阵列结构及其制造方法 Active CN100563012C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/424,748 2006-06-16
US11/424,748 US7486560B2 (en) 2006-06-16 2006-06-16 Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines

Publications (2)

Publication Number Publication Date
CN101090119A CN101090119A (zh) 2007-12-19
CN100563012C true CN100563012C (zh) 2009-11-25

Family

ID=38861373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101082916A Active CN100563012C (zh) 2006-06-16 2007-06-07 使用反转位线的虚接地阵列结构及其制造方法

Country Status (3)

Country Link
US (2) US7486560B2 (zh)
CN (1) CN100563012C (zh)
TW (1) TWI308794B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486560B2 (en) * 2006-06-16 2009-02-03 Macronix International Co., Ltd. Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines
US8188536B2 (en) * 2006-06-26 2012-05-29 Macronix International Co., Ltd. Memory device and manufacturing method and operating method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418741A (en) * 1993-05-27 1995-05-23 Texas Instruments Incorporated Virtual ground memory cell array
US5646886A (en) * 1995-05-24 1997-07-08 National Semiconductor Corporation Flash memory having segmented array for improved operation
US6873004B1 (en) 2002-02-04 2005-03-29 Nexflash Technologies, Inc. Virtual ground single transistor memory cell, memory array incorporating same, and method of operation thereof
JP2005101174A (ja) * 2003-09-24 2005-04-14 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US7158420B2 (en) * 2005-04-29 2007-01-02 Macronix International Co., Ltd. Inversion bit line, charge trapping non-volatile memory and method of operating same
US7486560B2 (en) * 2006-06-16 2009-02-03 Macronix International Co., Ltd. Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
90-nm-node multi-level AG-AND type flash memory withcellsize of true 2 F2/bit and programming throughput of10MB/s. Y. Sasago等.IEDM. 2003
90-nm-node multi-level AG-AND type flash memory withcellsize of true 2 F2/bit and programming throughput of10MB/s. Y. Sasago等.IEDM. 2003 *

Also Published As

Publication number Publication date
US7486560B2 (en) 2009-02-03
US20090103363A1 (en) 2009-04-23
TWI308794B (en) 2009-04-11
US20070291541A1 (en) 2007-12-20
TW200807696A (en) 2008-02-01
US7947607B2 (en) 2011-05-24
CN101090119A (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
CN101068020B (zh) 存储单元阵列及其制造方法
KR100472163B1 (ko) 매립된 소스선 및 플로팅 게이트를 갖는 플로팅 게이트메모리 셀들의 반도체 메모리 어레이를 형성하는 자기정렬 방법 및 그것에 의해 형성된 메모리 어레이
US6906379B2 (en) Semiconductor memory array of floating gate memory cells with buried floating gate
CN100464430C (zh) 制造垂直场效应晶体管的方法和场效应晶体管
US7208376B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate and pointed channel region
US7307308B2 (en) Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
CN105122455B (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
KR101255527B1 (ko) 분할 게이트 ｎａｎｄ 플래시 메모리 구조 및 어레이, 이의프로그래밍, 삭제와 판독 방법, 및 제조 방법
US5923063A (en) Double density V nonvolatile memory cell
CN106158875A (zh) 具有提高擦除速度的存储器单元结构
CN105633091A (zh) 非挥发性内存总成及其制作方法
CN101496152A (zh) 包括不连续存储元件的电子器件
US20070007581A1 (en) Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
US20050237807A1 (en) Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation
CN107210203A (zh) 高密度分裂栅存储器单元
US8334558B2 (en) Method to fabricate self-aligned source and drain in split gate flash
US6893917B2 (en) Structure and fabricating method to make a cell with multi-self-alignment in split gate flash
CN100563012C (zh) 使用反转位线的虚接地阵列结构及其制造方法
US20040084713A1 (en) Structure with composite floating gate by poly spacer in flash
CN110021602A (zh) 在专用沟槽中具有浮栅的非易失性存储器单元
US7358559B2 (en) Bi-directional read/program non-volatile floating gate memory array, and method of formation
CN100546009C (zh) 在eeprom单元内形成低电压栅氧化层和隧道氧化层的方法
US6833580B2 (en) Self-aligned dual-bit NVM cell and method for forming the same
CN102034762A (zh) Nor型闪存的制作方法
CN1212668C (zh) 具有双浮置闸极存储晶胞的集成电路及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant