CN103515293B - 一种用于形成接触孔的方法 - Google Patents
一种用于形成接触孔的方法 Download PDFInfo
- Publication number
- CN103515293B CN103515293B CN201210209344.4A CN201210209344A CN103515293B CN 103515293 B CN103515293 B CN 103515293B CN 201210209344 A CN201210209344 A CN 201210209344A CN 103515293 B CN103515293 B CN 103515293B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- metal
- interlayer dielectric
- substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了本发明提供一种用于形成接触孔的方法,包括:提供衬底,所述衬底包括有源区且所述衬底上形成有栅极结构;在所述有源区上形成金属硅化物;在所述衬底上依次形成接触孔蚀刻停止层和第一层间介电层;在所述第一层间介电层中形成共享接触孔,所述共享接触孔包括位于所述栅极结构之上的部分和位于所述有源区之上的部分;以及在所述共享接触孔底部形成金属硅化物。根据本发明的方法能够克服如上所述在现有的高k金属栅工艺中,由于对接触孔蚀刻停止层过蚀刻的同时在金属栅的侧墙上也发生过蚀刻而导致栅极漏电严重的问题,并且因此能够抑制栅极漏电并实现稳定的工艺。
Description
技术领域
本发明涉及半导体制造领域,且具体而言,涉及一种用于形成接触孔的方法。
背景技术
随着栅极尺寸缩短至几十纳米,栅极介电层的厚度降至3nm以下,引发了栅极电阻过大、栅漏电增大以及多晶硅栅极出现空乏现象等问题。因此,人们又将目光重新投向金属栅技术,其中,采用具有较低电阻的金属作为栅极,并且采用具有高介电常数(高k)的材料作为栅极介电层。
金属栅技术包括先栅(Gate-First)工艺和后栅(Gate-Last)工艺。先栅工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极,而后栅工艺则与之相反。由于先栅工艺中金属栅极需要经受高温工艺,因而可能会引起热稳定性、阈值电压漂移和栅极堆叠层再生长等问题,这对于PMOS而言非常严重。因此,目前常规上大多采用后栅工艺,而采用高k栅极介电层的后栅工艺也已普遍采用((下文中简称为“高k金属栅后栅工艺”)。
常规上,高k金属栅后栅工艺包括下列步骤:首先,提供半导体衬底,并在半导体衬底上形成有高k栅介电层;接着,在高k栅极介电层上沉积多晶硅层,并对其进行构图以形成多晶虚设栅极(dummygate);接着,在多晶虚设栅极两侧的半导体衬底中形成浅掺杂区;之后,在多晶虚设栅极两侧形成侧墙(sidewall),并在侧墙两侧的半导体衬底中形成源区和漏区;然后,在源区和漏区上形成自对准金属硅化物(Self-AlignedSilicideBlockingLayer,SAB)以降低接触电阻;接着,在这样获得的半导体器件结构上形成接触孔蚀刻停止层(ContactEtchStopLayer,CESL),并在接触孔蚀刻停止层上形成层间介电层(ILD层),并进行化学机械抛光(CMP)工艺至露出多晶虚设栅极;然后,去除多晶虚设栅极,并填充金属以形成金属栅极;接着,进行后续的互连工艺,例如层间介电层沉积、接触孔蚀刻、金属布线填充等。至此,形成了具有如图1所示剖面图的半导体器件结构,图中所示有衬底110、隔离槽112、源/漏区114、金属硅化物116、接触孔蚀刻停止层120、由栅极介电层122和金属栅极124构成的栅极结构、间隙壁126以及层间介电层130。以上即是目前普遍采用的后栅高k金属栅工艺,其工艺细节为本领域技术人员所公知。
然而,尽管后栅高k金属栅工艺如上所述具有诸多优点,但在采用该工艺制作MOS器件的情况下,在后段互连工艺中形成接触孔时,会存在较大问题。
具体来讲,用于互连的接触孔存在两种形式,即,共享接触孔(sharecontact)和矩形接触孔(squarecontact)。需予以说明的是,这里的“矩形”是指在电路设计阶段的版图上所呈现的接触孔形状而非其真实形状,在制造过程中所形成的接触孔实际上呈圆形。共享接触孔是指栅极和有源区共享的接触孔,同时位于栅极和有源区(例如,源区或漏区)上,其版图图案如图2中“A”所指。而矩形接触孔是指仅位于有源区或仅位于栅极上的接触孔,其版图图案如图2中“B”所指。从图2可以看出,共享接触孔通常具有两倍于矩形接触孔的大小。
现有工艺中,金属栅的高度与接触孔蚀刻停止层的厚度处于同一数量级(参见图1中的接触孔蚀刻停止层120和金属栅极124),并且构成侧墙最外层(本文中,以栅极结构为中心,远离中心即为外,靠近中心即为内)的SiN和构成蚀刻停止层的Si之间的蚀刻选择比尽管可以调整但难以调到较高比值。因此,当对金属栅和有源区上方的ILD层进行蚀刻时,过蚀刻(over-etch)会同时发生在金属栅的侧墙和接触孔蚀刻停止层上,参照图1所示示意性剖面图可有助于理解。若这样的情况发生,则在侧墙下方的半导体衬底中会有大约20nm厚的Si由于侧墙的过蚀刻而损失,如图3中圆圈所指(其中附图标记310表示共享接触孔,320表示金属栅极),从而导致金属栅漏电流增大,进而致使最终形成的MOS器件的电学性能变差。
鉴于上述原因,需要一种改进的用于形成接触孔的方法,期望该方法能够克服传统工艺中所存在的上述缺陷,并且能够容易与传统CMOS工艺兼容。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为解决上述现有技术中存在的问题,本发明提供一种用于形成接触孔的方法,包括:提供衬底,所述衬底包括有源区且所述衬底上形成有栅极结构;在所述有源区上形成金属硅化物;在所述衬底上依次形成接触孔蚀刻停止层和第一层间介电层;在所述第一层间介电层中形成共享接触孔,所述共享接触孔包括位于所述栅极结构之上的部分和位于所述有源区之上的部分;以及在所述共享接触孔底部形成金属硅化物。
进一步地,在所述共享接触孔底部形成金属硅化物之后还包括:在所述第一层间介电层中形成有源区接触孔。
进一步地,在所述有源区上形成所述金属硅化物包括:在所述衬底上除所述有源区以外的部分上形成自对准金属硅化物阻挡层;在所述衬底上方形成金属层;以及在从所述衬底露出的、未形成所述自对准金属硅化物阻挡层的表面上形成金属硅化物。
进一步地,在所述共享接触孔底部形成金属硅化物包括:在所述衬底上除所述共享接触孔以外的部分上形成自对准金属硅化物阻挡层;在所述衬底上方形成金属层;以及在从所述衬底露出的、未形成所述自对准金属硅化物阻挡层的表面上形成金属硅化物。
进一步地,所述金属硅化物包含钴、镍和铂中的至少一种。
进一步地,所述栅极结构包括栅极介电层和位于所述栅极介电层上的虚设多晶硅栅极,并且其中,在形成所述第一层间介电层之后且在形成所述共享接触孔之前还包括:在所述栅极结构中形成金属栅极;以及在所述第一层间介电层、所述接触孔蚀刻停止层和所述金属栅极上方形成第二层间介电层。
进一步地,形成所述金属栅极包括:对所述第一层间介电层执行平坦化,以露出所述虚设多晶硅栅极的表面;以及去除所述虚设多晶硅栅极,并填入金属,从而形成所述金属栅极。
进一步地,所述金属栅极包含铪、钛、钽、铝、锆、钌、钯、铂、钴、镍及其氧化物和碳化物中的至少一种。
进一步地,在所述第一层间介电层中形成所述共享接触孔包括:
在所述第一层间介电层中形成所述共享接触孔的一部分,并且同时在所述第二层间介电层中形成所述共享接触孔的另一部分。
进一步地,在所述共享接触孔底部形成金属硅化物之后还包括:
在所述第一和第二层间介电层中形成有源区接触孔。
进一步地,在形成所述金属栅极之后且在形成所述第二层间介电层之前还包括:
在所述衬底和所述金属栅极上方形成另一接触孔蚀刻停止层。
进一步地,所述栅极介电层为高介电常数材料。
进一步地,所述栅极结构两侧形成有侧墙,且所述侧墙最外层为氮化物。
本发明进一步提供一种包含通过如上所述的方法制造的半导体器件的集成电路,其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
本发明进一步提供一种包含通过如上所述的方法制造的半导体器件的电子设备,其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
根据本发明的方法:一方面,能够克服如上所述在现有的高k金属栅工艺中,由于对接触孔蚀刻停止层过蚀刻的同时在金属栅的侧墙上也发生过蚀刻而导致栅极漏电严重的问题;另一方面,该方法还能够在共享接触孔和矩形接触孔(即有源区接触孔和接触孔)底部获得均一的硅化物层。因此,根据本发明的方法能够抑制栅极漏电并实现稳定的工艺。此外,根据本发明的方法由于简单易行,因而可以实现可靠的在线工艺控制。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中:
图1是示出了采用现有技术形成的金属栅结构的示意性剖面图;
图2是示出了共享接触孔和矩形接触孔在设计阶段的图案的版图;
图3是示出了现有技术中存在的问题的示意性剖面图;
图4A-4J是示出了根据本发明示例性实施例的用于形成接触孔的方法中各个步骤的示意性剖面图;以及
图5是示出了根据本发明示例性实施例的用于形成接触孔的方法的示例性实施例的流程图。
应当注意的是,这些图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性,并对下面提供的书面描述进行补充。然而,这些图并未按比例绘制,因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点,并且这些图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。例如,为了清楚起见,可以缩小或放大分子、层、区域和/或结构元件的相对厚度和定位。在附图中,使用相似或相同的附图标记表示相似或相同的元件或特征。
具体实施方式
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
应当理解的是,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接或结合到另一元件,或者可以存在中间元件。不同的是,当元件被称作“直接连接”或“直接结合”到另一元件时,不存在中间元件。在全部附图中,相同的附图标记始终表示相同的元件。如在这里所使用的,术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。应当以相同的方式解释用于描述元件或层之间的关系的其他词语(例如,“在……之间”和“直接在……之间”、“与……相邻”和“与……直接相邻”、“在……上”和“直接在……上”等)。
此外,还应当理解的是,尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此,在不脱离根据本发明的示例性实施例的教导的情况下,以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。
为了便于描述,在这里可以使用空间相对术语,如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”等,用来描述如在图所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而,示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述符做出相应解释。
这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
在此,参照作为示例性实施例的优选实施例(和中间结构)的示意性剖面图来描述根据本发明的示例性实施例。这样,预计会出现例如由制造技术和/或容差引起的示出的形状的变化。因此,示例性实施例不应当被解释为仅限于在此示出的区域的具体形状,而是还可以包含例如由制造所导致的形状偏差。例如,示出为矩形的注入区域在其边缘可以具有倒圆或弯曲的特征和/或注入浓度的梯度变化,而不仅是从注入区域到非注入区域的二元变化。同样,通过注入形成的掩埋区会导致在该掩埋区与注入通过的表面之间的区域中也会存在一些注入。因此,图所示出的区域实质上是示意性的,它们的形状并非意图示出器件中的各区域的实际形状,而且也并非意图限制根据本发明的示例性实施例的范围。
除非另有定义,否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是,除非这里明确定义,否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思,而不以理想的或过于正式的含义加以解释。
[示例性实施例]
下面,仅以高k金属栅后栅工艺为例,参照图4A-4I以及图5来详细说明根据本发明示例性实施例的用于形成接触孔的方法。这里,需予以认识到,尽管下面的描述是围绕高k金属栅后栅工艺而展开描述的,但本发明并不仅适用于这类工艺,而是还可以适用于其他的半导体制造工艺,例如常规的多晶硅栅互补式金属氧化物半导体(CMOS)工艺。
参照图4A-4J,其中示出了根据本发明示例性实施例的用于形成接触孔的方法中各个步骤的示意性剖面图。
首先,提供衬底410。如图4A所示,在衬底410中形成有源/漏区414、414’和414”以及隔离槽412(例如,浅槽隔离(STI))等。在衬底410上形成有位于有源区(本文中,有源区是指衬底410中除隔离槽以外的区域)上方的第一栅极结构和位于隔离槽412上方的第二栅极结构。作为一个示例,第一栅极结构包括栅极介电层422和位于栅极介电层422上的虚设多晶硅栅极424,且第二栅极结构包括栅极介电层422’和位于栅极介电层422’上的虚设多晶硅栅极424’。优选地,在第一和第二栅极结构两侧分别形成有侧墙426和426’,其主要用于在通过等离子体注入工艺形成有源区时保护栅极结构不受损伤,并且有效地控制有源区与栅极结构之间的相对位置关系。这里,应认识到,本示例中的栅极结构是针对高k金属栅后栅工艺的,但本发明并不限于此,而是还可以采用其他的栅极结构,例如目前普遍采用的由多晶硅栅极和栅极介电层构成的栅极结构。
作为示例,衬底410的构成材料可以是未掺杂单晶硅、掺杂有N型或P型杂质的单晶硅、多晶硅、锗硅或者绝缘体上硅(SOI)等。栅极介电层422和422’的构成材料可以是诸如氧化铪、硅酸铪、氧化镧、氧化锌、硅酸锌、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、铁电薄膜、铌锌酸铅钛酸铅这样的高k材料中的一种。侧墙426和426’的构成材料可以是氮化物、氧化物或其组合。在本实施例中,侧墙426和426’的材料优选为氮化物,且更优选为SiN,这主要是基于提高侧墙和衬底之间的蚀刻选择比这一考虑。
接着,在有源区414、414’和414”上形成金属硅化物418。该步骤具体如下:如图4B所示,在衬底410上除有源区(例如,源/漏区414、414’和414”)以外的部分(例如,虚设多晶硅栅极424和424’)上形成自对准金属硅化物阻挡层(SAB层)430和430’;之后,在衬底410上方形成金属层,例如包含镍(Ni)、钴(Co)及铂(Pt)或其组合的材料;然后,进行快速升温退火(RTA)工艺,使金属层与有源区例如,源/漏区414、414’和414”接触的部分反应形成金属硅化物;接着,使用可侵蚀金属层而不致侵蚀金属硅化物的蚀刻剂,将未反应的金属层除去,从而在从衬底410露出的、未形成SAB层的表面上形成金属硅化物418,如图4E所示。由于形成金属硅化物的工艺参数和条件为本领域技术人员所公知,所以在此仅做简要介绍。
优选地,金属硅化物418的构成材料为镍-硅金属。
接着,在衬底410上形成接触孔蚀刻停止层(CESL层)440,如图4D所示。CESL层440可以包含氮化硅、氮氧化硅和氮掺杂的碳化硅(NDC)中的一种或多种。优选地,CESL层440为氮化硅。更多的CESL层的构成材料以及相应的形成工艺方法和条件均为本领域技术人员所熟知,在此不再赘述。
接着,如图4E所示,在CESL层440上形成层间介电层450。层间介电层的构成材料以及形成工艺方法和条件均为本领域技术人员所熟知,在此不再赘述。
然后,通过化学机械抛光(CMP)等平坦化工艺对图4E所示的半导体器件结构的表面执行平坦化,以露出虚设多晶硅栅极424和424’的表面。之后,去除虚设多晶硅栅极424和424’,并填入金属,从而形成金属栅极428和428’。构成金属栅极的材料例如可以包含铪、钛、钽、铝、锆、钌、钯、铂、钴、镍及其氧化物和碳化物中的一种或多种。这一步骤所采用的各项工艺参数和条件均可从目前高k金属栅后栅工艺中选用,因而在此不再赘述。
虽然附图并非按比例绘制,但此处需予以注意,CESL层和金属栅极428、428’在厚度上是处于同一数量级的,这也是导致前述现有技术存在的问题的主要原因之一。在实际制造中,CESL层440和金属栅极428、428’的厚度一般分别为30~80埃和250~500埃。
接着,在层间介电层450、CESL层440和金属栅极428上方依次形成CESL层460和层间介电层470。当然,CESL层460是优选而非必需的。形成CESL层460和层间介电层470的具体工艺参数和条件在本领域中也是公知的,在此不再赘述。
接着,依次蚀刻层间介电层470、CESL层460、层间介电层450和CESL层440,以在其中形成共享接触孔472。如前所述,共享接触孔472是有源区和栅极共享的接触孔,包括位于金属栅极428之上的部分和位于有源区414之上的部分。蚀刻所采用的蚀刻气体组成、流速以及工艺条件在本领域中皆为公知的,本领域技术人员可以根据实际需要自行选用并相应调整,因此不再进一步详细说明。
接着,在共享接触孔472底部形成金属硅化物474。该步骤具体如下:在衬底410上除共享接触孔472以外的部分上形成SAB层(图中未示出);之后,在衬底410上方形成金属层,例如包含镍、钴及铂或其组合的材料;然后,进行RTA工艺,使金属层与共享接触孔472底部反应形成金属硅化物;接着,使用可侵蚀金属层而不致侵蚀金属硅化物的蚀刻剂,将未反应的金属层除去,从而在共享接触孔472的底部形成金属硅化物474,如图4I所示。
优选地,金属硅化物474的构成材料为镍-硅金属。
然后,依次蚀刻层间介电层470、CESL层460、层间介电层450和CESL层440,以在层间介电层470和450中形成贯通两层介电层的有源区接触孔,并在层间介电层470中形成金属栅极接触孔478,如图4J所示。这一步骤所采用的工艺条件和参数可与形成共享接触孔472所采用的相同,为本领域所公知,在此不再赘述。
在本实施例中,作为示例,形成接触孔(例如,有源区接触孔476、金属栅极接触孔478或共享接触孔472)的步骤具体可以如下:在层间介电层上形成具有图案的光刻胶层;然后,以该光刻胶层为掩膜,蚀刻层间介电层和CESL层,从而形成所述接触孔。当然,蚀刻所采用的掩膜不限于本实施例中的光刻胶,而是还可以采用其他的掩膜技术,例如金属硬掩膜等。
此外,需予以理解的是,出于成本控制的目的,上述每道工序优选选用现有技术中的常规单项工艺。因而,无需开发新的工艺,仅结合现有技术和传统设备就能够实施根据本发明的用于形成接触孔的方法。并且,根据本发明的方法由于简单易行,因而可以实现可靠的在线工艺控制。
参照图5,其中示出了根据本发明示例性实施例的方法的流程图。
首先,在步骤S501,提供衬底,所述衬底包括有源区且所述衬底上形成有栅极结构。作为一个示例,所述栅极结构包括栅极介电层和位于所述栅极介电层上的虚设多晶硅栅极。
接着,在步骤S502,在所述有源区上形成金属硅化物。
接着,在步骤S503,在所述衬底上依次形成接触孔蚀刻停止层和第一层间介电层。
接着,在步骤S504,在所述栅极结构中形成金属栅极。
接着,在步骤S505,在所述第一层间介电层、所述接触孔蚀刻停止层和所述金属栅极上方形成第二层间介电层。
接着,在步骤S506,在所述第一和第二层间介电层中形成共享接触孔,所述共享接触孔包括所述金属栅极之上的部分和位于所述有源区之上的部分。
接着,在步骤S507,在所述共享接触孔底部形成金属硅化物。
最后,在步骤S508,在所述第一和第二层间介电层中形成有源区接触孔,并在所述第二层间介电层中形成金属栅极接触孔。
如前文所述,本发明的方法并不仅适用于高k金属栅后栅工艺,而是还可以适用于常规的多晶硅栅CMOS工艺。根据本发明的构思,将本发明应用于多晶硅栅CMOS工艺的方法步骤如下:
首先,提供衬底,所述衬底包括有源区且所述衬底上形成有栅极结构;
接着,在所述有源区上形成金属硅化物;
接着,在所述衬底上依次形成接触孔蚀刻停止层和第一层间介电层;
接着,在所述第一层间介电层中形成共享接触孔,所述共享接触孔包括位于所述栅极结构之上的部分和位于所述有源区之上的部分;以及
最后,在所述共享接触孔底部形成金属硅化物。
此外,可选地,在所述共享接触孔底部形成金属硅化物之后,在所述第一层间介电层中形成有源区接触孔。所涉及的工艺方法及其参数和条件均可以上述高k金属栅后栅工艺中采用的相同,只需本领域技术人员根据实际情况加以调整即可。
根据本发明的方法:一方面,能够克服如上所述在现有的高k金属栅工艺中,由于对接触孔蚀刻停止层过蚀刻的同时在金属栅的侧墙上也发生过蚀刻而导致栅极漏电严重的问题;另一方面,该方法还能够在共享接触孔和矩形接触孔(即有源区接触孔和接触孔)底部获得均一的硅化物层。因此,根据本发明的方法能够抑制栅极漏电并实现稳定的工艺。此外,根据本发明的方法由于简单易行,因而可以实现可靠的在线工艺控制。
根据如上所述的实施例制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路,如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件,如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品,如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意图将本发明限制于所描述的实施例范围内。此外,本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种用于形成接触孔的方法,包括:
提供衬底,所述衬底包括有源区且所述衬底上形成有栅极结构;
在所述有源区上形成金属硅化物;
在所述衬底上依次形成接触孔蚀刻停止层和第一层间介电层;
在所述第一层间介电层中形成共享接触孔,所述共享接触孔包括位于所述栅极结构之上的部分和位于所述有源区之上的部分;以及
在所述共享接触孔底部形成金属硅化物,以克服由于对所述接触孔蚀刻停止层过蚀刻的同时在金属栅的侧墙上也发生过蚀刻而导致栅极漏电严重的问题。
2.根据权利要求1所述的方法,其中,在所述共享接触孔底部形成金属硅化物之后还包括:
在所述第一层间介电层中形成有源区接触孔。
3.根据权利要求1所述的方法,其中,在所述有源区上形成所述金属硅化物包括:
在所述衬底上除所述有源区以外的部分上形成自对准金属硅化物阻挡层;
在所述衬底上方形成金属层;以及
在从所述衬底露出的、未形成所述自对准金属硅化物阻挡层的表面上形成金属硅化物。
4.根据权利要求1所述的方法,其中,在所述共享接触孔底部形成金属硅化物包括:
在所述衬底上除所述共享接触孔以外的部分上形成自对准金属硅化物阻挡层;
在所述衬底上方形成金属层;以及
在从所述衬底露出的、未形成所述自对准金属硅化物阻挡层的表面上形成金属硅化物。
5.根据权利要求1至4中任一项所述的方法,其中,所述金属硅化物包含钴、镍和铂中的至少一种。
6.根据权利要求1所述的方法,其中,所述栅极结构包括栅极介电层和位于所述栅极介电层上的虚设多晶硅栅极,并且其中,在形成所述第一层间介电层之后且在形成所述共享接触孔之前还包括:
在所述栅极结构中形成金属栅极;以及
在所述第一层间介电层、所述接触孔蚀刻停止层和所述金属栅极上方形成第二层间介电层。
7.根据权利要求6所述的方法,其中,形成所述金属栅极包括:
对所述第一层间介电层执行平坦化,以露出所述虚设多晶硅栅极的表面;以及
去除所述虚设多晶硅栅极,并填入金属,从而形成所述金属栅极。
8.根据权利要求6所述的方法,其中,所述金属栅极包含铪、钛、钽、铝、锆、钌、钯、铂、钴、镍及其氧化物和碳化物中的至少一种。
9.根据权利要求6所述的方法,其中,在所述第一层间介电层中形成所述共享接触孔包括:
在所述第一层间介电层中形成所述共享接触孔的一部分,并且同时在所述第二层间介电层中形成所述共享接触孔的另一部分。
10.根据权利要求6所述的方法,其中,在所述共享接触孔底部形成金属硅化物之后还包括:
在所述第一和第二层间介电层中形成有源区接触孔。
11.根据权利要求6所述的方法,其中,在形成所述金属栅极之后且在形成所述第二层间介电层之前还包括:
在所述衬底和所述金属栅极上方形成另一接触孔蚀刻停止层。
12.根据权利要求6所述的方法,其中,所述栅极介电层为高介电常数材料。
13.根据权利要求1或6所述的方法,其中,所述栅极结构两侧形成有侧墙,且所述侧墙最外层为氮化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210209344.4A CN103515293B (zh) | 2012-06-25 | 2012-06-25 | 一种用于形成接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210209344.4A CN103515293B (zh) | 2012-06-25 | 2012-06-25 | 一种用于形成接触孔的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103515293A CN103515293A (zh) | 2014-01-15 |
CN103515293B true CN103515293B (zh) | 2016-03-30 |
Family
ID=49897795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210209344.4A Active CN103515293B (zh) | 2012-06-25 | 2012-06-25 | 一种用于形成接触孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103515293B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9761483B1 (en) * | 2016-03-07 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices, FinFET devices and methods of forming the same |
CN109103086B (zh) * | 2018-08-29 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456556A (zh) * | 2010-10-18 | 2012-05-16 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物的形成方法 |
CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273972A (ja) * | 2003-03-12 | 2004-09-30 | Renesas Technology Corp | 半導体装置 |
KR20120057818A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
-
2012
- 2012-06-25 CN CN201210209344.4A patent/CN103515293B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456556A (zh) * | 2010-10-18 | 2012-05-16 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物的形成方法 |
CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103515293A (zh) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107887387B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
TWI509670B (zh) | 半導體裝置及其製造方法 | |
CN107026174B (zh) | 分栅式闪存技术中的叉指电容器及其形成方法 | |
CN106971978B (zh) | 用于非平面半导体器件架构的精密电阻器 | |
US10002944B2 (en) | Semiconductor structure | |
CN102376538B (zh) | 形成多晶硅电阻装置的方法以及半导体装置 | |
US8895389B2 (en) | Semiconductor structures and fabrication method thereof | |
US20130299919A1 (en) | MOS Devices with Mask Layers and Methods for Forming the Same | |
US8551847B2 (en) | Method for forming metal gate | |
US20160322348A1 (en) | Method to make gate-to-body contact to release plasma induced charging | |
EP2525396A2 (en) | Combined substrate high-k metal gate device and oxide-polysilicon gate device, and process of fabricating same | |
JP2005228868A (ja) | 半導体装置およびその製造方法 | |
US20140103441A1 (en) | Semiconductor device and method of fabricating the same | |
US20130049119A1 (en) | Multi-working voltages cmos device with single gate oxide layer thickness and manufacturing method thereof | |
US20190067282A1 (en) | Boundary region for hkmg integration technology | |
US9876089B2 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
JP2003243531A (ja) | 半導体装置およびその製造方法 | |
US9082630B2 (en) | Semiconductor device and fabricating method thereof | |
CN103515293B (zh) | 一种用于形成接触孔的方法 | |
CN103854980A (zh) | 形成半导体器件替代栅的方法以及制造半导体器件的方法 | |
US9595591B2 (en) | Semiconductor device and method for manufacturing same | |
US9419015B1 (en) | Method for integrating thin-film transistors on an isolation region in an integrated circuit and resulting device | |
US7998813B2 (en) | Methods of fabricating an access transistor having a polysilicon-comprising plug on individual of opposing sides of gate material | |
US11367731B2 (en) | Memory device and method of manufacturing the same | |
US20160300856A1 (en) | Semiconductor device with thin-film resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |