CN1080926C - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN1080926C
CN1080926C CN96101296A CN96101296A CN1080926C CN 1080926 C CN1080926 C CN 1080926C CN 96101296 A CN96101296 A CN 96101296A CN 96101296 A CN96101296 A CN 96101296A CN 1080926 C CN1080926 C CN 1080926C
Authority
CN
China
Prior art keywords
etching
platinum film
dry
deielectric
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96101296A
Other languages
English (en)
Other versions
CN1136218A (zh
Inventor
长野能久
藤井英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1136218A publication Critical patent/CN1136218A/zh
Application granted granted Critical
Publication of CN1080926C publication Critical patent/CN1080926C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种半导体器件制造方法，该制造方法包括：在已形成电路元件的基片上，形成下电极用白金膜、由大介电常数介质膜或者强介质膜组成的介质膜和上电极用白金膜，使用含氯的蚀刻气体有选择地对所述上电极用白金膜和所述介质膜进行干式蚀刻后，照射含氟气体放电所产生的等离子体。利用这种半导体器件制造方法，因几乎没有氯残留，所以能防止由于残留氯而侵蚀介质膜。

Description

半导体器件制造方法
本发明涉及在具有以大介电常数电介质膜或强电介质膜为电容绝缘膜的电容元件的半导体器件制造方法中，包含干式蚀刻电容绝缘膜工序的制造方法。
近几年，在半导体元件微细化向前进展的过程中，盛行开发内装以在电磁波噪声(杂散辐射)降低措施方面有效的大介电常数电介质膜或强电绝缘膜为电容绝缘膜的电容元件的微型计算机和能低电压工作并能高速读写的强电介质不挥发性RAM。以往，一直利用各向同性的湿式蚀刻和无选择性的离子蚀刻，进行这种大介电常数电介质膜或强电介质膜的蚀刻。但是，在这些方法中，因不能实现高加工精度和高蚀刻选择比，所以近几年盛行干式蚀刻技术的研究。大介电常数电介质膜或强电介质膜干式蚀刻中用的蚀刻气体主要是以氯为代表的卤素气体或者其化合物已公布了氯气或者氯化氢、氯化碳。
下面，参照附图对以往的半导体器件制造方法进行说明。
图4(a)、4(b)、4(c)、4(d)表示用于说明以往的半导体器件中所含电容元件的形成方法的剖视图。首先，如图4(a)所示，在堆积了氧化硅膜的基片上形成白金膜下电极1、大介电常数介质膜或者强介质膜(以下简称介质膜)2，以及白金膜上电极3。接着，以光刻胶膜5为掩模、使用含氯的蚀刻气体干式蚀刻白金膜上电极3和介质膜2，加工成如图4(b)所示的形状。最后，干式蚀刻白金膜下电极1，并形成电容元件(未图示)。
然而，在前述以往的制造方法中，常常可见时而如图4(c)所示，在介质膜2的侧壁部6上形成缺损部8，或者时而如图4(d)所示，侧壁部6变质成与介质不同的其它物质9的状态。一出现这种状态，就会产生电容元件短路和漏电流增加，在严重的场合，甚至会失去作为电容元件的功能。
出现这种现象的原因，可认为如下。由于放电，蚀刻气体分解生成的氯原子、离子和游离基等大量地附着在干式蚀刻后的白金膜上电极3和介质膜2的侧壁部6以及因干式蚀刻而露出的白金膜下电极1的表面7上。这些氯原子、离子和游离基等容易与水反应成为酸性的水溶液即盐酸。然后，由氧化物组成的介质膜2的侧壁部6与盐酸激烈地反应，时而侵蚀介质膜2，时而变质成与介质膜不同的其它物质9。其结果，就会产生电容元件短路和漏电流增加，或者丧失作为电容的功能。
在半导体器件制造工序中，时而在大气中暴露基片，时而进行水洗等的作业中，必然不可避免发生这种水分的吸附。在蚀刻气体中使用溴和碘场合也发现这种不便。
本发明的目的是提供能防止侵蚀介质膜并能抑制产生电容元件的短路和漏电流增加的半导体器件制造方法。
本发明半导体器件制造方法的一个形态是该制造方法包括下述工序：在已形成电路元件和布线的基片上，形成白金膜下电极、介质膜和白金膜上电极的工序；使用包含氯、溴和碘中至少一种的蚀刻气体，有选择地对白金膜上电极和介质膜进行干式蚀刻的工序；在干式蚀刻后，含氟气体放电所产生等离子体照射的工序和对白金膜下电极进行蚀刻的工序。
本发明半导体器件制造方法的另一个形态是该制造方法在干式蚀刻后，用加热基片的工序代替前述制造方法中照射等离子体的工序。
根据本发明的制造方法，利用干式蚀刻后的等离子体照射工序，在干式蚀刻时能显著降低含有附着在介质膜的侧壁的氯、溴或者碘的蚀刻气体的分解生成物。因此，能抑制由于这些分解生成物和水反应生成的酸与介质反应产生介质膜的缺损和变质。所以，能显著地抑制产生电容元件短路和漏电流增加。
图1(a)、1(b)、1(c)表示用于说明本发明第1实施例的半导体器件制造方法中，电容元件形成方法的剖视图。
图2(a)、2(b)表示用于说明本发明第2实施例的半导体器件制造方法中，电容元件形成方法的剖视图。
图3表示本发明第1和第2实施例与以往技术例的基片上残留氯数量的比较图。
图4(a)、4(b)、4(c)、4(d)用于说明表示以往的半导体器件制造方法中，电容元件形成方法的剖视图。
下面，参照附图对本发明的实施例进行说明。
实施例1
下面，参照图1(a)、1(b)、1(c)对本发明的第一实施例进行说明。但是，与前述图4(a)、4(b)、4(c)、4(d)表示的以往技术例中相同的部分附以相同的符号。
首先，用与以往相同的方法，在已形成电路元件、布线和介质膜的基片4上，形成白金膜下电极1、由大介电常数介质膜或者强介质膜组成的介质膜2和白金膜上电极3。接着，如图1(a)所示，用含氯的蚀刻气体，以光刻胶膜(未图示)为掩模，有选择地干式蚀刻白金膜上电极3和介质膜2。然后，如图1(b)所示，利用使四氟化碳气体放电，将产生的等离子体照射到基片4上。这时的照射条件是使在四氟化碳50标准立方厘米(sccm)、压力1乇(Torr)、RF功率100瓦(W)负载的条件下放电而得的氟等离子体照射30秒。接着，有选择地干式蚀刻白金膜下电极1，使电容元件的电极形成规定的形状。
在这样制造的半导体器件中，几乎看不到在以往技术例中看到的电容元件侧壁部6的缺损和变质。调查这种半导体器件产生短路的比例的结果表明，50个器件中产生短路的不超过1个，与以往的情况相比产生短路显著地减少到以往的约十分之一以下。此外，也没有发现漏电流增加。
又，在前述的四氟化碳(CF4)上增加使用三氟化甲烷(CHF3)、三氟化氮(NF3)、氟化氙(XeF2)和六氟化硫(SF6)等气体以及它们中至少两种的混合气体，作为在等离子体照射中使用的气体，是令人满意的。其中，特别是CF4和NF3气体防止短路和抑制漏电流增加的效果显著，是令人满意的。
利用这种等离子体照射，能抑制产生短路和漏电流增加的原因不一定清楚。但是，从图3所示的残留氯浓度的测定结果，可述说如下。又，用以利用含氯的蚀刻气体进行干式蚀刻后的残留氯浓度值作为基准的比较值，表示图3所示的等离子体照射后的残留氯浓度值。等离子体照射后的残留氯浓度值与前述第一实施例所示的照射条件的情况相对应。等离子体照射后的残留氯浓度值比干式蚀刻后的残留氯浓度值减少约三分之二。
使用含氯的蚀刻气体进行干式蚀刻时，如图1(a)所示，由于放电，蚀刻气体分解生成的氯原子、离子和游离基等大量地附着在干式蚀刻的白金膜上电极3和介质膜2的侧壁部6以及因干式蚀刻而露出的白金膜下电极1的表面7上。接着，当使含氟气体放电，对产生的等离子体进行照射时，如图1(b)所示，用氟替换附着的氯原子的分解生成物。这种场合，因没有氯与侧壁部6的白金和介质膜强结合的状态，所以利用照射活性的氟等离子体能容易地去除氯。然后，如图1(c)所示，利用氟覆盖侧壁部6和白金膜下电极1的表面。
还不清楚这种氟起什么作用。可考虑这种氟或许不易与水反应并且不易生成氟酸，或许不易与氧化物介质反应，或许即使与氧化物介质反应也仅在表面形成钝态，不与介质内部反应。总之，可认为等离子体照射后的氟起到防止产生介质膜侧壁部的缺损和变质的作用。
实施例2
下面，参照图2(a)、2(b)对本发明的第二实施例进行说明。
首先，如图2(a)所示，与第一实施例相同，干式蚀刻白金膜上电极3和介质膜2。接着，如图2(a)所示，保持在与大气压相同的氮气中，用180℃温度加热60秒。然后，有选择地干式蚀刻白金膜下电极1，使电容元件的电极形成规定的形状。利用这种干式蚀刻后加热的方法，也能得到与实施例一的场合下几乎相同的防止产生短路和抑制漏电流增加的效果。
又，为得到这种显著的效果，在150℃以上并且半导体器件的特性不发生实质变化的温度范围内进行加热，是令人满意的。具体地说，在惰性气体中在150℃到450℃温度范围内进行加热，是令人满意的。此外，作为加热气体除了前述的氮气外，也可以用氩气和氦气等惰性气体。此外，也可以在真空中进行加热。
产生加热效果的原因，从图3所示的残留氯浓度的测定结果，可认为如下。表示图3所示的加热处理后的残留氯浓度值，与前述第二实施例所示的加热条件的情况相对应。加热处理后的残留氯浓度值比干式蚀刻后的残留氯浓度值减少约三分之二。
如图2(b)所示，因没有氯与侧壁部6的白金和介质强结合的状态，所以利用将热能给与基片4，就能容易地使大量地附着在侧壁部6和白金膜下电极1的表面7上的氯原子、离子和游离基等脱离。因此，与水反应生成盐酸的残留氯显著地减少。所以，几乎不会产生介质膜2的缺损和变质，能抑制产生短路和漏电流增加。
本发明，不限于前述实施例，当然可是种种的变形例子。例如，在前述实施例中，虽然用含氯的气体作为蚀刻气体，但用含溴或者碘的蚀刻气体代替氯或者用含氯、溴和碘中两种以上的蚀刻气体，也能得到与前述实施例相同的效果。
因此，存在于本发明真正的精神和范围内的变形例子，全部包含在权利要求的范围之中。

Claims (6)

1.一种半导体器件制造方法，其特征在于，该制造方法包括下述工序：在已形成电路元件的基片上，形成白金膜下电极、由大介电常数介质膜或者强介质膜组成的介质膜和白金膜上电极的工序；使用包含氯、溴和碘中至少一种的蚀刻气体，有选择地对所述白金膜上电极和所述介质膜进行干式蚀刻的工序；在所述干式蚀刻后，含氟气体放电所产生等离子体照射的工序和对所述白金膜下电极进行蚀刻的工序。
2.如权利要求1所述的半导体器件制造方法，其特征在于，该制造方法还包括：所述含氟气体放电所产生等离子体照射的工序，包括用氟替换附着在所述白金膜上电极和所述介质膜的侧壁以及附着在因所述干式蚀刻而露出的所述白金膜下电极的表面的蚀刻气体分解生成物的工序。
3.如权利要求1所述的半导体器件制造方法，其特征在于，该制造方法还包括：所述含氟气体至少包括四氟化碳、三氟化甲烷、三氟化氮、氟化氙和六氟化硫中的一种。
4.一种半导体器件制造方法，其特征在于，该制造方法包括下述工序：在已形成电路元件的基片上，形成白金膜下电极、由大介电常数介质膜或者强介质膜组成的介质膜和白金膜上电极的工序；使用包含氯、溴和碘中至少一种的蚀刻气体，有选择地对所述白金膜上电极和所述介质膜进行干式蚀刻的工序；在所述干式蚀刻后，加热所述基片的工序、并且所述加热工序在惰性气体或者真空中进行，和对所述白金膜下电极进行蚀刻的工序。
5.如权利要求4所述的半导体器件制造方法，其特征在于，该制造方法还包括：所述加热工序在150℃开始到所述半导体器件的特性不产生实质变化的温度范围内进行。
6.如权利要求4所述的半导体器件制造方法，其特征在于，该制造方法还包括：所述加热工序在150℃开始到450℃的温度范围内进行。
CN96101296A 1995-02-03 1996-02-02 半导体器件制造方法 Expired - Fee Related CN1080926C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7016829A JP2953974B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法
JP016829/95 1995-02-03

Publications (2)

Publication Number Publication Date
CN1136218A CN1136218A (zh) 1996-11-20
CN1080926C true CN1080926C (zh) 2002-03-13

Family

ID=11927088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96101296A Expired - Fee Related CN1080926C (zh) 1995-02-03 1996-02-02 半导体器件制造方法

Country Status (6)

Country Link
US (1) US5652171A (zh)
EP (2) EP0932192B1 (zh)
JP (1) JP2953974B2 (zh)
KR (1) KR0185489B1 (zh)
CN (1) CN1080926C (zh)
DE (2) DE69613723T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251983A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
DE19646208C2 (de) * 1996-11-08 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators und Speicherfeld
KR19980060614A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 제조방법
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
KR100458293B1 (ko) * 1997-12-20 2005-02-05 주식회사 하이닉스반도체 반도체소자의금속배선후처리방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR100333127B1 (ko) * 1998-06-29 2002-09-05 주식회사 하이닉스반도체 반도체소자의캐패시터제조방법
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US7060584B1 (en) * 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
US6458648B1 (en) * 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
KR100358149B1 (ko) * 2000-06-30 2002-10-25 주식회사 하이닉스반도체 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법
US20020123008A1 (en) 2000-12-21 2002-09-05 Ning Xiang J. Isotropic etch to form MIM capacitor top plates
US6444479B1 (en) * 2001-04-18 2002-09-03 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
JP4032916B2 (ja) * 2001-11-28 2008-01-16 三菱化学株式会社 エッチング液
EP1321977A1 (en) * 2001-12-17 2003-06-25 AMI Semiconductor Belgium BVBA Method for reducing residual electric charge created by a previous process step on a conductive structure
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
US20060278339A1 (en) * 2005-06-13 2006-12-14 Lam Research Corporation, A Delaware Corporation Etch rate uniformity using the independent movement of electrode pieces
JP2009266952A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp デバイスの製造方法及び製造装置
JP2011119779A (ja) * 2011-03-22 2011-06-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
CN102956430A (zh) * 2012-05-25 2013-03-06 深圳市华星光电技术有限公司 取代膜层上氯原子的方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86103233A (zh) * 1985-08-23 1987-02-18 英特尔公司 利用氟化气体混合物进行硅的等离子体蚀刻
EP0322243A2 (en) * 1987-12-23 1989-06-28 International Standard Electric Corporation Process of manufacture of a gallium arsenide field effect transistor
US5316572A (en) * 1989-12-11 1994-05-31 Nmb Ltd. Method of manufacturing concrete for placement in air not requiring consolidation
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS593927A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法
JPS59189633A (ja) * 1983-04-13 1984-10-27 Fujitsu Ltd 半導体装置の製造方法
JPS61160939A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Ｓｉ表面損傷の乾式による除去方法
JPH02151031A (ja) * 1988-12-02 1990-06-11 Hitachi Ltd 半導体装置の製造方法
JPH03155621A (ja) * 1989-07-12 1991-07-03 Toshiba Corp ドライエッチング方法
KR950010044B1 (ko) * 1990-06-27 1995-09-06 후지쓰 가부시끼가이샤 반도체 집적회로의 제조방법 및 그에 사용된 제조장치
JPH0467636A (ja) * 1990-07-06 1992-03-03 Mitsubishi Electric Corp 半導体装置の製造方法
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JPH0649667A (ja) * 1992-07-30 1994-02-22 Sharp Corp ドライエッチング方法及びその装置
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86103233A (zh) * 1985-08-23 1987-02-18 英特尔公司 利用氟化气体混合物进行硅的等离子体蚀刻
EP0322243A2 (en) * 1987-12-23 1989-06-28 International Standard Electric Corporation Process of manufacture of a gallium arsenide field effect transistor
US5316572A (en) * 1989-12-11 1994-05-31 Nmb Ltd. Method of manufacturing concrete for placement in air not requiring consolidation
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置
US10153153B2 (en) 2014-09-24 2018-12-11 Central Glass Company, Limited Method for removing adhering matter and dry etching method
CN106663626B (zh) * 2014-09-24 2019-11-05 中央硝子株式会社 附着物的去除方法以及干式蚀刻方法

Also Published As

Publication number Publication date
US5652171A (en) 1997-07-29
JPH08213364A (ja) 1996-08-20
DE69628677D1 (de) 2003-07-17
EP0932192A1 (en) 1999-07-28
EP0932192B1 (en) 2003-06-11
CN1136218A (zh) 1996-11-20
JP2953974B2 (ja) 1999-09-27
EP0725430B1 (en) 2001-07-11
EP0725430A2 (en) 1996-08-07
DE69613723T2 (de) 2002-04-25
DE69628677T2 (de) 2004-05-13
EP0725430A3 (en) 1998-05-27
KR0185489B1 (ko) 1999-04-15
DE69613723D1 (de) 2001-08-16

Similar Documents

Publication Publication Date Title
CN1080926C (zh) 半导体器件制造方法
KR101082290B1 (ko) 높은 종횡비 컨택트들
KR100347648B1 (ko) 포토레지스트및에칭잔류물제거방법
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
US20010024769A1 (en) Method for removing photoresist and residues from semiconductor device surfaces
CN102144282A (zh) 铜层处理
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
CN1265443C (zh) 清除由形成通孔的处理所产生的蚀刻残余物的方法
CN1330395A (zh) 去除光致抗蚀剂后残留物质的清除方法
KR19990088548A (ko) 용량소자및그제조방법
KR0147599B1 (ko) 이방성 식각 방법
KR100585056B1 (ko) 반도체기판의세정방법
JP3440599B2 (ja) ビアホール形成方法
JPH02162730A (ja) 半導体装置の製造方法
JPH06295993A (ja) ドライエッチング方法
CN118712124A (zh) 半导体结构的形成方法
JP2000049311A (ja) 容量素子及びその製造方法
JPH11340214A (ja) 半導体装置の製造方法
KR940005626B1 (ko) 폴리실리콘 패턴 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100646523B1 (ko) 반도체 장치 제조 방법
Voshchenkov PLASMA ETCHING PROCESSES FOR GIGAHERTZ SILICON INTEGRATED CIRCUITS (Part 2)
KR19990059101A (ko) 반도체 소자의 금속 배선 형성 방법
KR19980039908A (ko) 반도체 소자 제조방법
JPH0218577B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Matsushita Electronics Corp.

Applicant before: Matsushita Electric Industrial Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. TO: MATSUSHITA ELECTRONICS CORP.

ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010712

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010712

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020313

Termination date: 20130202