KR19990088548A - 용량소자및그제조방법 - Google Patents

용량소자및그제조방법 Download PDF

Info

Publication number
KR19990088548A
KR19990088548A KR1019990018958A KR19990018958A KR19990088548A KR 19990088548 A KR19990088548 A KR 19990088548A KR 1019990018958 A KR1019990018958 A KR 1019990018958A KR 19990018958 A KR19990018958 A KR 19990018958A KR 19990088548 A KR19990088548 A KR 19990088548A
Authority
KR
South Korea
Prior art keywords
mask
resist mask
capacitor
insulating film
film
Prior art date
Application number
KR1019990018958A
Other languages
English (en)
Inventor
다나카게이스케
나가노요시히사
이토도요지
미카와다쿠미
Original Assignee
모리 가즈히로
마츠시다 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리 가즈히로, 마츠시다 덴시 고교 가부시키가이샤 filed Critical 모리 가즈히로
Publication of KR19990088548A publication Critical patent/KR19990088548A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 레지스트 마스크의 제거공정에 있어서, 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물이 환원되는 사태를 저지하여 용량 소자의 전기특성의 열화를 방지하기 위한 용량 소자 및 그 제조방법에 관한 것으로, 반도체 기판(10) 상에 백금막으로 된 하부 전극(11), 강유전체막 또는 고유전체막으로 된 용량 절연막(12) 및 백금막으로 된 상부 전극(13)을 차례로 형성한 후, 상부 전극 (13) 상에 전면에 걸쳐 보호 절연막(14)을 퇴적한다. 보호 절연막(14)에 대하여 그 위에 형성된 레지스트 마스크(15)를 이용하여 드라이 에칭을 실행하고, 보호 절연막(14)에 제 1 컨택트 홀(16A) 및 제 2 컨택트 홀(16B)을 형성한다. 다음으로 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(15)를 제거한다.

Description

용량 소자 및 그 제조방법{CAPACITOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 예를 들면 DRAM에 내장되고, 강유전체막 또는 고유전체막으로 된 용량 절연막을 갖는 용량 소자 및 그 제조방법에 관한 것이다.
최근 디지털 기술의 진전에 따라 대용량의 데이터를 처리 및 보존하는 경향이 추진되는 가운데 전자 기기가 한단계 고도화되어 있으므로 전자기기에 사용되는 반도체 장치의 고집적화 및 상기 반도체 장치를 구성하는 반도체 소자의 미세화가 급속히 진행되고 있다.
이런 이유로 DRAM도 고집적화가 요구되고, DRAM의 고집적화를 실현하기 위해 DRAM을 구성하는 용량 소자에 있어서는 용량 절연막으로서 종래의 규소산화물 또는 규소질화물 대신에 강유전체막 또는 고유전체막을 이용하는 기술이 널리 연구 개발되고 있다.
또 저전압에서의 동작과 고속에서의 기입 및 판독이 가능한 비휘발성 RAM의 실용화를 목표로 하여, 자발분극(spotaneous polarization) 특성을 갖는 강유전체막에 관한 연구 개발도 활발하게 행해지고 있다.
상술한 반도체 기억장치를 실현하기 위한 가장 중요한 과제는 용량 소자를 그 특성을 열화시키는 일 없이 CMOS 집적회로에 집적화할 수 있는 프로세스를 개발하는 것이다.
이하 강유전체막 또는 고유전체막으로 된 용량 절연막을 갖는 용량 소자의 종래의 제조방법에 대하여 도 12의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 12의 (a)에 도시된 바와 같이, 반도체 기판(1) 상에 백금막으로 된 하부 전극(2)을 형성한 후, 상기 하부 전극(2) 상에 강유전체막 또는 고유전체막으로 된 용량 절연막(3)을 형성하고, 그 후 용량 절연막(3) 상에 백금막으로 된 상부 전극(4)을 형성한다. 다음으로 상부 전극(4) 상에 상기 상부 전극(4)을 전면적으로 덮도록 보호 절연막(5)을 퇴적한다. 다음으로 보호 절연막(5) 상에 컨택트 홀 형성용 개구부를 갖는 레지스트 마스크(6)를 형성한 후, 상기 레지스트 마스크(6)를 이용하여 보호 절연막(5)에 대하여 드라이 에칭을 실행하고, 보호 절연막(5)에, 예를 들면 15㎛2의 개구부 면적을 가지며 상부 전극(4)에 도달하는 컨택트 홀(7)을 형성한다.
다음으로 도 12의 (b)에 도시된 바와 같이, 산소 가스를 마이크로파로 분해하여 발생시킨 산소 라디칼을 이용하여 레지스트 마스크(6)를 제거한다.
그러나 상기 종래의 용량 소자 및 그 제조방법에 의하면 상부 전극(4)이 컨택트 홀(7)에 의해 노출되어 있기 때문에 레지스트 마스크(6)를 제거하는 공정에 있어서, 용량 절연막(3)인 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물이 환원되어 용량 소자의 전기 특성의 열화를 초래한다는 문제점이 발생된다.
상기 문제점을 감안하여 본 발명은 레지스트 마스크의 제거공정에 있어서, 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물이 환원되는 사태를 저지하여 용량 소자의 전기 특성의 열화를 방지하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에 관한 용량 소자의 단면도
도 2는 컨택트 홀의 개구부의 면적과 용량 소자의 절연 내성의 관계를 도시한 도면
도 3의 (a) 및 (b)는 본 발명의 제 2 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 4의 (a) 및 (b)는 본 발명의 제 3 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 5의 (a) 및 (b)는 본 발명의 제 4 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 6의 (a) 및 (b)는 본 발명의 제 5 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 7의 (a) 및 (b)는 본 발명의 제 6 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 8의 (a) 및 (b)는 본 발명의 제 7 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 9의 (a) 및 (b)는 본 발명의 제 8 실시예에 관한 용량 소자의 제조방법의 각 공정을 도시한 단면도
도 10은 종래의 방법으로 레지스트 마스크를 제거한 경우, 마스크 박리제를 이용하여 레지스트 마스크를 제거한 경우, 오존 가스로부터 발생된 산소 라디칼을 이용하여 레지스트 마스크를 제거한 경우 및 유도결합형 플라즈마 장치 또는 다운 플로우형 플라즈마 장치에서 발생된 산소 라디칼을 이용하여 레지스트 마스크를 제거한 경우에서의 용량 절연막에 포함되는 수소의 양을 도시한 도면
도 11은 종래의 방법으로 얻어진 용량 소자 및 본 발명의 각 방법으로 얻어진 용량 소자에서의 용량 절연막의 절연 내성을 도시한 도면
도 12의 (a) 및 (b)는 종래의 용량 소자의 제조방법의 각 공정을 도시한 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20, 30, 40, 50, 60, 70 : 반도체 기판
11, 21, 31, 41, 51, 61, 71 : 하부 전극
12, 22, 32, 42, 52, 62, 72 : 용량 절연막
13, 23, 33 : 상부 전극
14 : 보호 절연막
15, 24, 34, 43, 54, 63, 74 : 레지스트 마스크
16A : 제 1 컨택트 홀
16B : 제 2 컨택트 홀
53, 73 : 보호막
그런데 본건 발명자들은 레지스트 마스크로부터 수소가 다량 방출되어도 보호 절연막에 형성되는 컨택트 홀의 개구부의 면적을 작게 하면 레지스트 마스크로부터 방출된 수소는 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 거의 환원시키지 않는 것을 발견하였다.
또 본건 발명자들은 산소 가스를 마이크로파로 분해하여 발생시킨 산소 라디칼을 이용하여 레지스트 마스크를 제거하면, 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물이 환원되는 이유에 대하여 검토한 결과, 이하에 설명하는 메커니즘을 발견하였다. 즉 산소 가스를 마이크로파로 분해하면, 발생하는 산소 플라즈마 중의 전자 밀도가 크기 때문에 레지스트 마스크를 구성하는 수소가 레지스트 마스크로부터 다량 방출되고, 다량 방출된 수소는 상부 전극인 백금막을 구성하는 백금의 촉매작용에 의해 활성화되고, 활성화된 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키기 때문이라는 것을 발견하였다.
본 발명은 상기의 사실에 기초하여 이루어진 것으로서, 제 1의 발명은 용량 소자 상의 절연막에 형성되는 컨택트 홀의 개구부의 면적을 소정값 이하로 하는 것이며, 제 2의 발명은 레지스트 마스크를 제거하는 공정에 있어서, 레지스트 마스크로부터 발생되는 수소의 양을 저감시킴으로써 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물이 환원되는 사태를 방지하는 것이다.
본 발명에 관한 제 1 용량 소자는 기판 상에 차례로 형성되는 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자를 대상으로 하고, 보호 절연막에는 하부 전극과 하부 전극용 배선을 접속하거나 또는 상부 전극과 상부 전극용 배선을 접속하기 위한 컨택트 홀이 형성되어 있고, 상기 컨택트 홀의 개구부의 면적은 5㎛2이하이다.
본 발명에 관한 제 2 용량 소자는 기판 상에 차례로 형성되는 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자를 대상으로 하고, 보호 절연막에는 하부 전극과 하부 전극용 배선을 접속하기 위한 제 1 컨택트 홀 및 상부 전극과 상부 전극용 배선을 접속하기 위한 제 2 컨택트 홀이 형성되어 있고, 제 1 컨택트 홀 및 제 2 컨택트 홀의 각 개구부의 면적은 각각 5㎛2이하이다.
제 1 또는 제 2 용량 소자에 의하면 컨택트 홀의 개구부 면적이 5㎛2이하이기 때문에, 컨택트 홀을 형성하기 위한 레지스트 마스크를 제거하는 공정에 있어서, 레지스트 마스크로부터 방출된 수소는 용량 절연막에 거의 도달하지 못하게 된다. 이런 이유로 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물은 거의 환원되지 않으므로 용량 소자의 절연 내성은 크게 향상된다.
본 발명에 관한 제 1 용량 소자의 제조방법은 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법을 대상으로 하고, 마스크 제거공정은 레지스트 마스크를 마스크 박리제를 이용하여 제거하는 공정을 포함한다.
본 발명에 관한 제 2 용량 소자의 제조방법은 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 하부 전극 및 상부 전극 중 적어도 하나가 노출된 상태에서 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법을 대상으로 하고, 마스크 제거공정은 레지스트 마스크를 마스크 박리제를 이용하여 제거하는 공정을 포함한다.
제 1 또는 제 2 용량 소자의 제조방법에 의하면 레지스트 마스크를 마스크 박리제를 이용하여 제거하기 때문에 레지스트 마스크로부터 수소가 거의 발생하지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
제 1 또는 제 2 용량 소자의 제조방법에 있어서, 마스크 박리제는 유기용제, 플루오르산, 황산, 염산, 질산, 수산화암모늄 및 탈이온 열수(熱水) 중 적어도 하나를 포함하는 재료인 것이 바람직하다.
본 발명에 관한 제 3 용량 소자의 제조방법은 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법을 대상으로 하고, 마스크 제거공정은 오존 가스가 분해되어 발생한 산소 라디칼을 이용하여 레지스트 마스크를 제거하는 공정을 포함한다.
제 3 용량 소자의 제조방법에 의하면 오존 가스가 분해되어 발생한 산소 라디칼에는 하전 입자가 거의 포함되어 있지 않기 때문에, 상기 산소 라디칼을 이용하여 레지스트 마스크를 제거하면 레지스트 마스크로부터 방출되는 수소의 양이 줄어든다.
본 발명에 관한 제 4 용량 소자의 제조방법은 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법을 대상으로 하고, 마스크 제거공정은 유도결합형 플라즈마 처리장치 또는 용량결합형 플라즈마 처리장치에서 발생된 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 이용하여 레지스트 마스크를 제거하는 공정을 포함한다.
제 4 용량 소자의 제조방법에 의하면, 유도결합형 플라즈마 처리장치 또는 용량결합형 플라즈마 처리장치에서 발생된 플라즈마로 산소 가스를 분해하여 산소 라디칼을 얻기 때문에, 상기 산소 라디칼에는 하전 입자가 거의 포함되어 있지 않다. 이런 이유로 상기 산소 라디칼을 이용하여 레지스트 마스크를 제거하면 레지스트 마스크로부터 방출되는 수소의 양이 줄어든다.
본 발명에 관한 제 5 용량 소자의 제조방법은 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법을 대상으로 하고, 마스크 제거공정은 서로 분리된 플라즈마 발생실 및 플라즈마 처리실을 갖는 플라즈마 분리형 플라즈마 처리장치의 플라즈마 발생실에서 발생된 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 플라즈마 처리실에 도입하고, 플라즈마 처리실에 도입된 산소 라디칼을 이용하여 레지스트 마스크를 제거하는 공정을 포함한다.
제 5 용량 소자의 제조방법에 의하면, 플라즈마 발생실에서 발생된 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 플라즈마 처리실에 도입하기 때문에, 플라즈마 처리실에는 하전 입자보다도 수명이 긴 산소 라디칼만이 도입되므로 상기 산소 라디칼에는 하전 입자가 거의 포함되어 있지 않다. 이런 이유로 상기 산소 라디칼을 이용하여 레지스트 마스크를 제거하면 레지스트 마스크로부터 방출되는 수소의 양이 줄어든다.
제 5 용량 소자의 제조방법에 있어서, 플라즈마 분리형 플라즈마 처리장치는 다운 플로우형 플라즈마 처리장치인 것이 바람직하다.
상술한 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
( 실시예 )
( 제 1 실시예 )
이하 본 발명의 제 1 실시예에 관한 용량 소자에 대하여 도 1을 참조하여 설명하기로 한다.
도 1에 도시된 바와 같이 반도체 기판(1) 상에는, 예를 들면 제 1 백금막으로 된 하부 전극(11), 강유전체막 또는 고유전체막으로 된 용량 절연막(12), 제 2 백금막으로 된 상부 전극(13)으로 된 용량 소자가 형성되어 있고, 상기 용량 소자 상에는 상기 용량 소자를 덮도록 보호 절연막(14)이 퇴적되어 있다. 보호 절연막 (14)에 상부 전극(13)과 상부 전극용 배선을 접속하기 위한 제 1 컨택트 홀(16A) 및 하부 전극(11)과 하부 전극용 배선을 접속하기 위한 제 2 컨택트 홀(16B)이 형성되어 있다.
제 1 실시예의 특징으로서 제 1 컨택트 홀(16A)의 개구부의 면적 및 제 2 컨택트 홀(16B)의 개구부의 면적은 각각 5㎛2이하로 설정되어 있다.
도 2는 컨택트 홀의 개구부의 면적과 용량 소자의 절연 내성의 관계를 도시하고 있고, 개구부의 면적이 5㎛2이하가 되면 용량 소자의 절연 내성은 급격히 향상된다.
컨택트 홀의 개구부의 면적이 5㎛2이하가 되면 용량 소자의 절연 내성이 급격히 향상되는 이유는 다음과 같이 생각할 수 있다. 즉 제 1 및 제 2 컨택트 홀 (16A, 16B)을 형성하기 위해 레지스트 마스크를 산소 라디칼을 이용하여 제거하는 공정에 있어서, 레지스트 마스크로부터 수소가 방출되지만 레지스트 마스크의 개구부의 면적이 작기 때문에 수소는 용량 절연막(12)에 거의 도달되지 못하므로 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물은 거의 환원되지 않는 것이다. 따라서 제 1 실시예에 의하면 용량 소자의 절연 내성이 크게 향상된다.
( 제 2 실시예 )
이하 본 발명의 제 2 실시예에 관한 용량 소자의 제조방법에 대하여 도 3의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 3의 (a)에 도시된 바와 같이 반도체 기판(10) 상에, 예를 들면 제 1 백금막으로 된 하부 전극(11)을 형성한 후, 상기 하부 전극(11) 상에 강유전체막 또는 고유전체막으로 된 용량 절연막(12)을 형성하고, 그 후 용량 절연막(12) 상에, 예를 들면 제 2 백금막으로 된 상부 전극(13)을 형성한다. 다음으로 상부 전극 (13) 상에 하부 전극(11), 용량 절연막(12) 및 상부 전극 (13)을 덮도록 전면에 걸쳐 보호 절연막(14)을 퇴적한다.
다음으로 보호 절연막(14) 상에 컨택트 홀 형성용 개구부를 갖는 마스크, 예를 들면 레지스트 마스크(15)를 형성한 후, 상기 레지스트 마스크(15)를 이용하여 보호 절연막(14)에 대하여 드라이 에칭을 실행함으로써 보호 절연막(14)에 상부 전극(13)과 상부 전극용 배선을 접속하기 위한 제 1 컨택트 홀(16A) 및 하부 전극 (11)과 하부 전극용 배선을 접속하기 위한 제 2 컨택트 홀(16B)을 각각 형성한다. 이와 같이 하면 상부 전극(13)은 제 1 컨택트 홀(16A)에 의해 노출되고 하부 전극 (11)은 제 2 컨택트 홀(16B)에 의해 노출된다.
다음으로 도 3의 (b)에 도시된 바와 같이 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(15)를 제거한다.
제 2 실시예에 의하면 레지스트 마스크(15)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(15)로부터 수소가 거의 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 3 실시예 )
이하, 본 발명의 제 3 실시예에 관한 용량 소자의 제조방법에 대하여 도 4의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 4의 (a)에 도시된 바와 같이, 반도체 기판(20) 상에, 예를 들면 제 1 백금막으로 된 하부 전극(21)을 형성한 후, 상기 하부 전극(21) 상에 용량 절연막(22)으로 되는 강유전체막 또는 고유전체막과 상부 전극(23)으로 되는 제 2 백금막을 차례로 퇴적하고, 그 후 제 2 백금막 상에 레지스트 마스크(24)를 형성한다.
다음으로 레지스트 마스크(24)를 이용하여 제 2 백금막과 강유전체막 또는 고유전체막에 대하여 차례로 에칭을 행함으로써 제 2 백금막으로 된 상부 전극(23)과 강유전체막 또는 고유전체막으로 된 용량 절연막(22)을 형성한다.
다음으로 도 4의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(24)를 제거한다.
제 3 실시예에 의하면, 레지스트 마스크(24)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(24)로부터 수소가 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 4 실시예 )
이하, 본 발명의 제 4 실시예에 관한 용량 소자의 제조방법에 대하여 도 5의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 5의 (a)에 도시된 바와 같이, 반도체 기판(30) 상에, 예를 들면 제 1 백금막으로 된 하부 전극(31)을 형성한 후, 상기 하부 전극(31) 상에 용량 절연막(32)으로 되는 강유전체막 또는 고유전체막과 상부 전극(33)으로 되는 제 2 백금막을 차례로 퇴적하고, 그 후 제 2 백금막 상에 레지스트 마스크(34)를 형성한다.
다음으로 레지스트 마스크(34)를 이용하여 제 2 백금막에 대하여 에칭을 실행함으로써 제 2 백금막으로 된 상부 전극(33)을 형성한다.
다음으로 도 5의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(34)를 제거한다.
제 4 실시예에 의하면 레지스트 마스크(34)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(34)로부터 수소가 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 5 실시예 )
이하, 본 발명의 제 5 실시예에 관한 용량 소자의 제조방법에 대하여 도 6의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 6의 (a)에 도시된 바와 같이 반도체 기판(40) 상에, 예를 들면 제 1 백금막으로 된 하부 전극(41)을 형성한 후, 상기 하부 전극(41) 상에 용량 절연막 (42)으로 되는 강유전체막 또는 고유전체막을 퇴적하고, 그 후 강유전체막 또는 고유전체막 상에 레지스트 마스크(43)를 형성한다.
다음으로 레지스트 마스크(43)를 이용하여 강유전체막 또는 고유전체막에 대하여 에칭을 실행함으로써 용량 절연막(42)을 형성한다.
다음으로 도 6의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(43)를 제거한다.
제 5 실시예에 의하면 레지스트 마스크(43)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(43)로부터 수소가 발생되지 않게 되고, 따라서 용량 절연막인 강유전체막 또는 고유전체막 속으로 수소가 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 6 실시예 )
이하, 본 발명의 제 6 실시예에 관한 용량 소자의 제조방법에 대하여 도 7의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 7의 (a)에 도시된 바와 같이 반도체 기판(50) 상에, 예를 들면 제 1 백금막으로 된 하부 전극(51)을 형성한 후, 상기 하부 전극(51) 상에 용량 절연막 (52)으로 되는 강유전체막 또는 고유전체막과 보호 절연막(53)으로 되는 실리콘 산화막을 차례로 퇴적하고, 그 후 실리콘 산화막 상에 레지스트 마스크(54)를 형성한다.
다음으로 레지스트 마스크(54)를 이용하여 실리콘 산화막과 강유전체막 또는 고유전체막에 대하여 차례로 에칭을 실행함으로써 보호 절연막(53) 및 용량 절연막 (52)을 형성한다.
다음으로 도 7의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(54)를 제거한다.
제 6 실시예에 의하면 레지스트 마스크(54)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(54)로부터 수소가 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 7 실시예 )
이하, 본 발명의 제 7 실시예에 관한 용량 소자의 제조방법에 대하여 도 8의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 8의 (a)에 도시된 바와 같이, 반도체 기판(60) 상에 하부 전극(61)으로 되는 백금막 및 용량 절연막(62)으로 되는 강유전체막 또는 고유전체막을 차례로 퇴적하고, 그 후 강유전체막 또는 고유전체막 상에 레지스트 마스크(63)를 형성한다.
다음으로 레지스트 마스크(63)를 이용하여 강유전체막 또는 고유전체막과 백금막에 대하여 차례로 에칭을 행함으로써 용량 절연막(62) 및 하부 전극(61)을 형성한다.
다음으로 도 8의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(63)를 제거한다.
제 7 실시예에 의하면, 레지스트 마스크(63)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(63)로부터 수소가 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 8 실시예 )
이하, 본 발명의 제 8 실시예에 관한 용량 소자의 제조방법에 대하여 도 9의 (a) 및 (b)를 참조하여 설명하기로 한다.
우선 도 9의 (a)에 도시된 바와 같이 반도체 기판(70) 상에 하부 전극(71)으로 되는 백금막, 용량 절연막(72)으로 되는 강유전체막 또는 고유전체막과 보호 절연막(73)으로 되는 실리콘 산화막을 차례로 퇴적하고, 그 후 실리콘 산화막 상에 레지스트 마스크(74)를 형성한다.
다음으로 레지스트 마스크(74)를 이용하여 실리콘 산화막, 강유전체막 또는 고유전체막 및 백금막에 대하여 차례로 에칭을 실행함으로써 보호 절연막(73), 용량 절연막(72) 및 하부 전극(71)을 형성한다.
다음으로 도 9의 (b)에 도시된 바와 같이, 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크(74)를 제거한다.
제 8 실시예에 의하면 레지스트 마스크(74)를 유기용제로 된 마스크 박리제를 이용하여 제거하기 때문에 레지스트 제거공정에서 레지스트 마스크(74)로부터 수소가 발생되지 않게 되고, 따라서 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
또 제 2 실시예∼제 8 실시예에서는 유기용제로 된 마스크 박리제를 이용하여 레지스트 마스크를 제거하였으나, 그 대신에 플루오르산, 황산, 염산, 질산, 수산화암모늄 및 탈이온 열수 중 적어도 하나를 포함하는 용제로 된 마스크 박리제를 이용하여 레지스트 마스크를 제거해도 된다.
( 제 9 실시예 )
이하, 본 발명의 제 9 실시예에 관한 용량 소자의 제조방법에 대하여 설명하기로 한다. 제 9 실시예는 제 2 실시예∼제 8 실시예와 비교하여 레지스트 마스크를 제거하는 마스크 제거 공정이 다를 뿐이므로 이하에서는 마스크 제거공정에 대해서만 설명하기로 한다.
우선 오존 가스를 가열하거나, 오존 가스에 대하여 원자외선을 조사하거나 또는 오존 가스에 대하여 가열하면서 원자외선을 조사함으로써 오존 가스를 분해하여, 하전 입자를 발생시키는 일 없이 산소 라디칼을 발생시킨다. 발생된 산소 라디칼을 레지스트 마스크 상에 도입함으로써 레지스트 마스크와 산소 라디칼을 화학반응시켜 레지스트 마스크를 CO2및 H2O로 분해하고, 분해된 CO2및 H2O를 제거한다.
오존을 가열하여 산소 라디칼을 발생시키는 경우의 처리 조건의 일례로서는 오존의 도입량이 매분 4.5리터이며, 처리 온도가 300℃이다.
제 9 실시예에 의하면 오존 가스를 분해하여 산소 라디칼을 얻기 때문에 얻어진 산소 라디칼 중에는 하전 입자가 거의 존재하지 않게 되고, 따라서 상기 산소 라디칼을 이용하여 레지스트 마스크를 분해하면 레지스트 마스크로부터 방출되는 수소의 양이 적어진다. 이런 이유로 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 10 실시예 )
이하, 본 발명의 제 10 실시예에 관한 용량 소자의 제조방법에 대하여 설명하기로 한다. 제 10 실시예는 제 2 실시예∼제 8 실시예와 비교하여 레지스트 마스크를 제거하는 마스크 제거 공정이 다를 뿐이므로 이하에서는 마스크 제거공정에 대해서만 설명하기로 한다.
우선 산소 가스를 유도결합형 플라즈마 처리장치 또는 용량결합형 플라즈마 처리장치의 챔버 내에 도입하는 것과 아울러, 챔버 내의 대향전극간 또는 동축전극간에 플라즈마를 발생시킴으로써 플라즈마로 산소 가스를 분해하여 산소 라디칼을 발생시킨다. 발생된 산소 라디칼을 챔버 내에 설치된 스테이지 상에 위치된 반도체 기판 상에 도입하여 레지스트 마스크와 산소 라디칼을 화학반응시킴으로써 레지스트 마스크를 CO2및 H2O로 분해하고, 분해된 CO2및 H2O를 제거한다.
이 경우의 처리조건으로서는 챔버 내의 압력이 0.5∼1Torr이며, 산소 가스의 도입량이 200∼500sccm이며, 대향전극 또는 동축전극에 인가하는 고주파 전력(주파수 : 13.56㎒)의 파워가 400∼1000W이며, 스테이지의 온도가 100∼200℃인 것이 바람직하고, 최적의 처리 조건은 챔버 내의 압력이 0.5Torr, 산소 가스의 도입량이 400sccm, 고주파 전력(주파수 : 13.56㎒)의 파워가 800W, 스테이지의 온도가 150℃이다.
제 10 실시예에 의하면, 유도결합형 플라즈마 처리장치 또는 용량결합형 플라즈마 처리장치에서 발생되는 플라즈마로 산소 가스를 분해하여 산소 라디칼을 얻기 때문에, 얻어진 산소 라디칼 중에는 하전 입자가 거의 존재하지 않게 되고, 따라서 상기 산소 라디칼을 이용하여 레지스트 마스크를 분해하면 레지스트 마스크로부터 방출되는 수소의 양이 줄어든다. 이런 이유로 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
( 제 11 실시예 )
이하, 본 발명의 제 11 실시예에 관한 용량 소자의 제조방법에 대하여 설명하기로 한다. 제 11 실시예는 제 2 실시예∼제 8 실시예와 비교하여 레지스트 마스크를 제거하는 마스크 제거 공정이 다를 뿐이므로 이하에서는 마스크 제거공정에 대해서만 설명하기로 한다.
제 11 실시예에서는 산소 라디칼을 발생시키는 플라즈마 발생실과 레지스트 마스크를 제거하는 플라즈마 처리실이 분리되어 있는 플라즈마 분리형 처리장치, 예를 들면 다운 플로우형 플라즈마 처리장치를 이용하여 플라즈마 발생실에서 발생된 플라즈마로 산소 가스를 분해하여 산소 라디칼을 발생시킨 후, 하전 입자보다도 수명이 긴 산소 라디칼만을 다운 플로우 방식으로 플라즈마 처리실에 도입한다. 플라즈마 처리실에서는 도입된 산소 라디칼을 챔버 내에 설치된 스테이지 상에 위치된 반도체 기판 상에 공급하고, 레지스트 마스크와 산소 라디칼을 화학반응시킴으로써 레지스트 마스크를 CO2및 H2O로 분해하고, 분해된 CO2및 H2O를 제거한다.
이 경우의 처리조건은 제 10 실시예와 마찬가지로 챔버 내의 압력이 0.5∼1Torr이며, 산소 가스의 도입량이 200∼500sccm이며, 전극에 인가하는 고주파 전력(주파수 : 13.56㎒)의 파워가 400∼1000W이며, 스테이지의 온도가 100∼200℃인 것이 바람직하고, 최적 조건은 챔버 내의 압력이 0.5Torr, 산소 가스의 도입량이 400sccm, 고주파 전력(주파수 : 13.56㎒)의 파워가 800W, 스테이지의 온도가 150℃이다.
제 11 실시예에 의하면 플라즈마 발생실에서 발생된 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 플라즈마 처리실에 도입하기 때문에 플라즈마 처리실에는 하전 입자보다도 수명이 긴 산소 라디칼만이 도입되게 되고, 따라서 상기 산소 라디칼에는 하전 입자가 거의 포함되어 있지 않다. 이런 이유로 상기 산소 라디칼을 이용하여 레지스트 마스크를 분해하면 레지스트 마스크로부터 방출되는 수소의 양이 줄어든다. 이로 인하여 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있다.
이하 제 2 실시예∼제 11 실시예에 관한 용량 소자의 제조방법을 평가하기 위해 실행된 평가 테스트에 대하여 도 10 및 도 11을 참조하여 설명하기로 한다.
도 10은 종래의 방법으로 마스크 패턴을 제거한 경우, 마스크 박리제를 이용하여 마스크 패턴을 제거한 경우(제 2 실시예∼제 8 실시예), 오존 가스로부터 발생된 산소 라디칼을 이용하여 마스크 패턴을 제거한 경우(제 9 실시예), 유도결합형 플라즈마 처리장치에서 발생된 산소 라디칼을 이용하여 마스크 패턴을 제거한 경우(제 10 실시예) 및 다운 플로우형 플라즈마 처리장치에서 발생된 산소 라디칼을 이용하여 마스크 패턴을 제거한 경우(제 11 실시예)에 있어서의 용량 절연막에 포함되는 수소량을 임의 단위로 나타낸 것이다. 도 10에서 알 수 있는 바와 같이, 제 2 실시예∼제 11 실시예에 의하면 종래의 방법에 비하여 용량 절연막에 포함되는 수소의 양이 크게 줄어져 있다.
또 도 11은 종래의 방법으로 얻어진 용량 소자 및 본 발명의 각 방법으로 얻어진 용량 소자의 절연 내성을 도시하고 있고, 도 11에서 알 수 있는 바와 같이, 본 발명의 각 방법으로 얻어진 용량 소자의 절연 내성은 40V로서 종래의 방법으로 얻어진 용량 소자의 절연 내성(20V)에 비해 크게 향상되어 있다.
본 발명에 관한 제 1 또는 제 2 용량 소자에 의하면 컨택트 홀의 개구부 면적이 5㎛2이하이기 때문에 레지스트 마스크로부터 방출된 수소가 용량 절연막에 거의 도달하지 못하고 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 거의 환원시키지 못하므로 용량 소자의 절연 내성이 크게 향상된다.
본 발명에 관한 제 1 또는 제 2 용량 소자의 제조방법에 의하면, 레지스트 마스크로부터 수소가 발생되지 않기 때문에 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있으므로 용량 소자의 전기 특성의 열화를 확실하게 방지할 수 있다.
제 1 또는 제 2 용량 소자의 제조방법에 있어서, 마스크 박리제가 유기용제, 플루오르산, 황산, 염산, 질산, 수산화암모늄 및 탈이온 열수 중 적어도 하나를 포함하는 재료라면 레지스트 마스크로부터 수소를 발생시키는 일 없이 레지스트 마스크를 제거할 수 있다.
본 발명에 관한 제 3 용량 소자∼제 5 용량 소자의 제조방법에 의하면, 레지스트 마스크를 제거하는 산소 라디칼에는 하전 입자가 거의 포함되어 있지 않기 때문에 레지스트 마스크로부터 방출되는 수소의 양이 줄어들게 되므로, 수소가 용량 절연막인 강유전체막 또는 고유전체막 속으로 확산되어 강유전체막 또는 고유전체막을 구성하는 절연성 금속 산화물을 환원시키는 사태를 방지할 수 있고, 이로써 용량 소자의 전기 특성의 열화를 확실하게 방지할 수 있다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (10)

  1. 기판 상에 차례로 형성되는 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자에 있어서,
    상기 보호 절연막에는 상기 하부 전극과 하부 전극용 배선을 접속하거나 또는 상기 상부 전극과 상부 전극용 배선을 접속하기 위한 컨택트 홀이 형성되어 있고,
    상기 컨택트 홀의 개구부의 면적은 5㎛2이하인 것을 특징으로 하는 용량 소자.
  2. 기판 상에 차례로 형성되는 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자에 있어서,
    상기 보호 절연막에는 상기 하부 전극과 하부 전극용 배선을 접속하기 위한 제 1 컨택트 홀 및 상기 상부 전극과 상부 전극용 배선을 접속하기 위한 제 2 컨택트 홀이 형성되어 있고,
    상기 제 1 컨택트 홀 및 제 2 컨택트 홀의 각 개구부의 면적은 각각 5㎛2이하인 것을 특징으로 하는 용량 소자.
  3. 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막, 상부 전극 및 보호 절연막으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 상기 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법에 있어서,
    상기 마스크 제거공정은 상기 레지스트 마스크를 마스크 박리제를 이용하여 제거하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조방법.
  4. 제 3항에 있어서,
    상기 마스크 박리제는 유기용제, 플루오르산, 황산, 염산, 질산, 수산화암모늄 및 탈이온 열수(熱水) 중 적어도 하나를 포함하는 재료인 것을 특징으로 하는 용량 소자의 제조방법.
  5. 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 상기 하부 전극 및 상부 전극 중 적어도 하나가 노출된 상태에서 상기 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법에 있어서,
    상기 마스크 제거공정은 상기 레지스트 마스크를 마스크 박리제를 이용하여 제거하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조방법.
  6. 제 5항에 있어서,
    상기 마스크 박리제는 유기용제, 플루오르산, 황산, 염산, 질산, 수산화암모늄 및 탈이온 열수 중 적어도 하나를 포함하는 재료인 것을 특징으로 하는 용량 소자의 제조방법.
  7. 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 상기 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법에 있어서,
    상기 마스크 제거공정은 오존 가스가 분해되어 발생한 산소 라디칼을 이용하여 상기 레지스트 마스크를 제거하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조방법.
  8. 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 상기 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법에 있어서,
    상기 마스크 제거공정은 유도결합형 플라즈마 처리장치 또는 용량결합형 플라즈마 처리장치에서 발생한 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 이용하여 상기 레지스트 마스크를 제거하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조방법.
  9. 레지스트 마스크를 이용하여 하부 전극, 강유전체 또는 고유전체인 절연성 금속 산화막으로 된 용량 절연막 및 상부 전극으로 구성되는 용량 소자를 형성하는 소자 형성공정과, 상기 레지스트 마스크를 제거하는 마스크 제거공정을 구비한 용량 소자의 제조방법에 있어서,
    상기 마스크 제거공정은 서로 분리된 플라즈마 발생실 및 플라즈마 처리실을 갖는 플라즈마 분리형 플라즈마 처리장치의 상기 플라즈마 발생실에서 발생된 플라즈마로 산소 가스를 분해함으로써 얻어진 산소 라디칼을 상기 플라즈마 처리실에 도입하고, 상기 플라즈마 처리실에 도입된 산소 라디칼을 이용하여 상기 레지스트 마스크를 제거하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조방법.
  10. 제 9항에 있어서,
    상기 플라즈마 분리형 플라즈마 처리장치는 다운 플로우형 플라즈마 처리장치인 것을 특징으로 하는 용량 소자의 제조방법.
KR1019990018958A 1998-05-26 1999-05-26 용량소자및그제조방법 KR19990088548A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP???10-143642 1998-05-26
JP14364298 1998-05-26

Publications (1)

Publication Number Publication Date
KR19990088548A true KR19990088548A (ko) 1999-12-27

Family

ID=15343537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018958A KR19990088548A (ko) 1998-05-26 1999-05-26 용량소자및그제조방법

Country Status (5)

Country Link
US (1) US20020182802A1 (ko)
EP (1) EP0961311A3 (ko)
KR (1) KR19990088548A (ko)
CN (1) CN1237792A (ko)
TW (1) TW460748B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095755A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP3995619B2 (ja) 2003-03-12 2007-10-24 富士通株式会社 薄膜キャパシタ素子、その製造方法及び電子装置
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
JP2008288281A (ja) * 2007-05-15 2008-11-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
CN102694091B (zh) * 2012-06-13 2015-06-17 佛山市国星光电股份有限公司 用于在晶圆级封装中暴露电极的方法及掩膜版

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787239A (en) * 1970-09-25 1974-01-22 Allied Chem Chemical strippers and method of using
JPH0626201B2 (ja) * 1987-10-15 1994-04-06 富士通株式会社 半導体装置の製造方法
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
US5822175A (en) * 1995-04-13 1998-10-13 Matsushita Electronics Corporation Encapsulated capacitor structure having a dielectric interlayer
US5704986A (en) * 1995-09-18 1998-01-06 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor substrate dry cleaning method
JP3236220B2 (ja) * 1995-11-13 2001-12-10 東京応化工業株式会社 レジスト用剥離液組成物
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
WO1998005071A1 (en) * 1996-07-26 1998-02-05 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
SG54548A1 (en) * 1996-08-28 1998-11-16 Texas Instruments Inc Contact formation for a semiconductor device
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
TW386289B (en) * 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
US6642621B2 (en) * 1997-12-24 2003-11-04 Rohm Co., Ltd. Capacitor-type semiconductor device
JP3276351B2 (ja) * 1999-12-13 2002-04-22 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0961311A3 (en) 2003-03-05
CN1237792A (zh) 1999-12-08
US20020182802A1 (en) 2002-12-05
TW460748B (en) 2001-10-21
EP0961311A2 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
KR0185489B1 (ko) 반도체장치의 제조방법
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
KR20000029119A (ko) 에칭 방법, 에칭 장치 및 반도체 장치의 제조 방법
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR19990088548A (ko) 용량소자및그제조방법
US20090258469A1 (en) Method of manufacturing semiconductor device
US20080160768A1 (en) Method of manufacturing gate dielectric layer
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
JP2000049311A (ja) 容量素子及びその製造方法
KR19980036950A (ko) 반도체소자 제조방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100353805B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2007067336A (ja) 半導体装置の製造方法及び半導体装置
KR100546275B1 (ko) 반도체 장치의 백금막 식각방법
KR100189969B1 (ko) 반도체 장치의 커패시터 제조방법
KR100249169B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20040001227A (ko) 캐패시터 형성 방법
JP3821120B2 (ja) 半導体装置の製造方法
US6706590B2 (en) Method of manufacturing semiconductor device having etch stopper for contact hole
KR100507365B1 (ko) 반도체소자의 캐패시터 제조방법
KR100632593B1 (ko) 반도체 소자의 제조 방법
KR100513363B1 (ko) 반도체소자의 전하저장전극 제조방법
KR100211763B1 (ko) 강유전체 메모리 장치 및 그 제조방법
KR960026804A (ko) 반도체소자의 스택 캐패시터 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid