JP2000049311A - 容量素子及びその製造方法 - Google Patents

容量素子及びその製造方法

Info

Publication number
JP2000049311A
JP2000049311A JP11132841A JP13284199A JP2000049311A JP 2000049311 A JP2000049311 A JP 2000049311A JP 11132841 A JP11132841 A JP 11132841A JP 13284199 A JP13284199 A JP 13284199A JP 2000049311 A JP2000049311 A JP 2000049311A
Authority
JP
Japan
Prior art keywords
resist mask
mask
insulating film
film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11132841A
Other languages
English (en)
Inventor
Keisuke Tanaka
圭介 田中
Yoshihisa Nagano
能久 長野
Toyoji Ito
豊二 伊東
Takumi Mikawa
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP11132841A priority Critical patent/JP2000049311A/ja
Publication of JP2000049311A publication Critical patent/JP2000049311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 レジストマスクの除去工程において、強誘電
体膜又は高誘電体膜を構成する絶縁性金属酸化物が還元
される事態を阻止して、容量素子の電気特性の劣化を防
止する。 【解決手段】 半導体基板10の上に、白金膜からなる
下部電極11、強誘電体膜又は高誘電体膜からなる容量
絶縁膜12及び白金膜からなる上部電極13を順次形成
した後、上部電極13の上に全面に亘って保護絶縁膜1
4を堆積する。保護絶縁膜14に対して、その上に形成
されたレジストマスク15を用いてドライエッチングを
行なって、保護絶縁膜14に第1のコンタクトホール1
6A及び第2のコンタクトホール16Bを形成する。次
に、有機溶剤からなるマスク剥離剤を用いてレジストマ
スク15を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばダイナミッ
クRAMに内蔵され、強誘電体膜又は高誘電体膜からな
る容量絶縁膜を有する容量素子及びその製造方法に関す
る。
【0002】
【従来の技術】近年、デジタル技術の進展に伴って、大
容量のデータを処理及び保存する傾向が推進される中で
電子機器が一段と高度化しているので、電子機器に使用
される半導体装置の高集積化及び該半導体装置を構成す
る半導体素子の微細化が急速に進んできている。
【0003】このため、ダイナミックRAMも高集積化
が求められ、ダイナミックRAMの高集積化を実現する
ために、ダイナミックRAMを構成する容量素子におい
ては、容量絶縁膜として、従来の珪素酸化物又は珪素窒
化物に代えて、強誘電体膜又は高誘電体膜を用いる技術
が広く研究され且つ開発されている。
【0004】また、低電圧での動作並びに高速での書き
込み及び読み出しが可能な不揮発性RAMの実用化を目
指して、自発分極特性を有する強誘電体膜に関する研究
開発も盛んに行われている。
【0005】前述の半導体記憶装置を実現するための最
重要課題は、容量素子を、その特性を劣化させることな
くCMOS集積回路に集積化できるプロセスを開発する
ことである。
【0006】以下、強誘電体膜又は高誘電体膜からなる
容量絶縁膜を有する容量素子の従来の製造方法につい
て、図12(a)及び(b)を参照しながら説明する。
【0007】まず、図12(a)に示すように、半導体
基板1の上に白金膜からなる下部電極2を形成した後、
該下部電極2の上に、強誘電体膜又は高誘電体膜からな
る容量絶縁膜3を形成し、その後、容量絶縁膜3の上に
白金膜からなる上部電極4を形成する。次に、上部電極
4の上に該上部電極4を全面的に覆うように保護絶縁膜
5を堆積する。次に、保護絶縁膜5の上に、コンタクト
ホール形成用開口部を有するレジストマスク6を形成し
た後、該レジストマスク6を用いて保護絶縁膜5に対し
てドライエッチングを行なって、保護絶縁膜5に、例え
ば15μm2 の開口部面積を有し且つ上部電極4に達す
るコンタクトホール7を形成する。
【0008】次に、図12(b)に示すように、酸素ガ
スをマイクロ波により分解して発生させた酸素ラジカル
を用いてレジストマスク6を除去する。
【0009】
【発明が解決しようとする課題】しかしながら、前記従
来の容量素子及びその製造方法によると、上部電極4が
コンタクトホール7に露出しているため、レジストマス
ク6を除去する工程において、容量絶縁膜3である強誘
電体膜又は高誘電体膜を構成する絶縁性金属酸化物が還
元されて、容量素子の電気特性の劣化を引き起こすとい
う問題が発生する。
【0010】前記に鑑み、本発明は、レジストマスクの
除去工程において、強誘電体膜又は高誘電体膜を構成す
る絶縁性金属酸化物が還元される事態を阻止して、容量
素子の電気特性の劣化を防止することを目的とする。
【0011】
【課題を解決するための手段】ところで、本件発明者ら
は、レジストマスクから水素が多量に放出されても、保
護絶縁膜に形成されるコンタクトホールの開口部の面積
を小さくすると、レジストマスクから放出された水素
は、強誘電体膜又は高誘電体膜を構成する絶縁性金属酸
化物を殆ど還元させないことを見出した。
【0012】また、本件発明者らは、酸素ガスをマイク
ロ波により分解して発生させた酸素ラジカルを用いてレ
ジストマスクを除去すると、強誘電体膜又は高誘電体膜
を構成する絶縁性金属酸化物が還元される理由について
検討を加えた結果、以下に説明するメカニズムを見出し
た。すなわち、酸素ガスをマイクロ波により分解する
と、発生する酸素プラズマ中の電子密度が大きいため、
レジストマスクを構成する水素がレジストマスクから多
量に放出される。多量に放出された水素は、上部電極で
ある白金膜を構成する白金の触媒作用によって活性化
し、活性化した水素が容量絶縁膜である強誘電体膜又は
高誘電体膜中に拡散して、強誘電体膜又は高誘電体膜を
構成する絶縁性金属酸化物を還元させるためであること
を見出した。
【0013】本発明は、前記の知見に基づいてなされた
ものであって、第1の発明は、容量素子上の絶縁膜に形
成されるコンタクトホールの開口部の面積を所定値以下
にするものであり、第2の発明は、レジストマスクを除
去する工程において、レジストマスクから発生する水素
の量を低減することにより、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物が還元する事態
を防止するものである。
【0014】本発明に係る第1の容量素子は、基板上に
順次形成された、下部電極、強誘電体又は高誘電体であ
る絶縁性金属酸化膜からなる容量絶縁膜、上部電極及び
保護絶縁膜から構成される容量素子を対象とし、保護絶
縁膜には、下部電極と下部電極用配線とを接続するか又
は上部電極と上部電極用配線とを接続するためのコンタ
クトホールが形成されており、該コンタクトホールの開
口部の面積は5μm2以下である。
【0015】本発明に係る第2の容量素子は、基板上に
順次形成された下部電極、強誘電体又は高誘電体である
絶縁性金属酸化膜からなる容量絶縁膜、上部電極及び保
護絶縁膜から構成される容量素子を対象とし、保護絶縁
膜には、下部電極と下部電極用配線とを接続するための
第1のコンタクトホール及び上部電極と上部電極用配線
とを接続するための第2のコンタクトホールが形成され
ており、第1のコンタクトホール及び第2のコンタクト
ホールの各開口部の面積はそれぞれ5μm2 以下であ
る。
【0016】第1又は第2の容量素子によると、コンタ
クトホールの開口部面積が5μm2以下であるため、コ
ンタクトホールを形成するためのレジストマスクを除去
する工程において、レジストマスクから放出された水素
は容量絶縁膜に殆ど到達しない。このため、強誘電体膜
又は高誘電体膜を構成する絶縁性金属酸化物は殆ど還元
されないので、容量素子の絶縁耐性は大きく向上する。
【0017】本発明に係る第1の容量素子の製造方法
は、レジストマスクを用いて、下部電極、強誘電体又は
高誘電体である絶縁性金属酸化膜からなる容量絶縁膜、
上部電極及び保護絶縁膜から構成される容量素子を形成
する素子形成工程と、レジストマスクを除去するマスク
除去工程とを備えた容量素子の製造方法を対象とし、マ
スク除去工程は、レジストマスクをマスク剥離剤を用い
て除去する工程を含む。
【0018】本発明に係る第2の容量素子の製造方法
は、レジストマスクを用いて、下部電極、強誘電体又は
高誘電体である絶縁性金属酸化膜からなる容量絶縁膜及
び上部電極から構成される容量素子を形成する素子形成
工程と、下部電極及び上部電極のうちの少なくとも1つ
が露出した状態でレジストマスクを除去するマスク除去
工程とを備えた容量素子の製造方法を対象とし、マスク
除去工程は、レジストマスクをマスク剥離剤を用いて除
去する工程を含む。
【0019】第1又は第2の容量素子の製造方法による
と、レジストマスクをマスク剥離剤を用いて除去するた
め、レジストマスクから水素が殆ど発生しないので、水
素が容量絶縁膜である強誘電体膜又は高誘電体膜中に拡
散して、強誘電体膜又は高誘電体膜を構成する絶縁性金
属酸化物を還元させる事態を防止できる。
【0020】第1又は第2の容量素子の製造方法におい
て、マスク剥離剤は、有機溶剤、弗酸、硫酸、塩酸、硝
酸、水酸化アンモニウム及び脱イオン熱水のうちの少な
くとも1つを含む材料であることが好ましい。
【0021】本発明に係る第3の容量素子の製造方法
は、レジストマスクを用いて、下部電極、強誘電体又は
高誘電体である絶縁性金属酸化膜からなる容量絶縁膜及
び上部電極から構成される容量素子を形成する素子形成
工程と、レジストマスクを除去するマスク除去工程とを
備えた容量素子の製造方法を対象とし、マスク除去工程
は、オゾンガスが分解して発生した酸素ラジカルを用い
てレジストマスクを除去する工程を含む。
【0022】第3の容量素子の製造方法によると、オゾ
ンガスが分解して発生した酸素ラジカルには荷電粒子が
殆ど含まれていないため、該酸素ラジカルを用いてレジ
ストマスクを除去すると、レジストマスクから放出され
る水素の量が低減する。
【0023】本発明に係る第4の容量素子の製造方法
は、レジストマスクを用いて、下部電極、強誘電体又は
高誘電体である絶縁性金属酸化膜からなる容量絶縁膜及
び上部電極から構成される容量素子を形成する素子形成
工程と、レジストマスクを除去するマスク除去工程とを
備えた容量素子の製造方法を対象とし、マスク除去工程
は、誘導結合型プラズマ処理装置又は容量結合型プラズ
マ処理装置において発生したプラズマによって酸素ガス
を分解することにより得られた酸素ラジカルを用いてレ
ジストマスクを除去する工程を含む。
【0024】第4の容量素子の製造方法によると、誘導
結合型プラズマ処理装置又は容量結合型プラズマ処理装
置において発生したプラズマによって酸素ガスを分解し
て酸素ラジカルを得るため、該酸素ラジカルには荷電粒
子が殆ど含まれていない。このため、該酸素ラジカルを
用いてレジストマスクを除去すると、レジストマスクか
ら放出される水素の量が低減する。
【0025】本発明に係る第5の容量素子の製造方法
は、レジストマスクを用いて、下部電極、強誘電体又は
高誘電体である絶縁性金属酸化膜からなる容量絶縁膜及
び上部電極から構成される容量素子を形成する素子形成
工程と、レジストマスクを除去するマスク除去工程とを
備えた容量素子の製造方法を対象とし、マスク除去工程
は、互いに分離されたプラズマ発生室及びプラズマ処理
室を有するプラズマ分離型プラズマ処理装置におけるプ
ラズマ発生室において発生したプラズマによって酸素ガ
スを分解することにより得られた酸素ラジカルをプラズ
マ処理室に導入し、プラズマ処理室に導入された酸素ラ
ジカルを用いてレジストマスクを除去する工程を含む。
【0026】第5の容量素子の製造方法によると、プラ
ズマ発生室において発生したプラズマによって酸素ガス
を分解することにより得られた酸素ラジカルをプラズマ
処理室に導入するため、プラズマ処理室には荷電粒子よ
りも寿命の長い酸素ラジカルのみが導入されるので、該
酸素ラジカルには荷電粒子が殆ど含まれていない。この
ため、該酸素ラジカルを用いてレジストマスクを除去す
ると、レジストマスクから放出される水素の量が低減す
る。
【0027】第5の容量素子の製造方法において、プラ
ズマ分離型プラズマ処理装置はダウンフロー型プラズマ
処理装置であることが好ましい。
【0028】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る容量素子について、図1を参照
しながら説明する。
【0029】図1に示すように、半導体基板10の上に
は、例えば第1の白金膜からなる下部電極11、強誘電
体膜又は高誘電体膜からなる容量絶縁膜12、第2の白
金膜からなる上部電極13からなる容量素子が順次形成
されており、該容量素子の上には該容量素子を覆うよう
に保護絶縁膜14が堆積されている。保護絶縁膜14
に、上部電極13と上部電極用配線とを接続するための
第1のコンタクトホール16A、及び下部電極11と下
部電極用配線とを接続するための第2のコンタクトホー
ル16Bが形成されている。
【0030】第1の実施形態の特徴として、第1のコン
タクトホール16Aの開口部の面積及び第2のコンタク
トホール16Bの開口部の面積は、それぞれ5μm2
下に設定されている。
【0031】図2は、コンタクトホールの開口部の面積
と容量素子の絶縁耐性との関係を示しており、開口部の
面積が5μm2 以下になると、容量素子の絶縁耐性は急
激に向上する。
【0032】コンタクトホールの開口部の面積が5μm
2 以下になると、容量素子の絶縁耐性が急激に向上する
理由としては、以下のように考えられる。すなわち、第
1及び第2のコンタクトホール16A、16Bを形成す
るためのレジストマスクを酸素ラジカルを用いて除去す
る工程において、レジストマスクから水素が放出される
が、レジストマスクの開口部の面積が小さいため、水素
は容量絶縁膜12に殆ど到達しないので、強誘電体膜又
は高誘電体膜を構成する絶縁性金属酸化物は殆ど還元さ
れないのである。従って、第1の実施形態によると、容
量素子の絶縁耐性は大きく向上する。 (第2の実施形態)以下、本発明の第2の実施形態に係
る容量素子の製造方法について、図3(a)及び(b)
を参照しながら説明する。
【0033】まず、図3(a)に示すように、半導体基
板10の上に例えば第1の白金膜からなる下部電極11
を形成した後、該下部電極11の上に強誘電体膜又は高
誘電体膜からなる容量絶縁膜12を形成し、その後、容
量絶縁膜12の上に例えば第2の白金膜からなる上部電
極13を形成する。次に、上部電極13の上に、下部電
極11、容量絶縁膜12及び上部電極13を覆うように
全面に亘って保護絶縁膜14を堆積する。
【0034】次に、保護絶縁膜14の上に、コンタクト
ホール形成用開口部を有するマスク例えばレジストマス
ク15を形成した後、該レジストマスク15を用いて保
護絶縁膜14に対してドライエッチングを行なって、保
護絶縁膜14に、上部電極13と上部電極用配線とを接
続するための第1のコンタクトホール16A及び下部電
極11と下部電極用配線とを接続するための第2のコン
タクトホール16Bをそれぞれ形成する。このようにす
ると、上部電極13は第1のコンタクトホール16Aに
露出すると共に、下部電極11は第2のコンタクトホー
ル16Bに露出する。
【0035】次に、図3(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク15を除
去する。
【0036】第2の実施形態によると、レジストマスク
15を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク15
から水素が殆ど発生しないので、水素が容量絶縁膜であ
る強誘電体膜又は高誘電体膜中に拡散して、強誘電体膜
又は高誘電体膜を構成する絶縁性金属酸化物を還元させ
る事態を防止できる。 (第3の実施形態)以下、本発明の第3の実施形態に係
る容量素子の製造方法について、図4(a)及び(b)
を参照しながら説明する。
【0037】まず、図4(a)に示すように、半導体基
板20の上に例えば第1の白金膜からなる下部電極21
を形成した後、該下部電極21の上に、容量絶縁膜22
となる強誘電体膜又は高誘電体膜及び上部電極23とな
る第2の白金膜を順次堆積し、その後、第2の白金膜の
上にレジストマスク24を形成する。
【0038】次に、レジストマスク24を用いて第2の
白金膜及び強誘電体膜又は高誘電体膜に対して順次エッ
チングを行なって、第2の白金膜からなる上部電極23
及び強誘電体膜又は高誘電体膜からなる容量絶縁膜22
を形成する。
【0039】次に、図4(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク24を除
去する。
【0040】第3の実施形態によると、レジストマスク
24を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク24
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。 (第4の実施形態)以下、本発明の第4の実施形態に係
る容量素子の製造方法について、図5(a)及び(b)
を参照しながら説明する。
【0041】まず、図5(a)に示すように、半導体基
板30の上に例えば第1の白金膜からなる下部電極31
を形成した後、該下部電極31の上に、容量絶縁膜32
となる強誘電体膜又は高誘電体膜及び上部電極33とな
る第2の白金膜を順次堆積し、その後、第2の白金膜の
上にレジストマスク34を形成する。
【0042】次に、レジストマスク34を用いて第2の
白金膜に対してエッチングを行なって、第2の白金膜か
らなる上部電極33を形成する。
【0043】次に、図5(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク34を除
去する。
【0044】第4の実施形態によると、レジストマスク
34を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク34
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。 (第5の実施形態)以下、本発明の第5の実施形態に係
る容量素子の製造方法について、図6(a)及び(b)
を参照しながら説明する。
【0045】まず、図6(a)に示すように、半導体基
板40の上に例えば第1の白金膜からなる下部電極41
を形成した後、該下部電極41の上に、容量絶縁膜42
となる強誘電体膜又は高誘電体膜を堆積し、その後、強
誘電体膜又は高誘電体膜の上にレジストマスク43を形
成する。
【0046】次に、レジストマスク43を用いて強誘電
体膜又は高誘電体膜に対してエッチングを行なって容量
絶縁膜42を形成する。
【0047】次に、図5(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク43を除
去する。
【0048】第5の実施形態によると、レジストマスク
43を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク43
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。 (第6の実施形態)以下、本発明の第6の実施形態に係
る容量素子の製造方法について、図7(a)及び(b)
を参照しながら説明する。
【0049】まず、図7(a)に示すように、半導体基
板50の上に例えば第1の白金膜からなる下部電極51
を形成した後、該下部電極51の上に、容量絶縁膜52
となる強誘電体膜又は高誘電体膜、及び保護絶縁膜53
となるシリコン酸化膜を順次堆積し、その後、シリコン
酸化膜の上にレジストマスク54を形成する。
【0050】次に、レジストマスク54を用いて、シリ
コン酸化膜及び強誘電体膜又は高誘電体膜に対して順次
エッチングを行なって、保護絶縁膜53及び容量絶縁膜
52を形成する。
【0051】次に、図7(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク54を除
去する。
【0052】第6の実施形態によると、レジストマスク
54を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク54
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。 (第7の実施形態)以下、本発明の第7の実施形態に係
る容量素子の製造方法について、図8(a)及び(b)
を参照しながら説明する。
【0053】まず、図8(a)に示すように、半導体基
板60の上に、下部電極61となる白金膜及び容量絶縁
膜62となる強誘電体膜又は高誘電体膜を順次堆積し、
その後、強誘電体膜又は高誘電体膜の上にレジストマス
ク63を形成する。
【0054】次に、レジストマスク63を用いて、強誘
電体膜又は高誘電体膜及び白金膜に対して順次エッチン
グを行なって、容量絶縁膜62及び下部電極61を形成
する。
【0055】次に、図8(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク63を除
去する。
【0056】第7の実施形態によると、レジストマスク
63を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク63
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。 (第8の実施形態)以下、本発明の第8の実施形態に係
る容量素子の製造方法について、図9(a)及び(b)
を参照しながら説明する。
【0057】まず、図9(a)に示すように、半導体基
板70の上に、下部電極71となる白金膜、容量絶縁膜
72となる強誘電体膜又は高誘電体膜、及び保護絶縁膜
73となるシリコン酸化膜を順次堆積し、その後、シリ
コン酸化膜の上にレジストマスク74を形成する。
【0058】次に、レジストマスク74を用いて、シリ
コン酸化膜、強誘電体膜又は高誘電体膜及び白金膜に対
して順次エッチングを行なって、保護絶縁膜73、容量
絶縁膜72及び下部電極71を形成する。
【0059】次に、図9(b)に示すように、有機溶剤
からなるマスク剥離剤を用いてレジストマスク74を除
去する。
【0060】第8の実施形態によると、レジストマスク
74を有機溶剤からなるマスク剥離剤を用いて除去する
ため、レジスト除去工程において、レジストマスク74
から水素が発生しないので、水素が容量絶縁膜である強
誘電体膜又は高誘電体膜中に拡散して、強誘電体膜又は
高誘電体膜を構成する絶縁性金属酸化物を還元させる事
態を防止できる。
【0061】尚、第2〜第8の実施形態においては、有
機溶剤からなるマスク剥離剤を用いてレジストマスクを
除去したが、これに代えて、弗酸、硫酸、塩酸、硝酸、
水酸化アンモニウム及び脱イオン熱水のうちの少なくと
も1つ含む溶剤からなるマスク剥離剤を用いてレジスト
マスクを除去してもよい。 (第9の実施形態)以下、本発明の第9の実施形態に係
る容量素子の製造方法について説明する。第9の実施形
態は、第2〜第8の実施形態に対して、レジストマスク
を除去するマスク除去工程が異なるのみであるから、以
下においてはマスク除去工程のみについて説明する。
【0062】まず、オゾンガスを加熱するか、オゾンガ
スに対して遠紫外線を照射するか、又はオゾンガスに対
して加熱しながら遠紫外線を照射することによりオゾン
ガスを分解して、荷電粒子を発生させることなく酸素ラ
ジカルを発生させる。発生した酸素ラジカルをレジスト
マスクの上に導入することにより、レジストマスクと酸
素ラジカルとを化学反応させて、レジストマスクをCO
2 及びH2Oに分解し、分解されたCO2 及びH2Oを除
去する。
【0063】オゾンを加熱して酸素ラジカルを発生させ
る場合の処理条件の一例としては、オゾンの導入量が毎
分4.5リットルであり、処理温度が300℃である。
【0064】第9の実施形態によると、オゾンガスを分
解して酸素ラジカルを得るため、得られる酸素ラジカル
中には荷電粒子が殆ど存在しないので、該酸素ラジカル
を用いてレジストマスクを分解すると、レジストマスク
から放出される水素の量が低減する。このため、水素が
容量絶縁膜である強誘電体膜又は高誘電体膜中に拡散し
て、強誘電体膜又は高誘電体膜を構成する絶縁性金属酸
化物を還元させる事態を防止することができる。 (第10の実施形態)以下、本発明の第10の実施形態
に係る容量素子の製造方法について説明する。第10の
実施形態は、第2〜第8の実施形態に対して、レジスト
マスクを除去するマスク除去工程が異なるのみであるか
ら、以下においてはマスク除去工程のみについて説明す
る。
【0065】まず、酸素ガスを誘導結合型プラズマ処理
装置又は容量結合型プラズマ処理装置のチャンバー内に
導入すると共に、チャンバー内の対向電極間又は同軸電
極間にプラズマを発生させることにより、プラズマによ
り酸素ガスを分解して酸素ラジカルを発生させる。発生
した酸素ラジカルを、チャンバー内に設けられたステー
ジの上に載置された半導体基板の上に導入して、レジス
トマスクと酸素ラジカルとを化学反応させることによ
り、レジストマスクをCO2 及びH2Oに分解し、分解
されたCO2 及びH2Oを除去する。
【0066】この場合の処理条件としては、チャンバー
内の圧力が0.5〜1Torrであり、酸素ガスの導入
量が200〜500sccmであり、対向電極又は同軸
電極に印加する高周波電力(周波数:13.56MH
z)のパワーが400〜1000Wであり、ステージの
温度が100〜200℃であることが好ましく、最適な
処理条件は、チャンバー内の圧力が0.5Torr、酸
素ガスの導入量が400sccm、高周波電力(周波
数:13.56MHz)のパワーが800W、ステージ
の温度が150℃である。
【0067】第10の実施形態によると、誘導結合型プ
ラズマ処理装置又は容量結合型プラズマ処理装置におい
て発生するプラズマにより酸素ガスを分解して酸素ラジ
カルを得るため、得られる酸素ラジカル中には荷電粒子
が殆ど存在しないので、該酸素ラジカルを用いてレジス
トマスクを分解すると、レジストマスクから放出される
水素の量が低減する。このため、水素が容量絶縁膜であ
る強誘電体膜又は高誘電体膜中に拡散して、強誘電体膜
又は高誘電体膜を構成する絶縁性金属酸化物を還元させ
る事態を防止することができる。 (第11の実施形態)以下、本発明の第11の実施形態
に係る容量素子の製造方法について説明する。第11の
実施形態は、第2〜第8の実施形態に対して、レジスト
マスクを除去するマスク除去工程が異なるのみであるか
ら、以下においてはマスク除去工程のみについて説明す
る。
【0068】第11の実施形態においては、酸素ラジカ
ルを発生させるプラズマ発生室とレジストマスクを除去
するプラズマ処理室とが分離しているプラズマ分離型処
理装置例えばダウンフロー型プラズマ処理装置を用い、
プラズマ発生室で発生したプラズマにより酸素ガスを分
解して酸素ラジカルを発生させた後、荷電粒子よりも寿
命の長い酸素ラジカルのみをダウンフロー方式でプラズ
マ処理室に導入する。プラズマ処理室においては、導入
した酸素ラジカルを、チャンバー内に設けられたステー
ジの上に載置された半導体基板の上に供給して、レジス
トマスクと酸素ラジカルとを化学反応させることによ
り、レジストマスクをCO2 及びH2Oに分解し、分解
されたCO2 及びH2Oを除去する。
【0069】この場合の処理条件は、第10の実施形態
と同様、チャンバー内の圧力が0.5〜1Torrであ
り、酸素ガスの導入量が200〜500sccmであ
り、電極に印加する高周波電力(周波数:13.56M
Hz)のパワーが400〜1000Wであり、ステージ
の温度が100〜200℃であることが好ましく、最適
条件は、チャンバー内の圧力が0.5Torr、酸素ガ
スの導入量が400sccm、高周波電力(周波数:1
3.56MHz)のパワーが800W、ステージの温度
が150℃である。
【0070】第11の実施形態によると、プラズマ発生
室で発生したプラズマによって酸素ガスを分解すること
により得られた酸素ラジカルをプラズマ処理室に導入す
るため、プラズマ処理室には荷電粒子よりも寿命の長い
酸素ラジカルのみが導入されるので、該酸素ラジカルに
は荷電粒子が殆ど含まれていない。このため、該酸素ラ
ジカルを用いてレジストマスクを分解すると、レジスト
マスクから放出される水素の量が低減する。このため、
水素が容量絶縁膜である強誘電体膜又は高誘電体膜中に
拡散して、強誘電体膜又は高誘電体膜を構成する絶縁性
金属酸化物を還元させる事態を防止することができる。
【0071】以下、第2〜第11の実施形態に係る容量
素子の製造方法を評価するために行なった評価テストに
ついて図10及び図11を参照しながら説明する。
【0072】図10は、従来の方法でマスクパターンを
除去した場合、マスク剥離剤を用いてマスクパターンを
除去した場合(第2〜第8の実施形態)、オゾンガスか
ら発生した酸素ラジカルを用いてマスクパターンを除去
した場合(第9の実施形態)、誘導結合型プラズマ処理
装置において発生した酸素ラジカルを用いてマスクパタ
ーンを除去した場合(第10の実施形態)、及びダウン
フロー型プラズマ処理装置において発生した酸素ラジカ
ルを用いてマスクパターンを除去した場合(第11の実
施形態)における、容量絶縁膜に含まれる水素量を任意
単位で示したものである。図10から分かるように、第
2〜第11の実施形態によると、従来の方法に比べて容
量絶縁膜に含まれる水素の量は大きく低減している。
【0073】また、図11は、従来の方法により得られ
た容量素子及び本発明の各方法により得られた容量素子
の絶縁耐性を示しており、図11から分かるように、本
発明の各方法により得られた容量素子の絶縁耐性は40
Vであって、従来の方法により得られた容量素子の絶縁
耐性(20V)に比べて大きく向上している。
【0074】
【発明の効果】本発明に係る第1又は第2の容量素子に
よると、コンタクトホールの開口部面積が5μm2 以下
であるため、レジストマスクから放出された水素は、容
量絶縁膜に殆ど到達せず、強誘電体膜又は高誘電体膜を
構成する絶縁性金属酸化物を殆ど還元しないので、容量
素子の絶縁耐性は大きく向上する。
【0075】本発明に係る第1又は第2の容量素子の製
造方法によると、レジストマスクから水素が発生しない
ため、水素が容量絶縁膜である強誘電体膜又は高誘電体
膜中に拡散して、強誘電体膜又は高誘電体膜を構成する
絶縁性金属酸化物を還元させる事態を防止できるので、
容量素子の電気特性の劣化を確実に防止することができ
る。
【0076】第1又は第2の容量素子の製造方法におい
て、マスク剥離剤が、有機溶剤、弗酸、硫酸、塩酸、硝
酸、水酸化アンモニウム及び脱イオン熱水のうちの少な
くとも1つを含む材料であると、レジストマスクから水
素を発生させることなくレジストマスクを除去すること
ができる。
【0077】本発明に係る第3〜第5の容量素子の製造
方法によると、レジストマスクを除去する酸素ラジカル
には荷電粒子が殆ど含まれていないため、レジストマス
クから放出される水素の量が低減するので、水素が容量
絶縁膜である強誘電体膜又は高誘電体膜中に拡散して、
強誘電体膜又は高誘電体膜を構成する絶縁性金属酸化物
を還元させる事態を防止でき、これによって、容量素子
の電気特性の劣化を確実に防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る容量素子の断面
図である。
【図2】コンタクトホールの開口部の面積と容量素子の
絶縁耐性との関係を示す図である。
【図3】(a)及び(b)は本発明の第2の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図4】(a)及び(b)は本発明の第3の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図5】(a)及び(b)は本発明の第4の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図6】(a)及び(b)は本発明の第5の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図7】(a)及び(b)は本発明の第6の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図8】(a)及び(b)は本発明の第7の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図9】(a)及び(b)は本発明の第8の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
【図10】従来の方法でレジストマスクを除去した場
合、マスク剥離剤を用いてレジストマスクを除去した場
合、オゾンガスから発生した酸素ラジカルを用いてレジ
ストマスクを除去した場合、及び誘導結合型プラズマ装
置又はダウンフロー型プラズマ装置において発生した酸
素ラジカルを用いてレジストマスクを除去した場合にお
ける、容量絶縁膜に含まれる水素の量を示す図である。
【図11】従来の方法により得られた容量素子及び本発
明の各方法により得られた容量素子における容量絶縁膜
の絶縁耐性を示す図である。
【図12】(a)及び(b)は従来の容量素子の製造方
法の各工程を示す断面図である。
【符号の説明】
10 半導体基板 11 下部電極 12 容量絶縁膜 13 上部電極 14 保護絶縁膜 15 レジストマスク 16A 第1のコンタクトホール 16B 第2のコンタクトホール 20 半導体基板 21 下部電極 22 容量絶縁膜 23 上部電極 24 レジストマスク 30 半導体基板 31 下部電極 32 容量絶縁膜 33 上部電極 34 レジストマスク 40 半導体基板 41 下部電極 42 容量絶縁膜 43 レジストマスク 50 半導体基板 51 下部電極 52 容量絶縁膜 53 保護膜 54 レジストマスク 60 半導体基板 61 下部電極 62 容量絶縁膜 63 レジストマスク 70 半導体基板 71 下部電極 72 容量絶縁膜 73 保護膜 74 レジストマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/10 451 H01L 29/78 371 21/8247 29/788 29/792 // G03F 7/42 (72)発明者 伊東 豊二 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 三河 巧 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上に順次形成された、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜、上部電極及び保護絶縁膜から構成される容量
    素子であって、 前記保護絶縁膜には、前記下部電極と下部電極用配線と
    を接続するか又は前記上部電極と上部電極用配線とを接
    続するためのコンタクトホールが形成されており、 前記コンタクトホールの開口部の面積は5μm2 以下で
    あることを特徴とする容量素子。
  2. 【請求項2】 基板上に順次形成された、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜、上部電極及び保護絶縁膜から構成される容量
    素子であって、 前記保護絶縁膜には、前記下部電極と下部電極用配線と
    を接続するための第1のコンタクトホール及び前記上部
    電極と上部電極用配線とを接続するための第2のコンタ
    クトホールが形成されており、 前記第1のコンタクトホール及び第2のコンタクトホー
    ルの各開口部の面積はそれぞれ5μm2 以下であること
    を特徴とする容量素子。
  3. 【請求項3】 レジストマスクを用いて、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜、上部電極及び保護絶縁膜から構成される容量
    素子を形成する素子形成工程と、前記レジストマスクを
    除去するマスク除去工程とを備えた容量素子の製造方法
    であって、 前記マスク除去工程は、前記レジストマスクをマスク剥
    離剤を用いて除去する工程を含むことを特徴とする容量
    素子の製造方法。
  4. 【請求項4】 レジストマスクを用いて、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜及び上部電極から構成される容量素子を形成す
    る素子形成工程と、前記下部電極及び上部電極のうちの
    少なくとも1つが露出した状態で前記レジストマスクを
    除去するマスク除去工程とを備えた容量素子の製造方法
    であって、 前記マスク除去工程は、前記レジストマスクをマスク剥
    離剤を用いて除去する工程を含むことを特徴とする容量
    素子の製造方法。
  5. 【請求項5】 前記マスク剥離剤は、有機溶剤、弗酸、
    硫酸、塩酸、硝酸、水酸化アンモニウム及び脱イオン熱
    水のうちの少なくとも1つを含む材料であることを特徴
    とする請求項3又は4に記載の容量素子の製造方法。
  6. 【請求項6】 レジストマスクを用いて、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜及び上部電極から構成される容量素子を形成す
    る素子形成工程と、前記レジストマスクを除去するマス
    ク除去工程とを備えた容量素子の製造方法であって、 前記マスク除去工程は、オゾンガスが分解して発生した
    酸素ラジカルを用いて前記レジストマスクを除去する工
    程を含むことを特徴とする容量素子の製造方法。
  7. 【請求項7】 レジストマスクを用いて、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜及び上部電極から構成される容量素子を形成す
    る素子形成工程と、前記レジストマスクを除去するマス
    ク除去工程とを備えた容量素子の製造方法であって、 前記マスク除去工程は、誘導結合型プラズマ処理装置又
    は容量結合型プラズマ処理装置において発生したプラズ
    マによって酸素ガスを分解することにより得られた酸素
    ラジカルを用いて前記レジストマスクを除去する工程を
    含むことを特徴とする容量素子の製造方法。
  8. 【請求項8】 レジストマスクを用いて、下部電極、強
    誘電体又は高誘電体である絶縁性金属酸化膜からなる容
    量絶縁膜及び上部電極から構成される容量素子を形成す
    る素子形成工程と、前記レジストマスクを除去するマス
    ク除去工程とを備えた容量素子の製造方法であって、 前記マスク除去工程は、互いに分離されたプラズマ発生
    室及びプラズマ処理室を有するプラズマ分離型プラズマ
    処理装置における前記プラズマ発生室において発生した
    プラズマによって酸素ガスを分解することにより得られ
    た酸素ラジカルを前記プラズマ処理室に導入し、前記プ
    ラズマ処理室に導入された酸素ラジカルを用いて前記レ
    ジストマスクを除去する工程を含むことを特徴とする容
    量素子の製造方法。
  9. 【請求項9】 前記プラズマ分離型プラズマ処理装置は
    ダウンフロー型プラズマ処理装置であることを特徴とす
    る請求項8に記載の容量素子の製造方法。
JP11132841A 1998-05-26 1999-05-13 容量素子及びその製造方法 Pending JP2000049311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11132841A JP2000049311A (ja) 1998-05-26 1999-05-13 容量素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-143642 1998-05-26
JP14364298 1998-05-26
JP11132841A JP2000049311A (ja) 1998-05-26 1999-05-13 容量素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000049311A true JP2000049311A (ja) 2000-02-18

Family

ID=26467310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11132841A Pending JP2000049311A (ja) 1998-05-26 1999-05-13 容量素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000049311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026680B2 (en) 2003-03-12 2006-04-11 Fujitsu Limited Thin film capacitive element, method for producing same and electronic device
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7405921B2 (en) 2002-11-14 2008-07-29 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7026680B2 (en) 2003-03-12 2006-04-11 Fujitsu Limited Thin film capacitive element, method for producing same and electronic device

Similar Documents

Publication Publication Date Title
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
KR0185489B1 (ko) 반도체장치의 제조방법
US20010024769A1 (en) Method for removing photoresist and residues from semiconductor device surfaces
US20010016226A1 (en) Method for preparing the surface of a dielectric
US20020164887A1 (en) Etching method and etching apparatus, method for manufacturing semiconductor device, and semiconductor device
EP0250092B1 (en) Method for removing resist
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US20090258469A1 (en) Method of manufacturing semiconductor device
KR19990088548A (ko) 용량소자및그제조방법
JPH11145124A (ja) 構造化方法
JP2000049311A (ja) 容量素子及びその製造方法
US6753262B2 (en) Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
JP3416320B2 (ja) 半導体装置の製造方法
JP2001237228A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2000228499A (ja) 半導体記憶装置およびその製造方法
EP4152393A1 (en) Semiconductor structure and method for forming same
JP2007067336A (ja) 半導体装置の製造方法及び半導体装置
KR100498606B1 (ko) 귀금속 위에 오픈된 콘택홀의 세정 방법
KR100567068B1 (ko) 반도체소자의 제조방법
KR100334527B1 (ko) 반도체소자의전하저장전극형성방법
KR100378344B1 (ko) 저온 공정을 이용한 pzt 박막 손상 회복 방법
KR20040001227A (ko) 캐패시터 형성 방법
KR100207516B1 (ko) 반도체 장치의 패턴 형성방법
KR19980057062A (ko) 반도체 장치의 전하저장전극 형성방법
JP2005086065A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311