JPH06295993A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH06295993A
JPH06295993A JP4115593A JP11559392A JPH06295993A JP H06295993 A JPH06295993 A JP H06295993A JP 4115593 A JP4115593 A JP 4115593A JP 11559392 A JP11559392 A JP 11559392A JP H06295993 A JPH06295993 A JP H06295993A
Authority
JP
Japan
Prior art keywords
film
dry etching
gas
etching
srtio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4115593A
Other languages
English (en)
Other versions
JP2855956B2 (ja
Inventor
Hidemitsu Aoki
秀充 青木
Toshimi Hashimoto
敏己 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4115593A priority Critical patent/JP2855956B2/ja
Publication of JPH06295993A publication Critical patent/JPH06295993A/ja
Application granted granted Critical
Publication of JP2855956B2 publication Critical patent/JP2855956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 高誘電体膜SrTiO3 膜を微細加工 【構成】 下地絶縁膜1上に形成したSrTiO3 膜2
をレジスト3をマスクに、C1系ガスまたはBr系にS
6 ,CF4 などのF系のガスを添加した混合ガスを用
いて、低圧力、高密度プラズマ下でエッチングする。残
渣を生じること無く、異方的にサブミクロン以下の形状
を加工することができる。また、エッチング中で発生し
た側壁膜4は、エッチングマスク3を除去する前に、氷
酢酸のヨウ素液と硝酸とフッ酸の混合溶液にて除去し、
その後、エッチングマスクを除去することで、パターニ
ングされたSrTiO3 膜のみを残す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体デバイス等に用
いるSrTiO3 のドライエッチング方法に関する。
【0002】
【従来の技術】LSI技術の微細化が進むにつれ、微小
領域で容量が大きい高誘電体膜の検討が進められてい
る。特に、SrTiO3 膜は、誘電率が高く、薄膜化す
ることでより高い容量を得ることができるなど今後のD
RAMの容量膜等として期待されている。
【0003】このSrTiO3 膜の加工には、HC1等
の溶液によるウエットエッチングや、ミリング等のドラ
イエッチングで加工が試みられている。
【0004】
【発明が解決しようとする課題】ウエットエッチングで
は、サイドエッチング量をサブミクロン以下に抑制する
ことが困難である。また、ミリング等の物理スパッタリ
ングによるエッチングは、揮発性の反応生成物を形成せ
ず、被エッチング物がレジスト側壁に付着するだけであ
り、寸法精度を重要視する微細加工には向いていない。
また,物理スパタリングによるエッチングは、化学的に
反応しないため、下地膜との選択比を得ることも難し
い。このように従来の方法では、いずれもサブロクロン
以下の微細加工をすることは困難である。
【0005】本発明は、このような従来の問題点を解決
し、SrTiO3 膜をサブミクロン以下に加工するドラ
イエッチング方法を提供することを目的とする。
【0006】
【課題を解決するための手段】高誘電体SrTiO3
ドライエッチングは、C1系またはBr系ガスを用い
て、F系のガスを添加し、プラズマエッチングする。
【0007】エッチング中に発生した側壁膜は、エッチ
ングマスクを除去する前に氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液にて除去し、この後エッチングマスクを
除去する。
【0008】
【作用】本発明におけるSrTiO3 膜のドライエッチ
ング方法は、異方的にサブミクロン以下の形状を加工す
ることができ、F系のガスを添加することにより、残渣
を生じること無くエッチングすることができる。また、
形状加工後、該ウエットエッチング処理を施することに
より下地膜や残されたSrTiO3 膜にダメージを殆ど
与えることなく、側壁に付着した膜を容易に除去するこ
とができる。
【0009】
【実施例】図1(a)に断面を示すSiO2 等の下地酸
化膜1上に、スパッタ法または、CVD(Chemic
al Vaper Deposition)法により、
厚さ0.1μmのSrTiO3 膜2を形成する。この膜
上にフォトレジストを塗布し、通常のフォトレジスト工
程によりレジストマスク3を形成する。
【0010】次いで、低圧力下で、高密度プラズマを形
成できるECR(ElectronCyclotron
Resonance)エッチング装置を用い、Cl2
ガスまたはHBrガスで図1(b)に示すようにSrT
iO3 膜2をエッチングする。エッチングガス圧は10
-3Torr,マイクロ波パワーは300W,RFパワー
は150Wとした。下地絶縁膜1との選択比は5であっ
た。10-4〜10-3Torr程度の低圧力でも1010
1011個/cm3 程度の高密度プラズマを発生できる装
置を用いることが望ましい。
【0011】エッチング中、図1(b)に示すように側
壁膜4が生じる。
【0012】この側壁膜4が付着した試料を、レジスト
マスク3を除去する前に、氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液に数秒浸し、水洗処理を施すことより、
図1(c)に示すように側壁膜4を除去し、その後、O
2 ガスアッシングによりレジストマスク3を除去し、図
1(d)に示すようにSrTiO3 膜のみを残す。
【0013】Cl2 ガスまたはHBrガスのみの場合、
下地絶縁膜1上に残渣が生じるが、SF6 ガスまたはC
4 ガス等のF系のガスを添加してエッチングすると残
渣が生じない。エッチング条件としては例えばCl2
たはHBrに、SF6 またはCF4 を10%添加する。
ガス圧は10-3Torr、パワーは図1の実施例と同じ
とした。
【0014】上記のマスク形式には、多層レジストマス
クを用いてもよく,EB(Electron Bea
m)による露光工程を用いても良い。
【0015】
【発明の効果】本発明におけるSrTiO3 膜のドライ
エッチング方法は、残渣を生じること無く、異方的にサ
ブミクロン以下の形状を加工することができる.この微
細加工により、高集積メモリ等で使用されるキャパシタ
ーの容量を向上することができる。
【0016】更に、このSrTiO3 膜の微細加工方法
は、Y系,Bi系,Tl系などの酸化物超伝導体膜の微
細加工にも応用できる。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の製造工程を工程順
に示す半導体チップの概略図である。
【0017】
【符号の説明】
1 下地酸化膜 2 高誘電体膜(SrTiO3 ) 3 レジストマスク 4 側壁膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 高誘電体SrTiO3 のドライエッチン
    グ工程に於いて、C1系ガスまたはBr系ガスを用い
    て、プラズマエッチングすることを特徴とするドライエ
    ッチング方法。
  2. 【請求項2】高誘電体SrTiO3 のドライエッチング
    工程に於いて、C1系ガスまたはBr系にF系のガスを
    添加することを特徴とするドライエッチング方法。
  3. 【請求項3】高誘電体SrTiO3 のドライエッチング
    工程に於いて、エッチング中に発生した側壁膜を、エッ
    チングマスクを除去する前に氷酢酸のヨウ素液と硝酸と
    フッ酸の混合溶液にて除去し、この後エッチングマスク
    を除去することを特徴とするドライエッチングの後処理
    方法。
  4. 【請求項4】ドライエッチングの対象をSrTiO3
    代えて酸化物超伝導体とする請求項1,2または3 記載
    のドライエッチング方法。
JP4115593A 1992-05-08 1992-05-08 ドライエッチング方法 Expired - Fee Related JP2855956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4115593A JP2855956B2 (ja) 1992-05-08 1992-05-08 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4115593A JP2855956B2 (ja) 1992-05-08 1992-05-08 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH06295993A true JPH06295993A (ja) 1994-10-21
JP2855956B2 JP2855956B2 (ja) 1999-02-10

Family

ID=14666451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4115593A Expired - Fee Related JP2855956B2 (ja) 1992-05-08 1992-05-08 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2855956B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
EP1158576A2 (en) * 2000-05-26 2001-11-28 Tokyo Electron Limited Method for etching a compound metal oxide film and processing apparatus
US6527856B2 (en) * 2000-04-20 2003-03-04 International Business Machines Corporation Method for changing surface termination of a perovskite oxide substrate surface
JP2003332465A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体メモリデバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004010A (ja) * 1999-04-28 2000-01-07 Matsushita Electron Corp 容量素子の製造方法
US6527856B2 (en) * 2000-04-20 2003-03-04 International Business Machines Corporation Method for changing surface termination of a perovskite oxide substrate surface
EP1158576A2 (en) * 2000-05-26 2001-11-28 Tokyo Electron Limited Method for etching a compound metal oxide film and processing apparatus
EP1158576A3 (en) * 2000-05-26 2004-11-24 Tokyo Electron Limited Method for etching a compound metal oxide film and processing apparatus
JP2003332465A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体メモリデバイスの製造方法

Also Published As

Publication number Publication date
JP2855956B2 (ja) 1999-02-10

Similar Documents

Publication Publication Date Title
US5849639A (en) Method for removing etching residues and contaminants
US4343677A (en) Method for patterning films using reactive ion etching thereof
US5411631A (en) Dry etching method
KR100275754B1 (ko) 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
US6436723B1 (en) Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device
JPH023920A (ja) エッチング方法
US20060263729A1 (en) Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
US6184134B1 (en) Dry process for cleaning residues/polymers after metal etch
JP2008218867A (ja) 半導体装置の製造方法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US7112834B1 (en) Gate etch process
KR100732591B1 (ko) 반도체 장치의 제조 방법
JPH06295993A (ja) ドライエッチング方法
TW200425267A (en) Method of manufacturing semiconductor device
US6652666B2 (en) Wet dip method for photoresist and polymer stripping without buffer treatment step
JP2983356B2 (ja) 半導体素子の製造方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JPH0582496A (ja) レジスト除去方法及びその装置
JPH09270420A (ja) 半導体装置の製造方法
JPH0218577B2 (ja)
JPH07249607A (ja) 半導体装置の製造方法
JPH06349785A (ja) 半導体装置の製造方法
JP2678049B2 (ja) 半導体装置の洗浄方法
KR19980068184A (ko) 반도체장치 제조공정의 포토레지스트 제거방법
KR100266900B1 (ko) 디램 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees