JPH06295993A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH06295993A JPH06295993A JP4115593A JP11559392A JPH06295993A JP H06295993 A JPH06295993 A JP H06295993A JP 4115593 A JP4115593 A JP 4115593A JP 11559392 A JP11559392 A JP 11559392A JP H06295993 A JPH06295993 A JP H06295993A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- gas
- etching
- srtio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高誘電体膜ＳｒＴｉＯ3 膜を微細加工
【構成】 下地絶縁膜１上に形成したＳｒＴｉＯ3 膜２
をレジスト３をマスクに、Ｃ１系ガスまたはＢｒ系にＳ
Ｆ6 ，ＣＦ4 などのＦ系のガスを添加した混合ガスを用
いて、低圧力、高密度プラズマ下でエッチングする。残
渣を生じること無く、異方的にサブミクロン以下の形状
を加工することができる。また、エッチング中で発生し
た側壁膜４は、エッチングマスク３を除去する前に、氷
酢酸のヨウ素液と硝酸とフッ酸の混合溶液にて除去し、
その後、エッチングマスクを除去することで、パターニ
ングされたＳｒＴｉＯ3 膜のみを残す。
をレジスト３をマスクに、Ｃ１系ガスまたはＢｒ系にＳ
Ｆ6 ，ＣＦ4 などのＦ系のガスを添加した混合ガスを用
いて、低圧力、高密度プラズマ下でエッチングする。残
渣を生じること無く、異方的にサブミクロン以下の形状
を加工することができる。また、エッチング中で発生し
た側壁膜４は、エッチングマスク３を除去する前に、氷
酢酸のヨウ素液と硝酸とフッ酸の混合溶液にて除去し、
その後、エッチングマスクを除去することで、パターニ
ングされたＳｒＴｉＯ3 膜のみを残す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイス等に用
いるＳｒＴｉＯ3 のドライエッチング方法に関する。
いるＳｒＴｉＯ3 のドライエッチング方法に関する。
【０００２】
【従来の技術】ＬＳＩ技術の微細化が進むにつれ、微小
領域で容量が大きい高誘電体膜の検討が進められてい
る。特に、ＳｒＴｉＯ3 膜は、誘電率が高く、薄膜化す
ることでより高い容量を得ることができるなど今後のＤ
ＲＡＭの容量膜等として期待されている。
領域で容量が大きい高誘電体膜の検討が進められてい
る。特に、ＳｒＴｉＯ3 膜は、誘電率が高く、薄膜化す
ることでより高い容量を得ることができるなど今後のＤ
ＲＡＭの容量膜等として期待されている。
【０００３】このＳｒＴｉＯ3 膜の加工には、ＨＣ１等
の溶液によるウエットエッチングや、ミリング等のドラ
イエッチングで加工が試みられている。
の溶液によるウエットエッチングや、ミリング等のドラ
イエッチングで加工が試みられている。
【０００４】
【発明が解決しようとする課題】ウエットエッチングで
は、サイドエッチング量をサブミクロン以下に抑制する
ことが困難である。また、ミリング等の物理スパッタリ
ングによるエッチングは、揮発性の反応生成物を形成せ
ず、被エッチング物がレジスト側壁に付着するだけであ
り、寸法精度を重要視する微細加工には向いていない。
また，物理スパタリングによるエッチングは、化学的に
反応しないため、下地膜との選択比を得ることも難し
い。このように従来の方法では、いずれもサブロクロン
以下の微細加工をすることは困難である。
は、サイドエッチング量をサブミクロン以下に抑制する
ことが困難である。また、ミリング等の物理スパッタリ
ングによるエッチングは、揮発性の反応生成物を形成せ
ず、被エッチング物がレジスト側壁に付着するだけであ
り、寸法精度を重要視する微細加工には向いていない。
また，物理スパタリングによるエッチングは、化学的に
反応しないため、下地膜との選択比を得ることも難し
い。このように従来の方法では、いずれもサブロクロン
以下の微細加工をすることは困難である。
【０００５】本発明は、このような従来の問題点を解決
し、ＳｒＴｉＯ3 膜をサブミクロン以下に加工するドラ
イエッチング方法を提供することを目的とする。
し、ＳｒＴｉＯ3 膜をサブミクロン以下に加工するドラ
イエッチング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】高誘電体ＳｒＴｉＯ3 の
ドライエッチングは、Ｃ１系またはＢｒ系ガスを用い
て、Ｆ系のガスを添加し、プラズマエッチングする。
ドライエッチングは、Ｃ１系またはＢｒ系ガスを用い
て、Ｆ系のガスを添加し、プラズマエッチングする。
【０００７】エッチング中に発生した側壁膜は、エッチ
ングマスクを除去する前に氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液にて除去し、この後エッチングマスクを
除去する。
ングマスクを除去する前に氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液にて除去し、この後エッチングマスクを
除去する。
【０００８】
【作用】本発明におけるＳｒＴｉＯ3 膜のドライエッチ
ング方法は、異方的にサブミクロン以下の形状を加工す
ることができ、Ｆ系のガスを添加することにより、残渣
を生じること無くエッチングすることができる。また、
形状加工後、該ウエットエッチング処理を施することに
より下地膜や残されたＳｒＴｉＯ3 膜にダメージを殆ど
与えることなく、側壁に付着した膜を容易に除去するこ
とができる。
ング方法は、異方的にサブミクロン以下の形状を加工す
ることができ、Ｆ系のガスを添加することにより、残渣
を生じること無くエッチングすることができる。また、
形状加工後、該ウエットエッチング処理を施することに
より下地膜や残されたＳｒＴｉＯ3 膜にダメージを殆ど
与えることなく、側壁に付着した膜を容易に除去するこ
とができる。
【０００９】
【実施例】図１（ａ）に断面を示すＳｉＯ2 等の下地酸
化膜１上に、スパッタ法または、ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、
厚さ０．１μｍのＳｒＴｉＯ3 膜２を形成する。この膜
上にフォトレジストを塗布し、通常のフォトレジスト工
程によりレジストマスク３を形成する。
化膜１上に、スパッタ法または、ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、
厚さ０．１μｍのＳｒＴｉＯ3 膜２を形成する。この膜
上にフォトレジストを塗布し、通常のフォトレジスト工
程によりレジストマスク３を形成する。
【００１０】次いで、低圧力下で、高密度プラズマを形
成できるＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）エッチング装置を用い、Ｃｌ2
ガスまたはＨＢｒガスで図１（ｂ）に示すようにＳｒＴ
ｉＯ3 膜２をエッチングする。エッチングガス圧は１０
-3Ｔｏｒｒ，マイクロ波パワーは３００Ｗ，ＲＦパワー
は１５０Ｗとした。下地絶縁膜１との選択比は５であっ
た。１０-4〜１０-3Ｔｏｒｒ程度の低圧力でも１０10〜
１０11個／ｃｍ3 程度の高密度プラズマを発生できる装
置を用いることが望ましい。
成できるＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）エッチング装置を用い、Ｃｌ2
ガスまたはＨＢｒガスで図１（ｂ）に示すようにＳｒＴ
ｉＯ3 膜２をエッチングする。エッチングガス圧は１０
-3Ｔｏｒｒ，マイクロ波パワーは３００Ｗ，ＲＦパワー
は１５０Ｗとした。下地絶縁膜１との選択比は５であっ
た。１０-4〜１０-3Ｔｏｒｒ程度の低圧力でも１０10〜
１０11個／ｃｍ3 程度の高密度プラズマを発生できる装
置を用いることが望ましい。
【００１１】エッチング中、図１（ｂ）に示すように側
壁膜４が生じる。
壁膜４が生じる。
【００１２】この側壁膜４が付着した試料を、レジスト
マスク３を除去する前に、氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液に数秒浸し、水洗処理を施すことより、
図１（ｃ）に示すように側壁膜４を除去し、その後、Ｏ
2 ガスアッシングによりレジストマスク３を除去し、図
１（ｄ）に示すようにＳｒＴｉＯ3 膜のみを残す。
マスク３を除去する前に、氷酢酸のヨウ素液と硝酸とフ
ッ酸の混合溶液に数秒浸し、水洗処理を施すことより、
図１（ｃ）に示すように側壁膜４を除去し、その後、Ｏ
2 ガスアッシングによりレジストマスク３を除去し、図
１（ｄ）に示すようにＳｒＴｉＯ3 膜のみを残す。
【００１３】Ｃｌ2 ガスまたはＨＢｒガスのみの場合、
下地絶縁膜１上に残渣が生じるが、ＳＦ6 ガスまたはＣ
Ｆ4 ガス等のＦ系のガスを添加してエッチングすると残
渣が生じない。エッチング条件としては例えばＣｌ2 ま
たはＨＢｒに、ＳＦ6 またはＣＦ4 を１０％添加する。
ガス圧は１０-3Ｔｏｒｒ、パワーは図１の実施例と同じ
とした。
下地絶縁膜１上に残渣が生じるが、ＳＦ6 ガスまたはＣ
Ｆ4 ガス等のＦ系のガスを添加してエッチングすると残
渣が生じない。エッチング条件としては例えばＣｌ2 ま
たはＨＢｒに、ＳＦ6 またはＣＦ4 を１０％添加する。
ガス圧は１０-3Ｔｏｒｒ、パワーは図１の実施例と同じ
とした。
【００１４】上記のマスク形式には、多層レジストマス
クを用いてもよく，ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａ
ｍ）による露光工程を用いても良い。
クを用いてもよく，ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａ
ｍ）による露光工程を用いても良い。
【００１５】
【発明の効果】本発明におけるＳｒＴｉＯ3 膜のドライ
エッチング方法は、残渣を生じること無く、異方的にサ
ブミクロン以下の形状を加工することができる．この微
細加工により、高集積メモリ等で使用されるキャパシタ
ーの容量を向上することができる。
エッチング方法は、残渣を生じること無く、異方的にサ
ブミクロン以下の形状を加工することができる．この微
細加工により、高集積メモリ等で使用されるキャパシタ
ーの容量を向上することができる。
【００１６】更に、このＳｒＴｉＯ3 膜の微細加工方法
は、Ｙ系，Ｂｉ系，Ｔｌ系などの酸化物超伝導体膜の微
細加工にも応用できる。
は、Ｙ系，Ｂｉ系，Ｔｌ系などの酸化物超伝導体膜の微
細加工にも応用できる。
【図１】（ａ）〜（ｄ）は、本発明の製造工程を工程順
に示す半導体チップの概略図である。
に示す半導体チップの概略図である。
【００１７】
１ 下地酸化膜 ２ 高誘電体膜（ＳｒＴｉＯ3 ） ３ レジストマスク ４ 側壁膜
Claims (4)
- 【請求項１】 高誘電体ＳｒＴｉＯ3 のドライエッチン
グ工程に於いて、Ｃ１系ガスまたはＢｒ系ガスを用い
て、プラズマエッチングすることを特徴とするドライエ
ッチング方法。 - 【請求項２】高誘電体ＳｒＴｉＯ3 のドライエッチング
工程に於いて、Ｃ１系ガスまたはＢｒ系にＦ系のガスを
添加することを特徴とするドライエッチング方法。 - 【請求項３】高誘電体ＳｒＴｉＯ3 のドライエッチング
工程に於いて、エッチング中に発生した側壁膜を、エッ
チングマスクを除去する前に氷酢酸のヨウ素液と硝酸と
フッ酸の混合溶液にて除去し、この後エッチングマスク
を除去することを特徴とするドライエッチングの後処理
方法。 - 【請求項４】ドライエッチングの対象をＳｒＴｉＯ3 に
代えて酸化物超伝導体とする請求項１，２または3 記載
のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115593A JP2855956B2 (ja) | 1992-05-08 | 1992-05-08 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115593A JP2855956B2 (ja) | 1992-05-08 | 1992-05-08 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295993A true JPH06295993A (ja) | 1994-10-21 |
| JP2855956B2 JP2855956B2 (ja) | 1999-02-10 |
Family
ID=14666451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4115593A Expired - Fee Related JP2855956B2 (ja) | 1992-05-08 | 1992-05-08 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855956B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004010A (ja) * | 1999-04-28 | 2000-01-07 | Matsushita Electron Corp | 容量素子の製造方法 |
| EP1158576A2 (en) * | 2000-05-26 | 2001-11-28 | Tokyo Electron Limited | Method for etching a compound metal oxide film and processing apparatus |
| US6527856B2 (en) * | 2000-04-20 | 2003-03-04 | International Business Machines Corporation | Method for changing surface termination of a perovskite oxide substrate surface |
| JP2003332465A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 半導体メモリデバイスの製造方法 |
-
1992
- 1992-05-08 JP JP4115593A patent/JP2855956B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004010A (ja) * | 1999-04-28 | 2000-01-07 | Matsushita Electron Corp | 容量素子の製造方法 |
| US6527856B2 (en) * | 2000-04-20 | 2003-03-04 | International Business Machines Corporation | Method for changing surface termination of a perovskite oxide substrate surface |
| EP1158576A2 (en) * | 2000-05-26 | 2001-11-28 | Tokyo Electron Limited | Method for etching a compound metal oxide film and processing apparatus |
| EP1158576A3 (en) * | 2000-05-26 | 2004-11-24 | Tokyo Electron Limited | Method for etching a compound metal oxide film and processing apparatus |
| JP2003332465A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 半導体メモリデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2855956B2 (ja) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5849639A (en) | Method for removing etching residues and contaminants | |
| US4343677A (en) | Method for patterning films using reactive ion etching thereof | |
| US5411631A (en) | Dry etching method | |
| KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
| US6436723B1 (en) | Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device | |
| JPH023920A (ja) | エッチング方法 | |
| US20060263729A1 (en) | Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor | |
| US6184134B1 (en) | Dry process for cleaning residues/polymers after metal etch | |
| JP2008218867A (ja) | 半導体装置の製造方法 | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| US7112834B1 (en) | Gate etch process | |
| KR100732591B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06295993A (ja) | ドライエッチング方法 | |
| TW200425267A (en) | Method of manufacturing semiconductor device | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| US6652666B2 (en) | Wet dip method for photoresist and polymer stripping without buffer treatment step | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| JPH0218577B2 (ja) | ||
| JPH07249607A (ja) | 半導体装置の製造方法 | |
| JPH06349785A (ja) | 半導体装置の製造方法 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| KR19980068184A (ko) | 반도체장치 제조공정의 포토레지스트 제거방법 | |
| KR100266900B1 (ko) | 디램 제조 방법 | |
| JPH02275627A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091127 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |