JPH0218577B2 - - Google Patents

Info

Publication number
JPH0218577B2
JPH0218577B2 JP14660583A JP14660583A JPH0218577B2 JP H0218577 B2 JPH0218577 B2 JP H0218577B2 JP 14660583 A JP14660583 A JP 14660583A JP 14660583 A JP14660583 A JP 14660583A JP H0218577 B2 JPH0218577 B2 JP H0218577B2
Authority
JP
Japan
Prior art keywords
thin film
etching
photoresist
electrode
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14660583A
Other languages
English (en)
Other versions
JPS6039833A (ja
Inventor
Shunji Seki
Takashi Umigami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14660583A priority Critical patent/JPS6039833A/ja
Publication of JPS6039833A publication Critical patent/JPS6039833A/ja
Publication of JPH0218577B2 publication Critical patent/JPH0218577B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Insulating Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ta2O5薄膜のエツチング方法に関す
るもので、特に、電界効果トランジスタや高密度
集積回路などの半導体装置の作製工程に適合し
た、Ta2O5薄膜の乾式エツチング方法に関する。
〔従来技術〕
Ta2O5は、SiO2やSi3N4に比べて高い誘電率を
有する薄膜材料であるため、電界効果トランジス
タのゲート絶縁膜や高密度記憶集積回路の蓄積容
量などの用途で、その重要性が高まつている。
上述の半導体装置においては、構成材料の大部
分にホトレジストを用いた何らかの微細加工が施
されて使われている。したがつて、Ta2O5を構成
材料とした半導体装置を実現するためには、半導
体装置作製工程に適合したTa2O5薄膜のエツチン
グ方法を確立することが重要である。
従来、Ta2O5薄膜のエツチング方法としては、
濃フツ化水素酸(48%HF)とフツ化アンモニウ
ムとの混合溶液や、水酸化ナトリウムと過マンガ
ン酸カリウムとの混合水溶液をエツチング溶液と
した湿式エツチング方法が知られているに過ぎ
ず、エツチング溶液を使用しない乾式のエツチン
グ方法は開発されていなかつた。
濃フツ化水素酸とフツ化アンモニウムとの混合
溶液(エツチング液1)による湿式エツチング方
法の場合、エツチング液1の組成比が、半導体装
置作製工程に用いられる緩衝フツ酸液(49%
HF90c.c.+40%NH4F水溶液1Kg)に等しい場合
は、Ta2O5薄膜をエツチングすることができな
い。Ta2O5薄膜をエツチングするためには、濃フ
ツ素化水酸の比率を高くする必要がある。しかし
ながら、高濃度のフツ化水素酸を含んだエツチン
グ液1に対しては、半導体装置作製工程において
用いられるホトレジストが耐性を示さないため、
半導体装置作製工程に適用できないという欠点が
ある。
水酸化ナトリウムと過マンガン酸カリウムとの
混合水溶液(エツチング液2)を用いた湿式エツ
チング方法の場合は、エツチング液2中に、ナト
リウムイオンが多量に含まれているために、電界
効果トランジスタの動作特性が不安定となり、半
導体装置作製工程に適用できないという欠点があ
る。
また、上述した2種類のエツチング方法は、い
ずれもエツチング溶液を使用する湿式エツチング
方法であるために、被加工材料と基板界面でエツ
チングが急速に進行するいわゆるアンダカツテイ
ングが生ずるため、高精細な微細加工が困難であ
る。このため高い加工精度が要求される高密度集
積回路などの作製工程に適していないという欠点
がある。
〔発明の目的〕
本発明の目的は、前記した従来技術の欠点を除
去するため、含フツ素系有機化合物ガスのプラズ
マ中で発生した電界加速性を有する活性種と
Ta2O5との反応を利用して半導体装置作製工程に
適合した方法で、Ta2O5を高精細にエツチングで
きる方法を提供することにある。
〔発明の構成〕
本発明を概説すれば、本発明はTa2O5薄膜のエ
ツチング方法に関するものであつて、基板上に
Ta2O5薄膜を作製し、該薄膜をガスプラズマ中に
保持して成るTa2O5薄膜のエツチング方法におい
て、該ガスプラズマが、電界加速性を有する含フ
ツ素系メタンガスプラズマであることを特徴とす
る。
本発明を添付図面に基づいて具体的に説明する
と、第1図は、本発明方法によりTa2O5薄膜をエ
ツチングするために使用する装置の一例の断面概
略図である。
第1図において、符号1は真空室、2はカソー
ド電極、3はアノード電極、4は高周波電源、5
は反応性ガス導入口、6は真空ポンプを意味す
る。Ta2O5薄膜のエツチングを行うには、まず、
シリコンやガラスなどの基板上に形成したTa2O5
薄膜を、カソード電極2上に配置する。引続い
て、真空室1内を真空ポンプ6によつて10-5トル
以下の真空度まで排気する。その後、反応性ガス
導入口5より、例えばCF4のような含フツ素系有
機化合物ガスを、真空室1内の圧力が10ミリトル
から100ミリトル程度になるまで導入する。この
状態で、高周波電源4によつて、カソード電極2
とアノード電極3の間に高周波電力を投入し、含
フツ素系有機化合物ガスのプラズマを発生させ、
Ta2O5薄膜のエツチングを行う。
本発明は、例えばCF4のような含フツ素系メタ
ンガスのプラズマ中で発生したCF3ラジカル、F
ラジカル、F-イオンなどの活性種とTa2O5との
間の化学反応を基本原理とするものである。これ
ら活性種とTa2O5との反応によつて、プラズマ中
に露出しているTa2O5表面にTaF5を生じさせ、
それを揮発させることによつてエツチングを進行
させる。TaF5は、沸点が230℃と高いが、プラズ
マ中では放電を利用して粒子を活性化するために
表面温度を非平衡的に高くすることができるの
で、Ta2O5表面に生じたTaF5を揮発性物質とし
て取除くことが可能である。この結果、プラズマ
中には、常にTa2O5が露出した状態が維持され、
プラズマ中の活性種との反応によりエツチングが
進行する。
以下、定量的な実験データを用いて本発明を説
明する。第2図は、反応性ガスにCF4とH2の混合
ガス(組成比80:20)を用いた場合において、エ
ツチング時の真空室内の圧力(ミリトル)(横軸)
とTa2O5薄膜又はAZ1350ホトレジスト(シプレ
ー社製)のエツチング速度(Å/分)(縦軸)と
の関係の一例を示したグラフである。Ta2O5薄膜
のエツチング速度は、真空室内の圧力の低下につ
れて増加し、20ミリトルの圧力下で、210Å/分
のエツチング速度が得られた。この場合、半導体
装置作製工程において用いられるホトレジストの
エツチング速度は90Å/分と、Ta2O5薄膜のエツ
チング速度の1/2以下であることから、本発明の
エツチング方法により、ホトレジストをマスクと
して、Ta2O5薄膜の微細加工が可能である。な
お、第2図は、高周波電力密度0.2W/cm2、反応
性ガス流量50sccmの条件下における結果である
が、これはエツチング条件の一例であつて、高周
波電力密度や反応性ガス流量を変化させた場合で
も、Ta2O5薄膜のエツチングが可能で、特に、高
周波電力密度や反応性ガス流量を増大させること
によりエツチング速度を大きくすることができ
る。また、第2図は、Ta2O5薄膜を配置したカソ
ード電極を室温に保つた場合の結果であるが、
Ta2O5薄膜のエツチング過程において揮発性物質
として取除かれるTaF5の沸点が高いため、カソ
ード電極の温度を高めることにより、エツチング
速度の増大が可能である。なお、第2図では、エ
ツチング時の真空室内の圧力を20ミリトルから90
ミリトルの範囲で変化させているが、これは、エ
ツチング時の真空室内の圧力を10ミリトルから
100ミリトル程度の範囲に保つことが望ましいか
らである。なぜならば、真空室内の圧力が10ミリ
トル未満になると、安定なガスプラズマが維持で
きなくなるため、エツチングが進行せず、他方、
100ミリトル超になると、プラズマ中の活性種の
電界加速効果が小さくなるため、エツチング速度
が極端に小さくなるからである。
反応性ガスとして、CF4とH2の混合ガスを用い
た場合について説明したが、これ以外にも、
CF4、CF4とO2の混合ガス、CBrF3、CHF3など、
含フツ素系メタンガスであれば、同様にTa2O5
膜のエツチングが可能である。
〔実施例〕
以下、実施例により本発明をより具体的に説明
するが、本発明はこれら実施例に限定されるもの
ではない。
実施例 1 反応性ガスに、H2を20%混合したCF4ガスを、
ホトレジストにAZ1350(シプレー社製)を用いて
Ta2O5を微細加工し、Ta2O5をゲート絶縁膜とし
た薄膜トランジスタを作製した。該薄膜トランジ
スタの作製工程を第3図に示す。すなわち、第3
図は、本発明によるTa2O5薄膜を用いた薄膜トラ
ンジスタ作製の一例の工程図である。
第3図において、符号7は非晶質絶縁基板、8
は多結晶シリコン薄膜、9はTa2O5ゲート絶縁
膜、10はAZ1350ホトレジスト、11はドレイ
ンAl電極、12はゲートAl電極、13はソース
Al電極を意味する。
第3図に示した各工程について以下概説する。
工程A 非晶質絶縁基板7上に、多結晶シリコン
薄膜8を、気相成長法などにより形成する。
工程B 工程Aで形成した多結晶シリコン薄膜8
を、パターニングしたホトレジストをマスクと
して島状に加工する。
工程C 非晶質絶縁基板7上にTa2O5ゲート絶縁
膜9を、スパツタリング法等により形成する。
工程D 工程Cで形成したTa2O5ゲート絶縁膜9
上にAZ1350ホトレジスト10を塗布し、パタ
ーニングを施す。
工程E パターニングを施したホトレジスト10
をマスクとして、本発明のエツチング方法によ
り、Ta2O5ゲート絶縁膜9を加工する。
工程F Alを全面に蒸着し、ホトレジストを用
いて、ドレインAl電極11、ゲートAl電極1
2、ソース電極13を形成し、薄膜トランジス
タを完成する。
上記各工程に従い、工程Cにおいてゲート絶縁
膜であるTa2O51000Å形成した後、工程Eにおい
て、パターニングを施したホトレジストをマスク
として、Ta2O5をエツチングし加工した。反応性
ガスの流量が50sccm、エツチング槽内の圧力20
ミリトル、パワー密度0.2W/cm2の条件下でエツ
チング速度は210Å/分であつた。
実施例 2 実施例1において、H2を混合したCF4ガスの代
りに、CF4ガスを用いたところ、全く同様に
Ta2O5を加工することが可能であり、薄膜トラン
ジスタを作製することができた。
また、本発明によるTa2O5薄膜のエツチング方
法は、上記以外にも、高密度記憶集積回路や能動
マトリツクス表示素子のTa2O5ストレージキヤパ
シタの作製に適用できることは言うまでもない。
〔発明の効果〕
以上説明したように、本発明によれば、含フツ
素系メタンガスのプラズマ中で発生した電界加速
性を有する活性種との反応を利用することによ
り、Ta2O5薄膜を乾式方法でエツチングすること
ができる。このエツチング方法は、通常のホトレ
ジストをマスクとして、Ta2O5薄膜を高精細に加
工することができる。また、半導体素子作製工程
に適用することが可能であるから、本発明のエツ
チング方法により、Ta2O5薄膜を構成材料とする
高密度集積回路などの半導体装置を作製すること
ができるという利点がある。
【図面の簡単な説明】
第1図は、本発明方法によりTa2O5薄膜をエツ
チングするために使用する装置の一例の断面概略
図、第2図は、Ta2O5又はAZ1350ホトレジスト
のエツチング速度と真空室内の圧力との関係を示
すグラフ、第3図は、本発明によるTa2O5薄膜を
用いた薄膜トランジスタ作製の一例の工程図であ
る。 1:真空室、2:カソード電極、3:アノード
電極、4:高周波電源、5:反応性ガス導入口、
6:真空ポンプ、7:非晶質絶縁基板、8:多結
晶シリコン薄膜、9:Ta2O5ゲート絶縁膜、1
0:AZ1350ホトレジスト、11:ドレインAl電
極、12:ゲートAl電極、13:ソースAl電極。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上にTa2O5薄膜を作製し、該薄膜をガス
    プラズマ中に保持して成るTa2O5薄膜のエツチン
    グ方法において、該ガスプラズマが、電界加速性
    を有する含フツ素系メタンガスプラズマであるこ
    とを特徴とするTa2O5薄膜のエツチング方法。
JP14660583A 1983-08-12 1983-08-12 Ta↓2O↓5薄膜のエツチング方法 Granted JPS6039833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14660583A JPS6039833A (ja) 1983-08-12 1983-08-12 Ta↓2O↓5薄膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14660583A JPS6039833A (ja) 1983-08-12 1983-08-12 Ta↓2O↓5薄膜のエツチング方法

Publications (2)

Publication Number Publication Date
JPS6039833A JPS6039833A (ja) 1985-03-01
JPH0218577B2 true JPH0218577B2 (ja) 1990-04-26

Family

ID=15411505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14660583A Granted JPS6039833A (ja) 1983-08-12 1983-08-12 Ta↓2O↓5薄膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS6039833A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260634U (ja) * 1985-09-30 1987-04-15
JP2606900Y2 (ja) * 1993-01-08 2001-01-29 株式会社大林組 コンクリート打設用トレミー管

Also Published As

Publication number Publication date
JPS6039833A (ja) 1985-03-01

Similar Documents

Publication Publication Date Title
US4498953A (en) Etching techniques
US4310380A (en) Plasma etching of silicon
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JPH0786242A (ja) 半導体装置の製造方法
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
JP2012500480A (ja) バリア層除去方法及び装置
JPS6352118B2 (ja)
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
TW200300276A (en) Method of etching high aspect ratio features
KR100505175B1 (ko) 규화 루테늄 처리방법
JP3094470B2 (ja) ドライエッチング方法
JP2001358133A (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
JPH0218577B2 (ja)
WO2005071722A1 (en) Selective etch of films with high dielectric constant
JPH05251399A (ja) 枚葉式エッチャーによるシリコン窒化膜のエッチング方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
KR0168208B1 (ko) 다중합체 제거방법
JPH06295993A (ja) ドライエッチング方法
JPH0226025A (ja) コンタクトホールの形成方法
JPH0290521A (ja) 半導体装置の製造方法
JPH1050680A (ja) 白金薄膜の乾式食刻方法
KR20010112086A (ko) 반도체 장치의 제조 방법
JPS6258663A (ja) 半導体装置の製造方法
JPH0451520A (ja) 半導体装置の製造方法