JPH0218578B2 - - Google Patents

Info

Publication number
JPH0218578B2
JPH0218578B2 JP57044766A JP4476682A JPH0218578B2 JP H0218578 B2 JPH0218578 B2 JP H0218578B2 JP 57044766 A JP57044766 A JP 57044766A JP 4476682 A JP4476682 A JP 4476682A JP H0218578 B2 JPH0218578 B2 JP H0218578B2
Authority
JP
Japan
Prior art keywords
layer
build
etching
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57044766A
Other languages
English (en)
Other versions
JPS57169245A (en
Inventor
Kinsuburon Eriizaa
Josefu Reuinsutein Haiman
Aanesuto Uirenburotsuku Junia Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS57169245A publication Critical patent/JPS57169245A/ja
Publication of JPH0218578B2 publication Critical patent/JPH0218578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 反応性イオン(スパツタ)エツチングによる層
又は薄膜のエツチングは、各種の分野より具体的
には半導体集積回路製造の技術分野において、有
用である。“スパツタ”という用語は化学的な反
応性プロセスに加え、エツチングを助ける物理的
プロセスを示すためにつけ加えられる。
たとえば、ザ ベル・システム・テクニカル・
ジヤーナル(The Bell System Technical
Journal)、第58巻、1027−1036頁(1979)に発表
されたジエイ.エム.モーラン(J.M.Moran)
及びデイー・メイダン(D.Maydan)による“高
分解能、急峻プロフイル、レジストパターン”と
題する論文は、比較的厚い(2.6ミクロン)有機
薄膜又は層すなわち化学的有機材料中に(マスク
部分及び窓部分の)所望のパターンを生成するた
めの“三レベル”プロセスについて述べている。
有機物層の底面は、選択エツチングマスクとし
て、パターン成形した後有機物層を用いて選択エ
ツチすべきVLSIウエハの最上主表面上の段差と
一致している。
“VLSIウエハ”というのは、その主表面に
“非常に大規模な集積回路”を含む半導体基体を
意味する。有機物層をパターン形成する目的は、
VLSIウエハの下部物質又は材料を、窓の底部で
選択的にエツチングするためのマスクとして、得
られたパターン形成有機物層を用いるようにする
ことである。
パターン形成前の有機物層の最上面は、VLSI
ウエハの最終的なエツチングパターンの解像度を
よくするために、平坦である。有機物層の化学組
成は、典型的な場合フオトレジスト材料のそれで
ある。この有機物層のパターン形成は、二酸化シ
リコンの比較的薄い(約0.12ミクロン)中間層
と、X線、電子、イオン又は光放射に対し敏感な
比較的薄いレジストの最上部層をそれに被覆する
ことにより実現される。
二酸化シリコンの中間層及びレジストの最上部
層とともに、有機物層は“三レベル”系を構成す
る。最上部レジスト層をX線、電子又は光のパタ
ーンに露出し、続いてパターン(マスク部分で約
0.4ミクロンの厚さ、窓部分でゼロ)に従いこの
最上部レジスト層を現像した後、このようにして
パターン形成された最上部レジスト層を、エツチ
ングに対する選択マスクとして用いて、CHF3
は反応性イオンエツチングにより、パターンに従
つて二酸化シリコンの中間層が選択エツチされ
る。次に、厚い有機物層はこのようにパターン形
成された二酸化シリコンの中間層を選択マスクと
して用いて、純粋な酸素ガス中での反応性酸素イ
オン非等方性(垂直壁)スパツタエツチングによ
り、パターン形成された有機物層(すなわち、孔
又は窓がその中にあるパターン)を形成するた
め、選択的にエツチングされる。(最上部レジス
ト材料は反応性イオンエツチングにより、通常完
全に除去される)それにより、VLSIウエハはこ
のようにしてパターン形成された有機物層を選択
マスクとして用いて、ウエハの主表面に集積回路
を製作するために必要なように、エツチング、注
入、堆積等により更に処理される。
通常、集積回路の完成よりある程度前に、パタ
ーン形成された有機物層は、たとえば適当な有機
溶媒により層を溶かすことがより除去される。有
機溶媒はたとえば、本発明の発明者の一人が共通
であるイー・キンスブロン(E.Kinsbron)及び
エフ・ブライトニイ(F.Vratny)(ケース1−
14)により1980年12月8日に申請された集積回路
製作中における硬化した有機物材料の除去”と題
する特許第214171号に詳細に述べられているよう
に、ジメチルスルフオオキサイド及びアニヒドラ
ス・ヒドラジンである。
典型的な場合、パターン形成された有機物層中
の窓の底部に位置したVLSIウエハの材料又は物
質はVLSIウエハ上の各種集積回路要素を相互接
続するため、本質的に金属アルミニウムである。
そのような場合、このアルミニウムはパターン形
成された有機物層をエツチングマスクとして用い
て、三塩化ホウ素(BCl3)及び塩素(Cl2)のイ
オンとヘリウムを添加又は添加しない混合物によ
る反応性イオンエツチングによつて、次に選択的
に非等方性エツチングされる。そのような反応性
エツチングはまた、“三レベル”系の中間二酸化
物層もとり除く。いずれの場合も、このエツチン
グはパターン形成された有機物層中の窓の底部に
おいてのみ、アルミニウムを選択的に除去する。
アルミニウムのこの選択エツチングの後、“ビル
ドアツプ”として知られる材料の盛り上がりが、
パターン形成された有機物層の側壁上に残ること
が、当業者により観測されている。これらの盛り
上り又はビルドアツプはパターン形成された有機
物層を溶解させるために用いられる有機溶媒には
溶けない。従つて、パターン形成された有機物層
が溶解される時、VLSIウエハの表面上に破片と
なつてこわれ、こわれた破片は窒化シリコンの
VLSI回路を包んでしまうといつた後続のVLSI製
工程の妨害となるだけでなく、機械的な摩耗や傷
の原因となる。
これらの側壁のビルドアツプはアルミニウムの
反応性イオンエツチング中、そのエツチングの最
終生成物として形成されると、当業者は信じてき
た。従つて、これらのビルドアツプはパターン形
成された有機物層をマスクとして用いたアルミニ
ウムのエツチングで得られる解像度を損うととも
に、VLSIウエハを更に処理する際におけるパタ
ーン化された有機物層の除去の妨げになることが
認識されていなかつた。
本発明の出願人はパターン形成された有機物層
中の窓側壁上の好ましくないビルドアツプは、ア
ルミニウム又は他の下の物質に配置された窓の底
部において、有機物層の反応性イオンエツチング
中に形成され、従つてこれらのビルドアツプは、
それらが余分の予期されないマスクとして働くた
め、後続のアルミニウムのエツチングに対し、有
機物層により作られるマスクパターンの輪隔を、
好ましくないように変更する可能性があることを
見出した。本発明に従うと、これらの側壁のビル
ドアツプは有機物層の反応性イオンスパツタエツ
チング後に除去される。更に何らかの製造工程の
前に除去されるのが有利であり、どのような場合
でも、これらのビルドアツプが好ましくない効果
を生ずる可能性のあるアルミニウム又は他の下の
物質のエツチング前が有利である。より具体的に
は、ビルドアツプはそれらを適当な溶媒中に溶解
させることにより除去される。この溶解用溶媒の
選択は、パターン形成された有機物層の窓の底部
に配置された下の物質の性質を依存する。その理
由は、有機物層のスパツタエツチングが進み下の
物質が露出されたときこの露出された下の物質と
イオンとの反応によりビルドアツプが形成される
からである。すなわち、下の物質がイオンに露さ
れる段階で形成される。従つて、ビルドアツプは
この下の物質とイオンとの混合物から成り、通常
は有機物層と混つている。そのため、ビルドアツ
プを除去するための溶媒は、選択する必要があ
る。いずれにしても、ビルドアツプは反応性イオ
ンエツチングのような乾式エツチングでは除去さ
れにくい傾向があるので、有機物層の反応性イオ
ンエツチング中通常形成され存続する。
本発明の具体的な実施例において、VLSIウエ
ハ上の有機物レジスト層は、反応性酸素イオン非
等方性スパツタエツチングすなわち酸素イオンを
用いて、パターン形成される。パターン形成され
た有機物層中の得られる窓の底部には、金属アル
ミニウムが置かれる。反応性イオンエツチング中
形成される有機物レジストと組合わされたアルミ
ニウムの酸化物の側壁ビルドアツプは、開口の底
部におけるアルミニウムのエツチングに先立ち除
去される。たとえば、これらの側壁ビルドアツプ
は、フツ化アンモニウム(NH4F)を緩衝剤とし
たエチレングリコールとフツ化水素酸(HF)の
ような液体溶媒により、除去できる。ビルドアツ
プの除去後、窓の底におけるアルミニウムは、パ
ターン形成された有機物層をエツチングに対する
マスクとして用いて、たとえばBCl3及びCl2イオ
ンで選択的にエツチングされる。次に、パターン
形成された有機物層はもう1回の(今度は等方
的)反応性酸素イオンエツチング工程で除去でき
るが、有利に行うためには、アルミニウムがエツ
チングされた同じ容器中で、アルミニウムの選択
エツチングとパターン形成された有機物層の除去
の間、この容器からVLSIウエハを除去すること
なくその場所で行う。
本発明の別の実施例において、アルミニウム以
外の他の物質が、反応性酸素イオン非等方性エツ
チング工程によりパターン形成されている有機物
層中の窓の底部におけるVLSIウエハ表面上に配
置される。反応性イオン非等方性エツチング工程
の後、これらの物質のエツチングの前に、窓の側
壁からこれら物質の酸化物を適当な溶媒でとり除
く。更に別の実施例においては、有機物層の反応
性イオンエツチングは、塩素のような酸素以外の
イオンで行われる。
説明を簡単にするため、図面は比率通りの寸法
には描いていない。
第1図は本質的な絶縁層11及びアルミニウム
層12が配置されている最上部主表面20を有す
るVLSIウエハから成るプロセス途中の構造を示
す。絶縁層11は典型的な場合、窒化シリコン又
は他の絶縁体の被膜(図示されていない)を含む
か又は含まない本質的な二酸化シリコンである。
この層11は典型的な場合にはまたその内側に、
VLSIウエハ10の集積回路中のVLSIトランジス
タ(図示されていない)用のゲート電極とするた
めの、多結晶シリコンストライプ(図示されてい
ない)のような非絶縁性要素を含む。しかし、こ
の層11の露出した表面は通常絶縁性である。ア
ルミニウム層12はたとえばVLSIトランジスタ
のソース及びドレイン領域(図示されていない)
への電極を作るため、絶縁層11中の窓を通し
て、VLSIウエハ10の最上面10と接触する。
アルミニウム層12は通常絶縁層11の表面及び
VLSIウエハ10の露出された部分全体を被覆す
る。
ここで述べている(第1図乃至第5図)プロセ
スにおいて、パターン形成されたアルミニウム金
属層22(第5図)を形成するために、選択され
た部分でアルミニウム層12をエツチングするこ
とが必要である。この目的のため、比較的厚い有
機物層13(第1図)がアルミニウム層12の露
出した表面を被覆し、比較的薄い二酸化シリコン
層14が有機物層13の露出した表面を被覆し、
パターン形成されたフオトレジスト層15がフオ
トレジスト層15中の窓の位置を除いて、二酸化
シリコン層14を被覆する。これらの窓はアルミ
ニウム層12中のエツチすべき所望の部分上に
(それと位置を合せて)配置されている。
有機物層13は典型的な場合、厚さ約1.8ミク
ロンのポリマ層である。有機物層13として適し
たポリマは、ヒタチ(株式会社)により製作され
ているPIQと称するポリイミド、イー・アイ・デ
ユポン・ド、又モラス社、ウイルミントン・デラ
ウエアにより製作されているピラリンと称するポ
リイミド又はフイリツプ エイ・ハントケミカル
社、パリサデス パーク、ニユージヤージイによ
り製作されているHPRと称するノボラク型レジ
ストの種類である。層13として適当な有機材料
としては、KPR、KMER、AZ1350及びポリクロ
ムレジストのような標準的な製品も更に含まれ
る。有機材料を硬化させ、その中のパターンをプ
ラズマエツチングなどの後のプロセス工程に耐え
うるようにさせるため、有機物層のパターン形成
に先だち、典型的な場合約200ないし300℃におい
て約30ないし180分間、この層を高温ベークにす
ることが望ましい。
二酸化シリコン層14はたとえば標準的なプラ
ズマ堆積による生成物として、約0.12ミクロンの
厚さである。この二酸化シリコン層14の目的
は、反応性酸素イオン非等方性エツチングによ
り、パターン形成された有機物層23(第2図)
を形成するための後続のパターン形成に有用なパ
ターン形成後の中間パターンマスク層24((第
2図)として働かすことである。
パターン形成されたフオトレジスト層15は典
型的な場合約1.0ミクロンの厚さで、たとえば標
準的なフオトリソグラフイプロセスにより、その
中に窓が形成されている。
第1図に示された構造を第2図中に示された段
階まで進めるには、次の工程を経る。第1に、た
とえばパターン形成されたフオトレジスト層15
をエツチング用のマスクとして用いて、二酸化シ
リコン層14をCHF3による反応性イオンエツチ
ングする。それによつて、二酸化シリコン層14
は二酸化シリコンのパターン形成された中間マス
ク層24となる。次に、(硬化した)有機物層1
3を反応性酸素イオン非等方性エツチングする。
このエツチングはまた、パターン形成されたフオ
トレジスト層15を完全に除去し、それにより残
つた中間二酸化シリコン層24は、有機物層13
の酸素イオンエツチングに対する実効的なマスク
として用いられる。
有機物層13の反応性酸素イオンエツチング
は、エツチングにおいて非等方性を良くするた
め、以下で詳細に述べるように、比較的低圧及び
比較的高RFパワーにおいて、純粋な酸素ガス
(一部がイオン化)又は酸素及び容積で0.5ないし
1.0%の四フツ化炭素の混合ガス(一部がイオン
化)を用いて行われる。非等方性を良くするとい
うことは、すなわち有機物層13中の窓の壁を確
実に急峻にすることである。このようにして、有
機物層13はパターン形成された有機物層23と
なる。同時に、酸素を用いたエツチングの通常の
“過剰エツチング”中又は終了時に、パターン形
成された有機物層23の窓の底部における露出し
たアルミニウム層12上に酸化イオンが当ること
により、これら窓の側壁に、側壁ビルドアツプ3
1,32,33が生じる。典型的な場合、アルミ
ニウムを十分露出するため、有機物層中の窓を完
全に形成するように、50%過剰のエツチング
(“オーバーエツチング”)時間が加えられる。こ
れら側壁ビルドアツプ31,32,33はまた側
壁全体に渡り、パターン形成された中間マスク層
24の表面部へと延びる。
本発明に従うと、これらのビルドアツプ31,
32,33は、アルミニウム層12(第4図)の
選択エツチングに先だち除去すべきである。(第
3図) ビルドアツプ31,32,33を除去するた
め、第2図中に示された構造は、これらのビルド
アツプがその上に構成された層12から、アルミ
ニウム(又は本発明の他の実施例においては他の
物質)の酸化物を溶解させるため、適当な溶媒で
処理される。具体的には、層12がアルミニウム
の場合、適当な溶媒はエチレングリコール及び緩
衝フツ化水素酸の典型的には約2:1のモル比の
液体混合物である。緩衝フツ化水素酸は典型的な
場合、フツ化アンモニウム(NH4F)及びフツ化
水素酸(HF)の約10:1のモル比のものであ
る。室温でこの液体混合物を用いた約2ないし5
分間の処理は、側壁ビルドアツプ31,32,3
3を除去する典型的なものである。同時に、中間
層24の上部部分(厚さ全体の50%又はそれ以
上)もまた、緩衝HFにより除去される。
第3図は側壁ビルドアツプの除去直後処理され
つつある構造を示す。次の工程は、アルミニウム
の選択エツチングすなわちパターン形成有機物層
23中の窓の底部におけるアルミニウムの除去で
ある、この目的のために、典型的な場合、構造は
三酸化ホウ素及び塩素の非特方性イオンエツチン
グに露出される。たとえば20マイクロHg(残留圧
を含む)の全圧における三塩化ホウ素(流速約30
cm3/分)及び塩素(約10cm3/分)、約170ワツトの
RFパワー及び0.16ワツト/cm2のパワー密度を用
い、構造は約−270ボルスにDCバイアスされカソ
ード上にマウントされる。あるいは、三塩化ホウ
素及び塩素を用いたプラズマエツチングは、エイ
チ・ジエイ・ルビンスタイン(H.J.Levinstein)
らに1981年3月17日に承認された“プラズマエツ
チングによるデバイス製作”と題する米国特許第
4256534号中に、より詳細に述べられているよう
に用いられる。アルミニウム層12のこのエツチ
ングにより、パターン形成されたアルミニウム金
属層22が生じ、第4図に示されるように、パタ
ーン形成された中間二酸化シリコン24が完全に
除去される。
次に、パターン形成された有機物層23それ自
身が連続処理エツチング工程により、完全に除去
される。すなわち、エツチングは処理されている
構造をこの容器からとり出すことなく、アルミニ
ウムの非等方性エツチングを行つた同じ容器中で
行われる。パターン形成された有機物層23の連
続処理除去というこの目的のため、第2の反応性
酸素イオン非等方性エツチング工程が適用でき
る。しかし、今度は以下で詳細に述べるように、
比較的高い圧力及び比較的RFパワーを用いるこ
とにより、本質的に等方性エツチングである。こ
のようにして、第2の反応性イオンエツチング工
程により、有機物層23は完全に除去される。処
理されている構造はそれによつて、第5図に示さ
れる状態になる。
上に示したように、第1の反応性酸素イオンエ
ツチング工程(第1図〜第2図)は、有機物層1
3の非等方性エツチングが行われるように、比較
的低圧及び比較的高RFパワー密度で実施される。
この目的のために有用な酸素イオン圧力は、約2
ないし4マイクロHgの範囲、典型的な場合約3.5
マイクロHgであり、有用なRFパワー密度は、約
0.25ないし0.75ワツト/cm2の範囲、典型的には約
0.5ワツト/cm2で、典型的な周波数は約13.56MHz
である。
パターン形成された有機物層23が等方的にエ
ツチングされるように、時にこの層23をその側
面から浸食するように、第2の反応性イオンエツ
チング工程(第4〜第5図)が、比較的高圧及び
比較的低RFパワー密度で行われる。この目的に
適した酸素イオン圧は、約100ないし200マイクロ
Hgの範囲、典型的には約150マイクロHg、有用
なRFパワー密度は約0.1ないし0.3ワツト/cm2の範
囲、典型的な場合は約0.2ワツト/cm2典型的な周
波数は約13.56MHzである。
アルミニウムエツチングの前ではなく後に側壁
ビルドアツプを除去しようとする試みは、アルミ
ニウムの望ましくないアンダーカツトを生ずるこ
とを認識すべきである。
本発明について、具体的な実施例を参照して詳
細に述べてきたが、本発明の範囲から逸脱するこ
となく、種々の変更ができる。たとえば、側壁ビ
ルドアツプの溶解用に緩衝HFの液体混合物を用
いる代りに、他の液体混合物も使用でき、また乾
式(プラズマ又はイオン)エツチング技術も使用
できる。ビルドアツプを除去する際、そのための
乾式エツチングガスのタイプはビルドアツプの化
学的性質に依存する。これらのビルドアツプは第
1の層材料(A1)と第2の層をエツチングする
のに使用されるエツチング種(例えば酸素)の材
料との化合物である。従つて当業者は、ビルドア
ツプの化学的解析からビルドアツプの化学的性質
を確かめることができ、そのビルドアツプのエツ
チングのために適当なガスを選択することができ
る。例えばビルドアツプが酸化アルミニウムの場
合、用いることのできるエツチングガスはCHF3
(Freon−23)またはCH2ClF(Freon−31)であ
る。あるいはまた、酸素イオンエツチングにより
パターン形成された有機物層23を除去する代り
に、約4:1のモル比の無水ヒドラジン及び
DMSO(ジメチルスルフオキシド)の混合物によ
る溶解のような他の技術も使用できる。
更に、本発明はたとえば中間層24を省いたい
わゆる“二レベル”プロセスのような“三レベ
ル”プロセス以外のパターン形成物質にも適用で
きる。一般に、有機物層の反応性酸素イオンエツ
チングの終了段階で、好ましくない酸化物又は下
の有機物層の他の化合物の側壁ビルドアツプが生
じる時はいつでも、本発明に従い、有機物層のこ
の反応性イオンエツチングの後、下の物質の選択
エツチングの前に、ビルドアツプは除去されると
有利である。また、より厚い中間層とともに、塩
素のような酸素以外の反応性酸素イオン非等方性
エツチング物質も、パターン形成された有機物層
の側壁上に、ビルドアツプを生じる可能性があ
る。そして、下の物質と反応性イオン物質の化合
物から成るこれらのビルドアツプは、本発明に従
い、この有機物層の反応性塩素イオンエツチング
の後除去される。最後に、有機物層中の窓の側壁
の底部におけるアルミニウム以外の物質が、側壁
上に好ましくない酸化物のビルドアツプをを同様
に同生じる可能性がある。たとえば、シリコンと
二酸化シリコンの物質は、シリコンの酸化物のビ
ルドアツプを生じ、それは約30:1のモル比のフ
ツ化アンモニウム(NH4F)及びフツ化水素酸
(HF)の液体混合物で除去でき、金は重量にし
て約40%のヨウ化カリウム(KI)と20%ヨウ素
(I2)の水溶液で除去できるビルドアツプを生成
する。物質がこのようにシリコン、二酸化シリコ
ン又は金である場合、パターン形成された有機物
層はモル比で5:1の硫酸と過酸化水素の溶液を
用いた処理で、完全に除去できる。
【図面の簡単な説明】
第1図乃至第5図は本発明の具体的な実施例に
従う薄膜の処理の各種工程を示す断面図である。 〔主要部分の符号の説明〕、第1の層……12、
第2の層……13。

Claims (1)

  1. 【特許請求の範囲】 1 半導体上に第1の材料の第1の層を形成する
    工程、該第1の層上に有機物材料の第2の層を形
    成する工程、第2の層を選択的に反応性イオンエ
    ツチングする工程及び第2の層を第1の層に対す
    る選択エツチング用のマスクとして用いる工程か
    ら成る半導体デバイスの製造方法において、 第2の層の反応性イオンエツチングの後で第1
    の層の選択エツチングの前に、第2の層の反応性
    イオンエツチングによつて露出された第1の層の
    第1の材料と第2の層の反応性イオンエツチング
    中のイオンとの反応によつて生成された化合物と
    して該第2の層の選択的エツチング用マスクの窓
    の側壁に形成されたビルドアツプを除去する工程
    とを備えたことを特徴とする半導体デバイスの製
    造方法。 2 特許請求の範囲第1項に記載された方法にお
    いて、 該第2の層のイオンエツチング工程は反応性酸
    素イオンエツチングであることを特徴とする半導
    体デバイスの製造方法。 3 特許請求の範囲第1項に記載された方法にお
    いて、 該第1の材料はアルミニウムであることを特徴
    とする半導体デバイスの製造方法。 4 特許請求の範囲第3項に記載された方法にお
    いて、 該ビルドアツプを除去する工程は、エチレング
    リコールと緩衝フツ化水素酸の混合物を用いて、
    ビルドアツプを処理することにより行なうことを
    特徴とする半導体デバイスの製造方法。 5 特許請求の範囲第1項に記載された方法にお
    いて、 該第1の材料はシリコンであることを特徴とす
    る半導体デバイスの製造方法。 6 特許請求の範囲第5項に記載された方法にお
    いて、 該ビルドアツプを除去する工程は、フツ化アン
    モニウムとフツ化水素酸の液体混合物を用いてビ
    ルドアツプを処理する工程を含むことを特徴とす
    る半導体デバイスの製造方法。 7 特許請求の範囲第1項に記載された方法にお
    いて、 該第1の材料は二酸化シリコンであることを特
    徴とする半導体デバイスの製造方法。 8 特許請求の範囲第7項に記載された方法にお
    いて、 該ビルドアツプを除去する工程は、フツ化アン
    モニウムとフツ化水素酸の液体混合物で、ビルド
    アツプを処理する工程を含むことを特徴とする半
    導体デバイスの製造方法。 9 特許請求の範囲第1項に記載された方法にお
    いて、 該第1の材料は金であることを特徴とする半導
    体デバイスの製造方法。 10 特許請求の範囲第9項に記載された方法に
    おいて、 該ビルドアツプを除去する工程は、ヨウ化カリ
    ウムとヨウ素の水溶液を用いてビルドアツプを処
    理する工程を含むことを特徴とする半導体デバイ
    スの製造方法。
JP57044766A 1981-03-23 1982-03-23 Method of producing semiconductor device Granted JPS57169245A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/246,690 US4343677A (en) 1981-03-23 1981-03-23 Method for patterning films using reactive ion etching thereof

Publications (2)

Publication Number Publication Date
JPS57169245A JPS57169245A (en) 1982-10-18
JPH0218578B2 true JPH0218578B2 (ja) 1990-04-26

Family

ID=22931789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57044766A Granted JPS57169245A (en) 1981-03-23 1982-03-23 Method of producing semiconductor device

Country Status (2)

Country Link
US (1) US4343677A (ja)
JP (1) JPS57169245A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4372807A (en) * 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
US4471524A (en) * 1982-06-01 1984-09-18 At&T Bell Laboratories Method for manufacturing an insulated gate field effect transistor device
JPS5982730A (ja) * 1982-11-02 1984-05-12 Toshiba Corp プラズマエツチング方法
KR890003903B1 (ko) * 1983-06-29 1989-10-10 가부시끼가이샤 히다찌세이사꾸쇼 패턴 형성 방법
JPH0636412B2 (ja) * 1983-08-25 1994-05-11 日本電信電話株式会社 パタ−ン形成方法
JPS6047423A (ja) * 1983-08-25 1985-03-14 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法
US4532005A (en) * 1984-05-21 1985-07-30 At&T Bell Laboratories Device lithography using multi-level resist systems
JPS6357785A (ja) * 1986-08-28 1988-03-12 Nippon Telegr & Teleph Corp <Ntt> Si表面を有する被加工体のエツチング加工法
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JP2786680B2 (ja) * 1989-07-24 1998-08-13 シャープ株式会社 半導体装置の製造方法
US5320709A (en) * 1993-02-24 1994-06-14 Advanced Chemical Systems International Incorporated Method for selective removal of organometallic and organosilicon residues and damaged oxides using anhydrous ammonium fluoride solution
JP3264405B2 (ja) * 1994-01-07 2002-03-11 三菱瓦斯化学株式会社 半導体装置洗浄剤および半導体装置の製造方法
US5571447A (en) * 1995-03-20 1996-11-05 Ashland Inc. Stripping and cleaning composition
KR0147659B1 (ko) * 1995-08-18 1998-08-17 김광호 반도체 장치의 세정에 사용되는 세정액 및 이를 이용한 세정방법
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
JPH1055993A (ja) * 1996-08-09 1998-02-24 Hitachi Ltd 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法
US5798303A (en) * 1996-09-05 1998-08-25 Micron Technology, Inc. Etching method for use in fabrication of semiconductor devices
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
US5698503A (en) * 1996-11-08 1997-12-16 Ashland Inc. Stripping and cleaning composition
US6074951A (en) * 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
US5876879A (en) * 1997-05-29 1999-03-02 International Business Machines Corporation Oxide layer patterned by vapor phase etching
US6280651B1 (en) 1998-12-16 2001-08-28 Advanced Technology Materials, Inc. Selective silicon oxide etchant formulation including fluoride salt, chelating agent, and glycol solvent
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
TW384508B (en) * 1998-06-09 2000-03-11 Winbond Electronics Corp Cleaning method for polymers
US5939336A (en) * 1998-08-21 1999-08-17 Micron Technology, Inc. Aqueous solutions of ammonium fluoride in propylene glycol and their use in the removal of etch residues from silicon substrates
US8153095B2 (en) * 1999-03-29 2012-04-10 Honeywell International Inc. Method for producing highly pure solutions using gaseous hydrogen fluoride
US6531071B1 (en) 2000-01-04 2003-03-11 Micron Technology, Inc. Passivation for cleaning a material
US6849200B2 (en) * 2002-07-23 2005-02-01 Advanced Technology Materials, Inc. Composition and process for wet stripping removal of sacrificial anti-reflective material
US7846349B2 (en) * 2004-12-22 2010-12-07 Applied Materials, Inc. Solution for the selective removal of metal from aluminum substrates
SG162757A1 (en) 2005-06-07 2010-07-29 Advanced Tech Materials Metal and dielectric compatible sacrificial anti-reflective coating cleaning and removal composition
TWI339780B (en) * 2005-07-28 2011-04-01 Rohm & Haas Elect Mat Stripper
EP1949424A2 (en) * 2005-10-05 2008-07-30 Advanced Technology Materials, Inc. Composition and method for selectively etching gate spacer oxide material
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
US20090253268A1 (en) * 2008-04-03 2009-10-08 Honeywell International, Inc. Post-contact opening etchants for post-contact etch cleans and methods for fabricating the same
US7872978B1 (en) * 2008-04-18 2011-01-18 Link—A—Media Devices Corporation Obtaining parameters for minimizing an error event probability
US8398779B2 (en) * 2009-03-02 2013-03-19 Applied Materials, Inc. Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US11131919B2 (en) * 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930913A (en) * 1974-07-18 1976-01-06 Lfe Corporation Process for manufacturing integrated circuits and metallic mesh screens
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4256534A (en) * 1978-07-31 1981-03-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns

Also Published As

Publication number Publication date
US4343677A (en) 1982-08-10
JPS57169245A (en) 1982-10-18

Similar Documents

Publication Publication Date Title
JPH0218578B2 (ja)
US5411631A (en) Dry etching method
JP3326644B2 (ja) シリコン系材料層の加工方法
US5476816A (en) Process for etching an insulating layer after a metal etching step
US4472237A (en) Reactive ion etching of tantalum and silicon
US5925577A (en) Method for forming via contact hole in a semiconductor device
JPS5812343B2 (ja) プラズマエツチングしたアルミニウム膜のエツチング処理後の侵食を防止するプラズマパツシベ−シヨン技術
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JP2000012514A (ja) 後処理方法
KR0172779B1 (ko) 감광막 제거 방법
US5254213A (en) Method of forming contact windows
US6605230B1 (en) Solutions and processes for removal of sidewall residue after dry etching
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
US5126008A (en) Corrosion-free aluminum etching process for fabricating an integrated circuit structure
JPH06177089A (ja) 半導体装置の製造方法
US4937643A (en) Devices having tantalum silicide structures
JP2914443B2 (ja) 半導体素子の配線形成方法
JPH0613357A (ja) 半導体装置のエッチング方法
JP2983356B2 (ja) 半導体素子の製造方法
JPH11340183A (ja) 半導体装置用洗浄液およびそれを用いた半導体装置の製 造方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
US6399509B1 (en) Defects reduction for a metal etcher
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JPH07211698A (ja) 微細パターンの加工方法