DE10027914B4 - Bauelement mit einem Transistor - Google Patents

Bauelement mit einem Transistor Download PDF

Info

Publication number
DE10027914B4
DE10027914B4 DE10027914A DE10027914A DE10027914B4 DE 10027914 B4 DE10027914 B4 DE 10027914B4 DE 10027914 A DE10027914 A DE 10027914A DE 10027914 A DE10027914 A DE 10027914A DE 10027914 B4 DE10027914 B4 DE 10027914B4
Authority
DE
Germany
Prior art keywords
transistor
layer
component according
gate dielectric
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10027914A
Other languages
English (en)
Other versions
DE10027914A1 (de
Inventor
Claus Dr. Dahl
Werner Dr. Robl
Michael Dr. Roehner
Alexander Dr. Gschwandtner
Reinhard Jurk
Roland Dr. Thewes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10027914A priority Critical patent/DE10027914B4/de
Priority to PCT/DE2001/002064 priority patent/WO2001093335A1/de
Publication of DE10027914A1 publication Critical patent/DE10027914A1/de
Application granted granted Critical
Publication of DE10027914B4 publication Critical patent/DE10027914B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Bauelement in integrierter Ausführung mit einem Transistor (1), wobei das Bauelement einen Bereich aus einem Material, das zum Gettern von für die Funktion des Transistors (1) schädlichen Stoffen geeignet ist, aufweist, dadurch gekennzeichnet, dass der aus dem Material, das zum Gettern von für die Funktion des Transistors (1) schädlichen Stoffen geeignet ist, bestehende Bereich eine dem Transistor (1) beigeordnete Schicht (14) ist.

Description

  • Die Erfindung betrifft ein Bauelement in integrierter Ausführung mit einem Transistor, wobei das Bauelement einen Bereich aus einem Material, das zum Gettern von für die Funktion des Transistors schädlichen Stoffen geeignet ist, aufweist.
  • Aus der DE 198 03 665 A1 ist ein Bauelement mit einem Transi stor bekannt gemäß dem Oberbegriff des Anspruchs 1.Bei dem Transistor handelt es sich um einen Feldeffekt-Transistor für analoge Schaltungsfunktionen mit zumindest einem Sourcebereich, zumindest einem Drainbereich, einem zwischen dem Sourcebereich und dem Drainbereich angeordneten Kanalbereich, einem über dem Kanalbereich angeordneten Gatedielektrikum und einer über dem Gatedielektrikum angeordneten Gateelektrode. Der bekannte Transistor zeichnet sich dadurch aus, dass in dem Gatedielektrikum Fremdatome aus der Gruppe der Halogene vorhanden sind.
  • Durch das Einbringen von Fremdatomen aus der Gruppe der Halogene in das Gatedielektrikum wird die Degradation durch den "Bias Temperature Stress Effekt" (BTS-Effekt) deutlich vermindert. Dieser Effekt tritt auf, wenn an MOS-Feldeffekt-Transistoren mit p-Kanal eine negative Gate-Source-Spannung anliegt. Dies ist dann der Fall, wenn das Bauelement mit der integrierten Schaltung bei anliegender Versorgungsspannung inaktiv ist.
  • Die Degradation durch den BTS-Effekt nimmt exponentiell mit der Temperatur zu und macht sich vor allem durch eine nachteilige Veränderung der Einsatzspannung bemerkbar. Denn bei analogen oder gemischt analog-digitalen Schaltungsanordnungen werden einige der PMOS-Transistoren oft in einem Arbeitspunkt betrieben, der sehr empfindlich auf Veränderungen der Einsatzspannung des Transistors reagiert. Dieser Arbeitspunkt ist durch eine Gatespannung charakterisiert, die nur wenig über der Einsatzspannung des PMOS-Transistors liegt. Dementsprechend führen auch kleine Schwankungen in der Einsatzspannung des MOS-Feldeffekt-Transistors zu relativ großen Schwankungen im Strom, der am Arbeitspunkt durch den Transistor fließt. Da typische Anwendungen bei analogen Schaltungsfunktionen einen möglichst gut definierten Strom durch den jeweiligen Transistor benötigen, können derartige Schwankungen in der Einsatzspannung des Transistors in der Regel nicht hingenommen werden. Um das Problem der durch den BTS-Effekt verursachten Drift in Analogschaltungen zu lösen, ist vorgeschlagen worden, Fremdatome aus der Gruppe der Halogene in das Gatedielektrikum einzubauen.
  • Ein Nachteil des bekannten Bauelements ist jedoch, dass das Einbringen der Atome aus der Gruppe der Halogene in das Gatedielektrikum zusätzliche Prozeßschritte erfordert.
    •
  • Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Bauelement mit einem Transistor zu schaffen, bei dem die Degradation der Einsatzspannung durch den BTS-Effekt durch einfache prozesstechnische Maßnahmen vermindert ist.
  • Diese Aufgabe wird dadurch gelöst, daß der aus dem Material, das zum Gettern von für die Funktion des Transistors schädlichen Stoffen geeignet ist, bestehende Bereich eine dem Transistor beigeordnete Schicht ist.
  • Unter einer "dem Transistor beigeordneten Schicht" wird in diesem Zusammenhang der Bereich einer Schicht verstanden, der von den auf der gleichen Ebene angeordneten Transistoren dem jeweiligen Transistor am nächsten liegt. Zum Beispiel fällt derjenige Teil einer Leiterbahn unter diese Definition, der dem jeweiligen Transistor näher als einem benachbarten Transistor liegt.
  • Unter "Gettern" wird das Aufnehmen und Speichern von Stoffen aus der Umgebung verstanden. Dies setzt voraus, dass das Material eine höhere Fähigkeit zum Aufnehmen und Speichern besitzt als das benachbarte Material.
  • Da eine im jeweiligen Transistor beigeordnete Schicht die Fähigkeit besitzt, für die Funktion des Transistors schädliche Stoffe zu gettern, werden derartige Stoffe bei der Herstellung und im Betrieb vom Transistor ferngehalten. Es wird vermutet, dass für den BTS-Effekt insbesondere die Konzentration von Wasserstoff im Bereich des Transistors von Bedeutung ist. Es hat sich nun gezeigt, dass die Degradation der Transistorparameter durch den BTS-Effekt vermindert werden kann, wenn in der Nähe des Transistors Bereiche vorgesehen werden, die aus einem den Wasserstoff absorbierenden Material hergestellt sind.
  • Bei einem bevorzugten Ausführungsbeispiel ist der Transistor ein Feldeffekttransistor mit einem p-Kanal und die beigeordnete Schicht Teil einer Leiterbahn. Insbesondere ist der Kanalbereich des Transistors aus n-dotiertem Silizium hergestellt und das Gatedielektrikum aus SiO2 gefertigt. Für die beigeordnete Schicht wird Titan mit einer Schichtdicke von mindestens 40 nm verwendet.
  • Es genügt, in Leiterbahnen oberhalb des Transistors eine Schicht aus Titan mit ausreichender Dicke vorzusehen, um den Wasserstoffgehalt im Bereich des Transistors deutlich abzusenken. Es ist somit nicht erforderlich, Titan im Bereich oberhalb des Transistors flächendeckend vorzusehen, um die Degradation durch den BTS-Effekt deutlich zu vermindern.
  • Einem weiteren Ausführungsbeispiel ist zwischen der beigeordneten Schicht am Titan und einem Leiterbahnkern aus AlCu eine Diffusionsbarriere aus TiN angeordnet.
  • Die Diffusionsbarriere verhindert, dass die beigeordnete Schicht während der Herstellung mit dem Leiterbahnkern legiert. Die Diffusionsbarriere gewährleistet daher auch nach dem Abschluß des Herstellungsvorgangs eine ausreichende Dicke der beigeordneten Schicht.
  • Vorzugsweise besteht der Kanalbereich aus Silizium und das Gatedielektrikum aus SiO2, Si3N4, SiOxNy mit 0 ≤ x ≤ 2 und 3y = 4 – 2x oder anderen Metalloxiden.
    •
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der beigefügten Zeichnung im einzelnen erläutert. Es zeigen:
  • 1 einen Querschnitt durch einen PMOS-Transistor mit darüberliegender Leiterbahn;
  • 2 eine Übertragungskennlinie des PMOS-Transistors aus 1;
  • 3 bis 5 Darstellungen des Gitters entlang der Grenzfläche eines Kanalbereichs und eines Gatedielektrikums;
  • 6 einen Querschnitt durch eine vorteilhafte Ausgestaltung einer Leiterbahn;
  • 7 ein Diagramm, das die Entwicklung des BTS-Effekts zeigt; und
  • 8 und 9 Diagramme, die Abhängigkeit der Gatespannungsdrift von der Dicke einer Getterschicht aus Titan zeigen.
  • In 1 ist ein PMOS-Transistor 1 (p-Kanal MOS-Feldeffekt-Transistor) dargestellt, der eine in einem Substrat 2 ausgebildete Wanne 3 aufweist. Im vorliegenden Fall ist das Sub strat 2 p-dotiert, während die Wanne 3 n-dotiert ist. Entlang der Oberseite des Substrats 2 ist die Wanne 3 von Isolierschichten 4 begrenzt. Die Isolierschichten 4 sind beispielsweise aus SiO2 (LOCOS-Verfahren). Der PMOS-Transistor 1 umfaßt ferner einen Sourcebereich 5 und einen Drainbereich 6 mit dazwischen liegendem Kanalbereich 7. Der Kanalbereich 7 ist von einem Gatedielektrikum 8 aus Siliziumoxid abgedeckt. Oberhalb des Gatedielektrikums 8 findet sich eine seitlich von Abstandsstücken 9 begrenzte Gateelektrode 10. An den Sourcebereich 5, den Drainbereich 6 und die Gatelektrode 10 sind Kontakte 11 angeschlossen, von denen in 1 nur der an den Sourcebereich 5 angeschlossene Kontakt 11 dargestellt ist. Die Kontakte 11 führen durch ein Zwischenlagendielektrikum 12 zu Leiterbahnen 13, die zum Zwischenlagendielektrikum 12 hin mit einer Getterschicht 14 versehen sind. Die Leiterbahn 13 selbst ist aus AlCu hergestellt. Die Getterschicht 14 ist aus Titan hergestellt.
  • In 2 sind Übertragungskennlinien des PMOS-Transistors 1 aus 1 dargestellt. Eine durchgezogene Linie stellt die ursprüngliche Übertragungskennlinie 15 des PMOS-Transistors 1 dar. Eine sich nach einer bestimmten Zeit ergebende, verschobene Übertragungskennlinie 16 ist in 2 durch eine gestrichelte Linie angedeutet. Das Verschieben der Übertragungskennlinie 15 beruht unter anderem auf der Degradation der Transistorparameter durch den BTS-Effekt ("Bias Temperature Stress Effekt"). Voraussetzung für diesen Effekt ist eine negative Gate-Source-Spannung. Ein derartiger Arbeitspunkt des PMOS-Transistors tritt besonders dann auf, wenn sich das Bauelement mit der integrierten Schaltung im sogenannten Power-Down-Modus befindet. In diesem Fall befindet sich der Sourcebereich 5 und der Drainbereich 6 jeweils auf Massepotential, während an der Gateelektrode 10 eine negative Gatespannung anliegt. Mit der Zeit bilden sich entlang der Grenzfläche zwischen dem Kanalbereich 7 und dem Gatedieelektrikum 8 Oberflächenladungen aus, die die Übertragungskennlinie 15 verschieben. Dadurch kommt es zu einer Einsatzspannungsdrift ΔVTH.
  • Die physikalischen Ursachen für den BTS-Effekt sind nicht vollständig verstanden. Zur Erklärung des BTS-Effekts sind eine Reihe von Modellen entwickelt worden. (C.E. Bhat et al., "Mechanism of negative-bias-temperature instability", I. Appl. Phys. 79 (3), S. 1712–1720 (1991); N. Bhat et al., "Bias temperature instability in hydrogenated thin-film transistors", IEEE Transactions on Electron Devices (1997) vol. 44, no. 7, S.1102–1108). Eines dieser Modelle soll nachfolgend anhand der 3 bis 5 veranschaulicht werden. In 3 ist ein Ausschnitt aus dem Gitter entlang der Grenzfläche zwischen dem Kanalbereich 7 und dem Gatedielektrikum 8 dargestellt. Siliziumatome 17 sind durch schwarze Kreise angedeutet. Große weiße Kreise stellen Sauerstoffatome 18 dar. Aufgrund der unterschiedlichen Gitterkonstanten des Siliziums im Kanalbereich 7 und des SiO2 im Gatedielektrikum 8 entstehen entlang der Grenzfläche nicht abgesättigte Bindungen, sogenannte Dangling Bonds, an denen sich Wasserstoffatome 19 anlagern, die in 3 durch kleine weiße Kreise dargestellt sind.
  • Unter dem Einfluß der negativen Gate-Source-Spannung werden die Si-H-Bindungen aufgebrochen. Wie in 4 dargestellt, entstehen dadurch ladungsneutrale Grenzflächenzustände 20, Oberflächenladungen 21 und eine an ein Siliziumatom 17 entlang der Grenzfläche angebundene OH-Gruppe sowie ein in 4 nicht dargestelltes freies Elektron.
  • Die OH-Gruppe diffundiert, wie in 5 dargestellt, in das Innere des Gatedielektrikums 8. Dadurch entstehen stabile Grenzflächenzustände 20. Die Oberflächenladungen 21 führen schließlich zu der Verschiebung der ursprünglichen Übertragungskennlinie 15.
  • Es hat sich herausgestellt, dass die Verschiebung der ursprünglichen Übertragungskennlinie 15 wesentlich geringer ausfällt, wenn im Bereich oberhalb des PMOS-Transistors 1 eine Wasserstoff absorbierende und speichernde Schicht vorhanden ist. Als Material für eine derartige Getterschicht 14 eignet sich beispielsweise Titan.
  • In 6 ist ein Querschnitt durch die Leiterbahn 13 dargestellt. Die Leiterbahn 13 umfaßt neben der eigentlichen mindestens 40 nm dicken Getterschicht 14 aus Titan eine Diffusionsbarriere 22 aus 50 nm dicken TiN. Auf diese Diffusionsbarriere 22 kann zur Verbesserung der Elektromigrationseigenschaften eine dünne Zwischenschicht 23 aus Ti aufgebracht werden. Diese wird durch spätere Prozeßschritte vollständig in TiAl3 umgewandelt. Die Diffusionsbarriere 22 muß mindestens die Dickte haben, ab der gewährleistet ist, dass keine Diffusion zwischen den Leiterbahnen 24 aus AlCu und der Getterschicht 14 stattfindet. Diese Dichte ist 25 nm. Je nach Prozeßführung kann die Dicke der Zwischenschicht 23 variieren. Der Leiterbahnkern 24 besteht aus 400 nm dickem AlCu und stellt die eigentliche stromtragende Schicht der Leiterbahn 13 dar. Daran schließt sich eine Antireflexionsschicht 25, die zum Strukturieren der Leiterbahn 13 benötigt wird.
  • In 7 ist die Abhängigkeit der Einsatzspannungsdrift ΔVTH in Abhängigkeit von der Zeit dargestellt. Die mit Rauten eingetragenen Meßpunkte beziehen sich auf einen PMOS-Transistor, dessen Getterschicht eine Dicke von 20 nm aufweist und aus Titan hergestellt ist. Die mit Dreiecken dargestellten Meßpunkte im Diagramm von 7 beziehen sich auf PMOS-Transistoren 1 mit dem in 6 dargestellten Querschnitt durch die Leiterbahn 13. Die Messungen wurden so durchgeführt, dass die PMOS-Transistoren jeweils für die im Diagramm aufgetragene Zeit einer Gate-Source-Spannung von –6,5 Volt bei einer Temperatur von 125° Celsius unterworfen wurden. Aus 7 geht deutlich hervor, dass die PMOS-Transistoren 1 mit einer Getterschicht aus 40 nm Titan und einer Diffusionsbarriere 22 aus 50 nm Titan eine um den Faktor 5 geringere Einsatzspannungsdrift ΔVTH aufweisen.
  • Der Zusammenhang zwischen der Einsatzspannungsdrift ΔVTH und der Dicke der Getterschicht 14 ist in 8 für einen PMOS-Transistor dargestellt, dessen Getterschicht 14 unmittelbar in Kontakt mit dem Leiterbahnkern 24 steht. In dem Diagramm in 8 ist jeweils die Einsatzspannungsdrift ΔVTH eingetragen, die sich ergibt, wenn die PMOS-Transistoren für 1000 Sekunden einer Gate-Source-Spannung von –6,5 V und einer Temperatur von 125°C ausgesetzt werden. Aus 8 geht hervor, dass die Einsatzspannungsdrift ΔVTH mit zunehmender Dicke der Getterschicht 14 abnimmt. Die Abnahme verlangsamt sich jedoch, falls die Schichtdicke der Getterschicht 14 oberhalb von 80 nm, insbesondere 110 nm, liegt.
  • 9 zeigt schließlich ein Diagramm, das die Abhängigkeit der Einsatzspannungsdrift ΔVTH in Abhängigkeit von der Dicke der Getterschicht 14 der in 6 dargestellten Leiterbahn 13 zeigt. Auch hier wurden die PMOS-Transistoren 1 während 1000 Sekunden einer Gate-Source-Spannung von –6,5 Volt bei einer Temperatur von 125°C ausgesetzt. Der Vergleich mit dem Diagramm aus 8 zeigt, dass die Einsatzspannungsdrift ΔVTH etwa um den Faktor 2 bis 5 geringer ausfällt. Dazu trägt die Diffusionsbarriere 22 bei, die verhindert, dass die Getterschicht 14 mit dem Leiterbahnkern 24 reagiert und während der Herstellung ausgedünnt wird. Vorteilhafterweise wird die Getterschicht 14 wenigstens 25 nm, vorzugsweise wenigstens 40 nm dick ausgebildet.
  • Die 8 und 9 machen deutlich, dass entweder in einem typischen CMOS-Prozess die Getterschicht 14 wenigstens 50 nm Dicke aufweisen muss oder dass die Diffusionsbarriere 22 zwischen der Getterschicht 14 und dem Leiterbahnkern 24 eingefügt werden muss, um eine ausreichende Dicke der Getterschicht 14 zu gewährleisten.
  • Angemerkt sei, dass sich die hier beschriebenen Maßnahmen mit der bekannten Implantation von Fremdatomen aus der Gruppe der Halogene in das Gatedielektrikum kombinieren lassen. Dadurch wird die Einsatzspannungsdrift ΔVTH weiter verringert.
  • Zur Herstellung des PMOS-Transistors 1 wird zunächst der eigentliche PMOS-Transistor 1 im Substrat 2 ausgebildet. Dabei können unter Umständen Fremdatome aus der Gruppe der Halogene in das Gatedielektrikum 8 implantiert werden. Anschließend wird eine in 1 nicht dargestellte Basisschicht aus 40 nm dickem Titan und ausreichend, dickem TiN aufgesputtert. Anschließend werden die Kontakte 11 mittels CVD mit Wolfram gefüllt. Das überschüssige Wolfram wird durch chemisch-mechanisches Polieren zurückgeschliffen, wobei die Basisschicht entfernt wird. Danach wird die Getterschicht 14 aus 40 nm dickem Titan und die Diffusionsbarriere 22 aus ausreichend dickem TiN aufgesputtert. Hierbei gettert die Getterschicht 14 den überschüssigen Wasserstoff zur Verringerung des BTS-Effekts. Auf die Diffusionsbarriere 22 wird dann die Zwischenschicht 23 zur Verbesserung der Elektromigrationseigenschaften und eine 400 nm dicke AlCu-Schicht als Leiterbahnkern 24 aufgesputtert. Der Vorgang wird durch das Aufsputtern der Antireflexionsschicht 25 abgeschlossen.
  • Falls weitere Metallebenen vorgesehen sind, erfolgt die Ausbildung von Vias zwischen den Leiterbahnen 13 und nachfolgenden in 1 nicht dargestellten Leiterbahnen entsprechend. Die nachgeordneten Leiterbahnen werden dabei vorteilhafterweise ebenfalls mit 40 nm dicken Getterschichten aus Titan versehen, die durch Diffusionsbarrieren aus TiN von den Leiterbahnkernen getrennt sind.

Claims (10)

  1. Bauelement in integrierter Ausführung mit einem Transistor (1), wobei das Bauelement einen Bereich aus einem Material, das zum Gettern von für die Funktion des Transistors (1) schädlichen Stoffen geeignet ist, aufweist, dadurch gekennzeichnet, dass der aus dem Material, das zum Gettern von für die Funktion des Transistors (1) schädlichen Stoffen geeignet ist, bestehende Bereich eine dem Transistor (1) beigeordnete Schicht (14) ist.
  2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor (1) einen Sourcebereich (5), einen Drainbereich (6), einen zwischen Sourcebereich (5) und Drainbereich (6) angeordneten Kanalbereich (7), ein an dem Kanalbereich (7) anliegendes Gatedielektrikum (8) und eine an das Gatedielektrikum (8) angrenzende Gateelektrode (10) aufweist.
  3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kanalbereich (7) aus Silizium und das Gatedielektrikum (8) aus SiO2 hergestellt ist.
  4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die beigeordnete Schicht eine Schicht (14) einer Leiterbahn (13) ist.
  5. Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die beigeordnete Schicht (14) aus Titan gefertigt ist.
  6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, dass die beigeordnete Schicht (14) eine Dicke von mindestens 25 nm aufweist.
  7. Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leiterbahn (13) einen Leiterbahnkern (24) aus einer Legierung auf der Basis von wenigstens einem der Elemente aus der Gruppe von Al und Cu enthält.
  8. Bauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass an die beigeordnete Schicht (14) eine Diffusionsbarriere (22) angrenzt.
  9. Bauelement nach Anspruch 7 und 8, dadurch gekennzeichnet, dass zwischen dem Leiterbahnkern (24) und der dem Transistor (1) beigeordneten Schicht eine Diffusionsbarriere (22) aus TiN angeordnet ist.
  10. Bauelement nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass der Kanalbereich (7) aus Silizium und das Gatedielektrikum (8) aus SiO2, Si3N4, SiOxNy mit 0 ≤ x ≤ 2 und 3y = 4 – 2x oder anderen Metalloxiden besteht.
DE10027914A 2000-05-31 2000-05-31 Bauelement mit einem Transistor Expired - Fee Related DE10027914B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10027914A DE10027914B4 (de) 2000-05-31 2000-05-31 Bauelement mit einem Transistor
PCT/DE2001/002064 WO2001093335A1 (de) 2000-05-31 2001-05-31 Bauelement mit einem transistor und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10027914A DE10027914B4 (de) 2000-05-31 2000-05-31 Bauelement mit einem Transistor

Publications (2)

Publication Number Publication Date
DE10027914A1 DE10027914A1 (de) 2001-12-13
DE10027914B4 true DE10027914B4 (de) 2007-03-08

Family

ID=7644819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10027914A Expired - Fee Related DE10027914B4 (de) 2000-05-31 2000-05-31 Bauelement mit einem Transistor

Country Status (2)

Country Link
DE (1) DE10027914B4 (de)
WO (1) WO2001093335A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19803665A1 (de) * 1998-01-30 1999-09-02 Siemens Ag Transistor für analoge Schaltungsfunktionen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512752A (en) * 1978-07-12 1980-01-29 Mitsubishi Electric Corp Semiconductor device manufacturing method
EP0513894B1 (de) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
JP2797994B2 (ja) * 1995-02-17 1998-09-17 ヤマハ株式会社 半導体装置
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
EP0993047A1 (de) * 1998-10-06 2000-04-12 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit integrierten Schaltkreiselementen der III-V Gruppe sowie Schutzmittel gegen Wasserstoffverunreinigung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19803665A1 (de) * 1998-01-30 1999-09-02 Siemens Ag Transistor für analoge Schaltungsfunktionen

Also Published As

Publication number Publication date
WO2001093335A1 (de) 2001-12-06
DE10027914A1 (de) 2001-12-13

Similar Documents

Publication Publication Date Title
DE19752434C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE2832388A1 (de) Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt
DE2816795A1 (de) Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE19946437A1 (de) Ferroelektrischer Transistor
DE19910890A1 (de) Split Gate-MOS-Transistor
DE2917690A1 (de) Isolierschicht-feldeffekttransistor mit ringfoermigem gate
DE19620032A1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE69728205T2 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
DE2904812A1 (de) Halbleiteranordnung
DE3122229A1 (de) Integriertes halbleiterbauelement
DE10027914B4 (de) Bauelement mit einem Transistor
DE112018006200T5 (de) Hybride hochspannungs- und niederspannungs-finfet-vorrichtung
DE102005028919A1 (de) Verfahren zum Herstellen eines elektronischen Bauelementes und elektronisches Bauelement
DE3931383C2 (de) Festkörper-Bildwandler
DE19730864A1 (de) Neuronen-MOS-Transistor
DE3900147C2 (de) Verfahren zur Herstellung eines MIS Transistors
EP0892991B1 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten lawinendurchbruch basierende stromverstärkung
DE3920451C2 (de) EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben
DE4223313C2 (de) Halbleitervorrichtung mit zwei Feldeffekttransistoren und Verfahren zu deren Herstellung
DE19957543C1 (de) Dreitransistor-DRAM-Zelle und dazugehöriges Herstellungsverfahren
EP1734582B1 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
DE2746234A1 (de) Feldeffekt-speichertransistor und speichermatrix

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee