DE2917690A1 - Isolierschicht-feldeffekttransistor mit ringfoermigem gate - Google Patents
Isolierschicht-feldeffekttransistor mit ringfoermigem gateInfo
- Publication number
- DE2917690A1 DE2917690A1 DE19792917690 DE2917690A DE2917690A1 DE 2917690 A1 DE2917690 A1 DE 2917690A1 DE 19792917690 DE19792917690 DE 19792917690 DE 2917690 A DE2917690 A DE 2917690A DE 2917690 A1 DE2917690 A1 DE 2917690A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- field effect
- edges
- effect transistor
- angles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 18
- 230000015556 catabolic process Effects 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Dr.-Ing. Reimar König ■ Oipl.-ing. Klaus Bergen
Cecllienallee 76 A Düsseldorf 3D Telefon -4ΞΞΟΟΒ Patentanwälte
79T7690
30. April 1979 32 869 B
RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A0)
»Isolierschicht-Feldeffekttransistor mit ringförmigem Gate"
Die Erfindung "betrifft einen Isolierschicht-Feldeffekttransistor
mit ringförmigem "bzw. eine geschlossene Geometrie aufweisendem Gate, welches von der Source-Zone umschlossen
ist und die Drain-Zone mit einem dieser zugewandten, als Polygon mit geraden Kanten ausgebildeten inneren Rand umschließt.
Die Erfindung bezieht sich ferner auf ein Verfahren zum Herstellen des Isolierschicht-Feldeffekttransistors
(IGFET). Vorzugsweise ist ein Isolierschicht-Feldeffekttransistor angesprochen mit einem an einer Hauptfläche eines
Halbleiterkörpers des einen Leitungstyps vorgesehenen, ringförmig geschlossenen, aus einer auf der Hauptfläche liegenden
Isolierschicht und auf dieser befindlichen leitenden Schicht bestehenden Gate, einer in den Halbleiterkörper
hineinreichenden und das Gate umschließenden Sourcezone des anderen Leitungstyps sowie einer in den Halbleiterkörper
hineinreichenden, von dem Gate umschlossenen Drainzone des zweiten Leitungstyps, wobei die äußere Form der
Drainzone, d.h. deren Randform durch den inneren Rand des Gates bestimmt ist und dieser Rand als Polygon mit
geraden Kanten ausgebildet ist. Isolierschicht-Feldeffekttransistoren mit ringförmig geschlossenem Gate
sind in der US-PS 4 063 27k beschrieben.
909846/06T7
In den meisten Anwendungsfällen von Isolierschürt-Feldeffekttransistoren
sind hohe Lawinen-Durchbruchsspannungen
erwünscht, weil dann die Spannungsbelastbarkeit entsprechend groß ist. Es gibt jedoch Anwendungsfälle, in
denen Transistoren (IGFET) mit niedrigerer Lawinen-Durchbruchsspannung oder Kombinationen von Transistoren (IGFET)
mit hoher und niedriger Lawinen-Durchbruchsspannung in einer einzigen integrierten Schaltung zusammengefaßt werden
sollen. Zu diesen Anwendungsfällen gehören Schutzkreis-Schaltungen, Transistoren des FAMOS-Typs (Floatinggate
Avalanche Metal Oxide Semiconductor), welche in durch Feldwirkung zu programmierenden Speichern angewendet werden,
MNOS-Transistoren (MNOS = Metal Nitride Oxide Semiconductor) oder Beispiele, bei denen das Tunneln von hochangeregten
Elektronen bzw. Glüh-Elektronen eines Lawinen-Übergangs wichtig ist.
Der in der genannten US-PS 4 063 274 beschriebene, grundlegende Isolierschicht-Feldeffekttransistor mit rechteckigem
Gate wird in komplementär-symmetrischen integrierten Schalfe-
kreisen angewendet, welche unter der Bezeichnung "CL"-
2 Schaltkreise bekannt geworden sind. Die Bezeichnung CL
ist dabei die Abkürzung des englischen Ausdrucks '"Closed CMOS Logic". Wenn in Betrieb befindliche C2L-Bauelemente
in der Dunkelheit durch ein Mikroskop beobachtet werden, ist zu sehen, daß die Ecken des eingeschlossenen Drains
zuerst "aufleuchten", das bedeutet, daß die Lawine von den Drain-Ecken ausgeht.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, die Durchbruchsspannung eines Isolierschicht-Feldeffekttransistors
mit geschlossenem Gate bei der Herstellung willkürlich größer oder kleiner als bei dem mit rechteckigem
Gate ausgestatteten Isolierschicht-Feldeffekttransistor vorzugeben.
909846/0677
Bei einem Isolierschicht-Feldeffekttransistor mit ringförmigem, von der Souroezone umschlossenem und die Drainzone mit einem dieser zugewandten als Polygon mit geraden
Kanten bzw. geradlinigen Segmenten ausgebildeten inneren Rand umschließendem Gate besteht die erfindungsgemäße Lösung
im Kern darin, daß die Größe der durch benachbarte Kanten eingeschlossenen Winkel bei höherer Durchbruchsspannung
größer als bei niedrigerer Durchbruchsspannung ist. Die Lösung kann auch so verstanden werden, daß die
Winkel zwischen den geradlinigen Segmenten bzw. den Kanten von 90° abweichen und im Hinblick auf eine Steuerung der
Durchbruchsspannung des Transistors ausgewählt sind. Zu dem Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors
mit geschlossenem Gate besteht die erfindungsgemäße Lösung darin, daß die Größe der durch benachbarte
Kanten eingeschlossene Winkel im Hinblick auf ein Anheben der Durchbruchsspannung vergrößert bzw. im
Hinblick auf ein Absinken der Durchbruchsspannung vermindert wird 0
Durch die Erfindung ist ein Isolierschicht-Feldeffekttransistor (IGFET) mit geschlossener Gate-Geometrie und einer
durch Abgehen des äußeren Drain-Randes bzw. des inneren
Gate-Randes von der bekannten Rechteck-Form zu steuernden Lawinen-Charakteristik geschaffen worden.
Anhand der schematischen Zeichnung werden weitere Einzelheiten
der Erfindung erläutert. Es zeigen:
Fig. 1 die Draufsicht auf einen bekannten in C L-Vorrichtung
verwendeten IGFET mit geschlossenem Gate}
Fig. 2 einen Querschnitt längs der Linie 2-2 in Fig. 1;
909846/06 7
Fig. 5 Ms 5 Draufsichten auf erfindungsgemäße IGFBTs.
Die Fig. 1 und 2 beziehen sich auf einen IGFET 10 mit geschlossener
Gate-Geometrie, wie er etwa in der US-PS 4 063 274 beschrieben worden ist. Zu dem IGFET 10 gehören
eine Drainzone 12, eine Sourcezone 14 und ein leitendes Gate 16. Das Gate 16 besitzt eine geschlossene, rechteckige
Geometrie, d.h. es schließt die Drainzone 12 in der Zeichenebene gemäß Fig. 1 bzw. an der Oberfläche des Bauelements
vollkommen ein. Unterhalb des leitenden Gates befindet sich eine z.B. aus Siliziumdioxid bestehende Isolierschicht
18. Die Drainzone 12 und die Sourcezone 14
werden normalerweise in einem aus Silizium bestehenden Substrat 20 gebildet. Das Substrat kann anfangs entweder
N- oder P-leitend sein. Im gezeichneten Ausführungsbeispiel ist das Substrat 12 P-leitend, während die Drain-
und Sourcezone 12, 14 aus N-leitendem Silizium bestehen.
Zum Herstellen komplementär-symmetrischer Isolierschicht-Feldeffekttransistoren
(IGFETs) auf einem einzelnen Substrat kann ein P-leitendes Substrat 20 als P-leitende
Wanne in einem N-leitenden Körper gebildet werden, so daß ein N-Kanal-IGFET entsteht. Demgegenüber lassen sich P-Kanal-IGFETs
durch Einbringen von P-leitenden Source- und Drainzonen in einem N-leitenden Körper erzeugen.
Bei der Rechteck-Struktur des Gates 16 gemäß Fig. 1 ist das Auftreten einer Lawine beobachtet worden, welche von den
Ecken 22 zwischen dem Gate 16 und der Drainzone 12 ausgeht. Es hat sich im Rahmen der Erfindung ferner herausgestellt,
daß die Lawinen-Durchbruchsspannung angehoben wird, wenn die inneren Winkel des Gates 16 bzw. die Winkel
von dessen inneren Rand größer als 90° gemacht werden.
909846/0677
Erfindungsgemäß hat sich weiterhin ergeben, daß die Lawinen-Durchbruchsspannung
herabzusetzen ist, wenn die inneren Winkel des Gates des IGEET mit geschlossenem Gate verkleinert
werden.
In Fig. 3 ist die Draufsicht auf ein Gate 24 eines IGFET 26 dargestellt. Das Gate 24 umgibt eine Drainzone 28 und
ist von einer Sourcezone 30 umgeben. Die inneren Winkel des Gates 24 betragen jeder 135° und bilden eine achteckig
geformte Drainzone 28. Vorausgesetzt, daß die Dotierstoff-Konzentration des IGFET 26 mit demjenigen des IGFET 10
übereinstimmen, ist die Durchbruchsspannung des IGFET 26 etwa T0# höher als diejenige des IGFET 10,
In Fig. 4 ist die Draufsicht auf das Gate 32 eines IGFET
34 gezeigt. Das Gate 32 umgibt eine Drainzone 36 und ist von einer Sourcezone 38 umgeben. Die inneren Winkel des
Gates 32 betragen jeder 150° und bilden so eine zwölfeckige
Drainzone 26 mit zwölf Seiten. Unter der Voraussetzung, daß die Dotierstoff-Konzentrationen der IGFETs 34 und 10 gleich
sind, ist die Durchbruchsspannung des IGFET 34 um etwa 13%
größer als diejenige des IGFET 10.
In Fig. 5"ist die Draufsicht auf das Gate 40 eines IGFET
42 dargestellt worden. Das Gate 40 umschließt eine Drainzone 44 und ist von einer Sourcezone 46 umschlossen. Jeder
innere Winkel des Gates 40 beträgt 60°; sie bilden eine dreieckige Drainzone 44. Unter der Voraussetzung, daß die
Dotierstoff-Konzentrationen der IGFETs 42 und 10 gleich
sind, ist die Durchbruchsspannung des IGFET 42 bis zu
etwa 1396 unter diejenige des IGFET 10 herabgesetzt.
Es sei darauf hingewiesen, daß die äußere Form bzw. der äußere Rand der Gates 16, 24, 32 und 40 der IGFETs 10,
26, 34 und 42 im allgemeinen als Rechteck ausgebildet ist
909846/0677
aber ohne Einfluß auf die Durchbruchsspannung der Transistoren
verändert werden kann. Im Rahmen der Erfindung ist vielmehr experimentell bestätigt worden, daß es die Form
der inneren Ecken bzw. die Form des äußeren Randes der Drainzone ist, welche die Durchbruchsspannung beeinflußt. Schließlich
sei bemerkt, daß der innere Rand des Gates bzw. der äußere Rand der Drainzone vorzugsweise gleichwinklig sein,
d.h. in den Ecken gleiche Winkel haben sollo Es sind jedoch
erfindungsgemäß - je nach den Bedingungen des speziellen
Falles - auch andere Winkel- bzw. Seitenverhältnisse möglich.
909848/0677
Claims (1)
- -T-RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St0A.)Patentansprüche:Hi Isolierschicht-Feldeffekttransistor mit ringförmigem Gate, welches von der Sourcezone umschlossen ist und die Drainzone mit einem dieser zugewandten als Polygon mit geraden Kanten ausgebildeten inneren Rand umschließt, dadurch gekennzeichnet , daß die Größe der durch benachbarte Kanten eingeschlossenen WinkeL bei höherer Durchbruchsspannung größer als bei niedrigerer Durchbruchsspannung ist.2. Isolierschicht-FeLdeffekttransistor mit einem an einer HauptfLäche eines HaLbIeiterkörpers des einen Leitungstyps VOrgesehenen, ringförmig geschiossenen, aus einer auf der HauptfLache Liegenden Isolierschicht und auf dieser befindlichen leitenden Schicht bestehenden Gate, einer in den HaLbLeLterkörper hineinreichenden, das Gate umschließenden Sourcezone des anderen Leitungstyps, sowie einer in den HaLbLeiterkürper hineinreichenden, von dem Gate umschlossenen Drainzone des zweiten Leitungstyps, wobei die Form der Drainzone durch den inneren Rand des Gates bestimmt üst und dieser Rand als PoLygon mit geraden Kanten auijgebiLdet ist, d a d u r c h g e k e η η zeichnet , daß die WinkeL zwischen den Kanten von CJU abuu Lohen und im HinbLLck auf eine Steuerung der Durohbruohüspannung der Transistoren (26, 34, 42) ausgewäh L t s ind.Transistor nach Anspruch I oder 2, d a d u r c h gekennzeichnet , daß die Winkel gleich sind.909846/06774. Transistor nach einem oder mehreren der Ansprüche 1bis 3, dadurch gekennzeichnet,daß der innere Rand des Gates (24, 32) mindestens fünf Winkel aufweist.5. Transistor nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß der innere Rand des Gates (40) drei Winkel aufweist.6. Transistor nach Anspruch 5, dadurch gekennzeichnet , daß die Kanten und Winkel des inneren Gate-Randes die Form eines gleichseitigen Dreiecks bilden.7. Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit ringförmigem Gate, welches von der Sourcezone umschlossen ist und die Drainzone mit einem dieser zugewandtön, als Polygon mit geraden Kanten ausgebildeten inneren Rand umschließt, insbesondere zum Herstellen eines Isolierschicht-Feldeffekttransistors nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß die Größe der durch benachbarte* Kanten eingeschlossenen Winkel bzw. die Zahl der Kanten zum Anheben der Durchbruchsspannung vergrößert oder zum Absenken der Durchbruchsspannung vermindert wird.909846/0677
9 fuORIGINAL INSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/904,454 US4173022A (en) | 1978-05-09 | 1978-05-09 | Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2917690A1 true DE2917690A1 (de) | 1979-11-15 |
DE2917690B2 DE2917690B2 (de) | 1981-02-19 |
DE2917690C3 DE2917690C3 (de) | 1984-03-15 |
Family
ID=25419190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2917690A Expired DE2917690C3 (de) | 1978-05-09 | 1979-05-02 | Verfahren zum Festlegen der Durchbruchsspannung eines Isolierschicht-Feldeffekttransistors |
Country Status (5)
Country | Link |
---|---|
US (1) | US4173022A (de) |
JP (1) | JPS54147787A (de) |
DE (1) | DE2917690C3 (de) |
GB (1) | GB2020484B (de) |
IT (1) | IT1112216B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
US5130767C1 (en) * | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
JPS59228764A (ja) * | 1983-06-10 | 1984-12-22 | Seiko Epson Corp | 半導体装置 |
JPS6010677A (ja) * | 1983-06-30 | 1985-01-19 | Nissan Motor Co Ltd | 縦型mosトランジスタ |
US4684967A (en) * | 1984-05-04 | 1987-08-04 | Integrated Logic Systems, Inc. | Low capacitance transistor cell element and transistor array |
FR2617642A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Semiconducteurs | Transistor a effet de champ |
JPH07321306A (ja) * | 1994-03-31 | 1995-12-08 | Seiko Instr Inc | 半導体装置およびその製造方法 |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
US5726844A (en) * | 1996-04-01 | 1998-03-10 | Motorola, Inc. | Protection circuit and a circuit for a semiconductor-on-insulator device |
US5683918A (en) * | 1996-04-01 | 1997-11-04 | Motorola, Inc. | Method of making semiconductor-on-insulator device with closed-gate electrode |
TW406315B (en) * | 1997-06-30 | 2000-09-21 | Siemens Ag | Closed transistor with small W/L ratios |
US6046897A (en) * | 1997-09-29 | 2000-04-04 | Motorola, Inc. | Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection |
US6883894B2 (en) | 2001-03-19 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Printhead with looped gate transistor structures |
US8492866B1 (en) | 2012-01-09 | 2013-07-23 | International Business Machines Corporation | Isolated Zener diode |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1228343B (de) * | 1963-10-22 | 1966-11-10 | Siemens Ag | Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie |
DE1614144B2 (de) * | 1966-03-28 | 1970-11-05 | Matsushita Electronics Corp., Osaka (Japan) | Feldeffekttransistor mit isolierten Gattern |
US3621347A (en) * | 1968-06-14 | 1971-11-16 | Philips Corp | Semiconductor device comprising a field effect transistor having an insulated gate electrode and circuit arrangement comprising such a semiconductor device |
GB1373960A (en) * | 1971-12-07 | 1974-11-13 | Texas Instruments Ltd | Field effect transistors |
US4063274A (en) * | 1976-12-10 | 1977-12-13 | Rca Corporation | Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL301883A (de) * | 1962-12-17 | |||
GB1527773A (en) * | 1974-10-18 | 1978-10-11 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device |
-
1978
- 1978-05-09 US US05/904,454 patent/US4173022A/en not_active Expired - Lifetime
-
1979
- 1979-04-10 IT IT21725/79A patent/IT1112216B/it active
- 1979-05-02 GB GB7915233A patent/GB2020484B/en not_active Expired
- 1979-05-02 DE DE2917690A patent/DE2917690C3/de not_active Expired
- 1979-05-04 JP JP5518379A patent/JPS54147787A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1228343B (de) * | 1963-10-22 | 1966-11-10 | Siemens Ag | Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie |
DE1614144B2 (de) * | 1966-03-28 | 1970-11-05 | Matsushita Electronics Corp., Osaka (Japan) | Feldeffekttransistor mit isolierten Gattern |
US3621347A (en) * | 1968-06-14 | 1971-11-16 | Philips Corp | Semiconductor device comprising a field effect transistor having an insulated gate electrode and circuit arrangement comprising such a semiconductor device |
GB1373960A (en) * | 1971-12-07 | 1974-11-13 | Texas Instruments Ltd | Field effect transistors |
US4063274A (en) * | 1976-12-10 | 1977-12-13 | Rca Corporation | Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors |
Also Published As
Publication number | Publication date |
---|---|
JPS54147787A (en) | 1979-11-19 |
DE2917690C3 (de) | 1984-03-15 |
DE2917690B2 (de) | 1981-02-19 |
GB2020484B (en) | 1982-09-15 |
IT7921725A0 (it) | 1979-04-10 |
GB2020484A (en) | 1979-11-14 |
US4173022A (en) | 1979-10-30 |
IT1112216B (it) | 1986-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2917690A1 (de) | Isolierschicht-feldeffekttransistor mit ringfoermigem gate | |
DE2933694C2 (de) | Integrierter Schaltkreis | |
DE2707652A1 (de) | Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats | |
DE19531629C1 (de) | Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur | |
DE2547828A1 (de) | Halbleiter-speicherelement und verfahren zur herstellung desselben | |
DE2335333B1 (de) | Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik | |
DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
DE102014119174A1 (de) | Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung | |
DE2816795A1 (de) | Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis | |
DE2915024A1 (de) | Halbleiterbauelement | |
DE2902368A1 (de) | Komplementaer-mos-inverter | |
DE2500047A1 (de) | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen | |
DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
DE3139846C2 (de) | ||
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
DE4112044A1 (de) | Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE2729657A1 (de) | Feldeffekttransistor mit extrem kurzer kanallaenge | |
DE3134233A1 (de) | Dynamische cmos-speicherzelle und verfahren zu deren herstellung | |
DE2703871A1 (de) | Halbleiterspeicher | |
DE2338388C2 (de) | Feldeffekt-Halbleiteranordnung | |
DE2902367A1 (de) | Nichtfluechtiger halbleiterspeicher | |
DE3932445A1 (de) | Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8263 | Opposition against grant of a patent | ||
8281 | Inventor (new situation) |
Free format text: DINGWALL, ANDREW GORDON FRANCIS, BRIDGEWATER, N.J., US |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |