DE2902367A1 - Nichtfluechtiger halbleiterspeicher - Google Patents
Nichtfluechtiger halbleiterspeicherInfo
- Publication number
- DE2902367A1 DE2902367A1 DE19792902367 DE2902367A DE2902367A1 DE 2902367 A1 DE2902367 A1 DE 2902367A1 DE 19792902367 DE19792902367 DE 19792902367 DE 2902367 A DE2902367 A DE 2902367A DE 2902367 A1 DE2902367 A1 DE 2902367A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- zone
- sub
- area
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 12
- 230000005641 tunneling Effects 0.000 claims description 4
- 125000004437 phosphorous atom Chemical group 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Description
Dr.-Ing. Reimar König · Dipl.-lng. Klaus Bergen
Cecilienallee 76 A Düsseldorf ZD Tslafcn 45EDOO Patentanwälte
19. Januar 1979 32 714 B
RCA Corporation, 30 Rockefeller Plaza,
New York, N. Y. 10020 (V. St. A-.) .
"Nichtflüchtiger Halbleiterspeicher"
Die Erfindung betrifft einen nichtflüchtigen. Halbleiterspeicher
in einem N-leitenden Halbleiterkörper mit an einer Hauptfläche in dem Halbleiterkörper mit Abstand voneinander
gebildeten, P-leitenden Source- und Drainzonen sowie dazwischen liegender Kanalzone steuerbarer Leitfähigkeit,
bei dem sich auf der Hauptfläche oberhalb der Kanalzone eine erste Isolierschicht und auf dieser eine zweite Isolierschicht
mit darauf liegender Gate-Elektrode befindet, und bei dem die erste Isolierschicht aus einem dünnen ladungstunnelnden,
ersten Teilbereich oberhalb des ersten Teils, der Kanalzone und aus einem dicken nicht-tunnelnden, zweiten
Teilbereich oberhalb eines anderen, zweiten Teils der Kanalzone besteht. Die Erfindung, die. vor .allem als. MNOS-Feldeffekttransistor
bekannte nichtflüchtige, halbleitende Speichervorrichtungen betrifft, bezieht sich auch auf q±n
Verfahren zum Herstellen der Speicher.,
Als binäre Speicher verwendete MNOS-Bauelemente sind bekannt.Bei
älteren Bauelementen dieser Art bestanden die ._....
Gate-Isolierschichten aus einer auf der Oberfläche des Substrats liegenden, zwei Nanometer dicken Siliziumdioxid-Schicht
und einer darauf aufgebrachten Siliziumnitrid-Schicht. Da die dünne Siliziumdioxid-Schicht die PN-Übergänge
am Rande von Source und Drain überlappte,
§09831/0671
-r-
5 23Q2367
ergab sich eine vergleichsweise niedrige Durchbruchsspannung der Drain-Zone relativ zum Substrat. Auch die
Durchbruchsspannung zwischen Drain und Source in bezug auf das Gate war verhältnismäßig niedrig. Bemühungen,
die Probleme mit der Durchbruchsspannung zu beheben,
führten zu MNOS-Bauelementen, wia sie in dem Artikel
"The Drain Source Protected MNOS Memory Device and Memory Endurance", 1973, International Electronic Devices Meeting,
Seiten 126 bis 128 beschrieben sind. Die entsprechende Bauelementstruktur weist eine relativ dicke, die Source-
und Drainzone überlappende Gate-Oxid-Schicht auf, welche
derart oberhalb der an Source und Drain angrenzenden Bereiche der Kanalzone liegt,, daß da& dünne Gateoxid, d.h.
der Speicherbereich des Bauelements, zentral und nur auf einem Teil der Kanalzone angeordnet ist. Bei dem bekannten
Bauelement sind zwar Schwierigkeiten betreffend die Durohbruchsspannung
beseitigt, und das Bauelement weist zwei voneinander getrennte Schwellenspannungswerte auf, die
Differenz zwischen dem entsprechenden niedrigeren und
höheren Schwellenspannungswert - das sogenannte Sehwellenspannungs-Fenster
- ist aber relativ klein.
Ein Verfahren zum Vergrößern der Differenz zwischen dem unteren und dem oberen Schwellenspannungswert eines MNOS-Bauelements
ist in der- US-PS 4011 576 beschrieben. Bei
dem bekannten Bauelement sind die unter den dickeren Teilen der Gate-Oxid-Schicht liegenden Bereiche der Kanalzone
in bezug auf den Leitungstyp des Substrats schwach umdotiert worden. Hierdurch wird die effektive Schwellenspannung
dieser Bereiche herabgesetzt, während die beiden Schwellenzustände des Speicherbereichs des Bauelements
derart unverändert bleiben, daß das Schwellenspannungs-Fenster erweitert wird»
909831/067!
-V- 2S0236T
Der Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen, halbleitenden Speicher eingangs genannter
Art mit vergrößertem Schwellenspannungs-Fenster zu schaffen. Die erfindungsgemäße Lösung besteht darin, daß die
N-Störstellenkonzentration in einer unterhalb des dünnen, ersten Teilbereichs der ersten Isolierschicht befindlichen
Kanal-Teilzone größer als die Störstellenkonzentration im unterhalb des dicken, zweiten Teilbereichs der ersten
Isolierschicht liegenden Bereich der Kanalzone ist.
Ausgehend von einem nichtflüchtigen, halbleitenden MNOS-Speicher
mit einer dicken, die Source- und Drainzonen überlappenden Gate-Isolierschicht und einer den Speicherbereich
bildenden dünnen Gate-Isolierschicht ist somit erfindungsgemäß
unterhalb der dünnen Gate-Isolierschicht im Substrat eine Zone relativ hoher Störstellenkonzentration des Leitungstyps
des Substrats in der Kanalzone vorgesehen. Hierdurch wird sowohl der Wert der niedrigeren Schwellenspannung
als auch derjenige der höheren Schwellenspannung des Speicherbereichs des Bauelements vergrößert und dadurch
das Schwellenspannungs-Fenster des Bauelements erweitert.
Anhand der schematisehen Darstellung von Äusführungsbeispielen
werden weitere Einzelheiten der Erfindung erläutert»
Es zeigen:
Fig_ \ einen Querschnitt durch das MNOS-Bauelementj
Fig. 2' ein Diagramm mit einer Gegenüberstellung des bekannten
und des erfindungsgemäßen Schwellenspannungs-Fensters;
und
Fig. 5 und 4 Querschnitte des MNOS-Bauelements in verschiedenen
Herstellungsstufen.
909831/0671
-y-
Das erfindungsgemäße MNOS-Halbleiter-Speicher-Bauelement
ist in Fig. 1 insgesamt mit 10 bezeichnet worden und enthält einen vorzugsweise aus Silizium bestehenden Halbleiterkörper
12 des einen Leitungstyps (im Ausführungsbeispiel handelt es sioh um N-Leitung). An bzw. unter
einer Hauptfläche 14 des Bauelements 10 sind mit Abstand voneinander P-leitende Source- und Drainzonen 16 bzw. 18
gebildet worden. Diese beiden Zonen begrenzen zwischen sich eine Kanalzone 20 steuerbarer Leitfähigkeit. Die grundsätzliche
Zuordnung von Source- und Drainzonen 16 bzw. 18 und Kanalzone 20 entspricht dem Stand der Technik.
Oberhalb der Kanalzone 20 befindet sich auf der Hauptfläche
14 des Halbleiterkörpers 12 eine erste Isolierschicht 22. Diese bestellt aus einem dünnen, ladungs tunne lnden, oberhalb
eines ersten Teils der Kanalzone 20 liegenden, ersten Teilbereichs 24 und einem dicken nichttunnelnden Teilbereich 26, der oberhalb des Restes bzw. eines zweiten Teils
der Kanalzone 20 liegt. Im gezeichneten Ausführungsbeispiel befindet sich der dünne erste Teilbereich 24 der1 ersten
Isolierschicht 22 zentral oberhalb der Kanalzone 20. Dadurch wird erreicht, daß der unterhalb des dünnen, ersten
Teilbereichs 24 der ersten Isolierschicht 22 liegende Bereich der Kanalζone 20 mit Abstand von der Source- und
Drain-Zone 16 bzw. 18 endet. Weitere Merkmale des dünnen
und dicken Teilbereichs der ersten Isolierschicht 22 können beispielsweise aus Fig. 2 der US-PS 3 719 866 entnommen
werden.
Wenn der Halbleiterkörper 12 aus Silizium besteht, wird
die erste Isolierschicht 22 vorzugsweise durch thermisches Aufwachsen von Siliziumdioxid gebildet. Der dünne, erste
Teilbereich 24 der ersten Isolierschicht 22 soll normalerweise
eine Dicke von etwa zwei Nanometern haben;
90983 1/0 6 71
Dicken bis zu etwa fünf Nanometern sind jedoch ebenfalls brauchbar. Auch der dicke, zweite Teilbereich 26 der ersten
Isolierschicht 22 kann aus thermisch aufgewachsenem Siliziumdioxid bestehen und eine Dicke von etwa 50 Nanometern
haben.
Auf der ersten Isolierschicht 22 liegt eine zweite Isolierschicht 28. Diese besteht normalerweise aus Siliziumnitrid
mit einer Dicke von 50 Nanometern; die zweite Isolierschicht 28 kann aber auch aus anderen Materialien, wie
Aluminiumoxid, hergestellt werden. Auf der zweiten Isolierschicht 28 liegt eine Mtende Schicht als Gate-Elektrode
50. Die gegenseitigen Beziehungen von Gate-Elektrode 50 und erster und zweiter Isolierschicht 22 und 28 sind
grundsätzlich bekannt und beispielsweise in der US-PS
5 719 866 beschrieben. .■-■'■
Im Gegensatz zu bekannten Bauelementen ist der erfindungsgemäße Speicher durch eine in wenigstens, einem Teilüer
Kanalzone 20 unterhalb des dünnen, ersten Teilbereicns'
24 der ersten Isolierschicht 22 liegende Zone 32 gekennzeichnet.
Die Konzentration der Störstellen (im Ausführungsbeispiel
N-Leitung erzeugende Störstellen) ist in . ■ der Zone 52 erfindungsgemäß größer als in dem unterhalb
des dicken, zweiten Teilbereichs 26'der ersten Isolier- ·
.schicht 22 liegenden Teil der .Kanalzone 20.
Im gezeichneten Ausführungsbe1spiel liegt die Zone 32
unterhalb des gesamten dünnen, ersten Teilbereichs 24
der ersten Isolierschicht 22 und erstreckt sich um einen
kleinen Betrag seitlich unter den dicken, zweiten Teilbereich 26 der ersten Isolierschicht 22. Das ist die Folge
des zum Herstellen des Bauelements 10 angewendeten Ver-
909831/0871
fahrens. Da die unter dea dicken, zweiten Teilbereich
der ersten Isolierschicht 22 greifenden Teile der Zone 32 die Gesamtschwellenspannungs-Bediiigungen des Bauelements
nachteilig beeinflussen können, wird Wert darauf gelegt, daß die Zone 32 die dicken Teilbereiche 26 der
ersten Isolierschicht 22 nur minimal überlappt bzw. unterschneidet.
In Fig. 2 ist die Wirkung der Störstellen in der Zone der Kanalzone 20 auf das Schwellenspannungs-Fenster des
Bauelementes bildlich dargestellt. Es wird dabei das vorliegende Bauelement 10 mit einem z.B. aus der US-PS
3 719 866 bekannten, eine der Zone 32 entsprechende Zone
nicht aufweisenden Bauelement verglichen. In dem Diagramm stellt Υ™/. ρ ν die Schwellenspannung der unterhalb des
dicken, zweiten Teilbereichs 26 der ersten Isolierschicht 22 unterhalb der Gate-Elektrode 30 dar (vgl. A und C in
Fig. 1). Um den Yergleich zu erleichtern, wird angenommen, daß diese Schwellenspannung im bekannten und im vorliegenden
Bauelement denselben Wert hat. Die beiden Zustände des Speicherbereichs des bekannten Bauelements sind in
Fig. 2 mit Vrpwgy und ^Vp(B) feezeicIin:e"fc· ^m Ausführungsbeispiel ist der Wert von V^1/g\ weniger negativ als der
Wert von Y^r^ß) und der Wert von V^pfg) ist stärker negativ
als derjenige von Vrp(££)· Das Bauelement läßt sich
als Reihenschaltung von zwei Transistoren beschreiben;
das Schwellenspannungs-Fenster ist dann die Spannungsdifferenz zwischen der Spannung ^(^c) des Reihentransistors
und der Spannung Vrp-pfB) ^es °^eren Zustande des anderen
Transistors. Wenn die Speicher-Schwellenspannung bei ^T2(B) üeS"fc>
kann das Bauelement nur leiten, wenn die
an der Gate-Elektrode 30 anliegende Spannung einen größeren Betrag hat, d.h. stärker negativ ist als
909831/06?!
2802367
Wenn ferner die Speicher-Schwellenspannung bei Vm>,
liegt, kann das Bauelement nur leiten, wenn die an der Gate-Elektrode 30 anliegende Spannung über Vm(AQ\
liegt. Eine zum Lesen bzw. Abfragen des Bauelements geeignete Spannung muß zwischen diesen beiden Werten
liegen.
Auf der rechten Seite von Fig. 2 ist die Wirkung der zusätzlichen Störstellen der Zone 32 des vorliegenden Bauelements
10 illustriert. Es sei angenommen, daß der absolute Betrag der Spannungsdifferenz zwischen den beiden
Zuständen des Speicherbereichs des Bauelements1 10 ebenso groß ist wie derjenige des bekannten Bauelements,
die tatsächlichen Werte der beiden mit YT,/B\ und V^u-q)
bezeichneten Zustände sind jedoch als Folge der Wirkung der Zone 32 stärker negativ als die vergleichbaren Werte
des bekannten Bauelements. Dadurch wird erreicht, daß - wenn auch negativere Spannungen zum Betrieb des vorliegenden
Bauelements 10 erforderlich sind - das Schwellenspannungs-Fenster erweitert ist. Das erfindungsgemäße
Bauelement 10 kann daher mit größerer Genauigkeit gelesen bzw. abgefragt werden, weil die entsprechenden
an die Gate-Elektrode anzulegenden Lese-Spannungen innerhalb
eines größeren Toleranzbereiches als bisher liegen können. Außerdem hat sich überraschenderweise gezeigt,
daß die Speicher-Retensions- bzw. -rückhaltezeit des Bauelements durch den Einbau der Zone 32 vergrößert wird.
Das Erniedrigen der Schwelle bzw. Schwellenspannung der dicken Isolierbereiche des in der US-PS 4 011 576
beschriebenen Bauelements führt zu ähnlichen Ergebnissen. Ein Verfahren zum Herstellen eines erfindungsgemäßen
MNOS-Speichers läßt sich anhand der Fig. 3 und 4 erläutern. In der Zeichnung sind nur die Verfahrens-
309831/OSfI
schritte dargestellt, die wesentlich für die vorliegende Erfindung sind, während die herkömmlichen Teile des Herstellungsverfahrens
der Einfachheit halber nicht ausdrücklich beschrieben werden.
In Fig. 3 ist der Zustand des Bauelements 10 nach dem Bilden der Source- und Drainzonen 16 und 18 sowie nach dem
Bilden des dicken Teilbereichs 26 der ersten Isolierschicht 22 schematisch dargestellt. Auf die Außenfläche
des dicken Teilbereichs 26 der ersten Isolierschicht 22 wird eine Fotolackschicht 34 aufgebracht. Diese Fotolackschicht
34 wird entwickelt, um den insgesamt mit 36 bezeichneten
Ort des dünnen Teilbereichs 24 der ersten Isolierschicht 22 freizulegen. Nach dem Begrenzen und Entwickeln
der Fotolackschicht 34 wird der dicke Teilbereich 26 bis zur Hauptfläche 14 des Halbleiterkörpers 12 heruntergeätzt.
Insoweit ist das Verfahren herkömmlich.
Bei bekannten Bauelementen wird nun die dünne, tunnelnde Gate-Isolierschicht gebildete Demgegenüber werden erfindungsgemäß
Störstellen in den Teil der Kanalzone 20 eingeführt, der unterhalb des dünnen, ersten Teilbereichs24
der ersten Isolierschicht 22 liegen wird. Dadurch wird die Störstellenkonzentration in der Teilzone 32 der Kanalzone
20 soweit angehoben, daß sie höher ist als die Konzentration der Störstellen in dem unterhalb des dicken
Teilbereichs 26 der ersten Isolierschicht 22 liegenden Bereich der Kanalzone 20.
Vorzugsweise werden die Störstellen durch Ionenimplantation in den Halbleiterkörper 12 eingebracht. Beispielsweise
kann das Bauelement 10 einem Strahl von Phosphorionen in einem üblichen Ionen-Implantations-
909831/0 671
29j0;2367
gerät ausgesetzt werden. Gegebenenfalls wird dabei eine flache N-leitende Zone 32S in dem Halbleiterkörper 12
angrenzend an den Bereich 36 erzeugt. Eine geeignete Implantationsenergie beträgt bei einer Dosis von
5 χ 1011 Atomen/cm2 etwa 45 KeV.
Nach dem Implantieren der Störstellen wird das Verfahren in üblicher Weise fortgesetzt. Die Fotolackschicht 34
wird abgetragen und das Bauelement 10 wird solange thermisch oxidiert, bis der dünne, erste Teilbereich 24 der
ersten Isolierschicht 22 gebildet ist. Gemäß Fig. 4 wird alsdann die Siliziumnitrid-Schicht 28 in üblicher
Weise, z.B. durch chemisches Aufdampfen hergestellt. Bei diesen Verfahrensschritten wird das Bauelement 10 soweit
und lange erhitzt, daß die in die Ursprungszone 32S eingebrachten Störstellen in den Halbleiterkörper 12 hineindiffundieren
und auf diese Weise der erfindungsgemäße Bereich 32 der Kanalzone 20 gebildet wird. Hierbei tritt
eine gewisse Seitendiffusion auf, so daß der dicke Teilbereich 26 der ersten Isolierschicht 22 und die erfindungsgemäße
Zone 32 sich am Rande ein wenig überlappen. Die Dauer und die Temperatur der Wärmebehandlungen des
Bauelementes sollten so gewählt werden, daß die Seitendiffusion möglichst klein ist.
Zu den restlichen Verfahrensschritten zum Herstellen des erfindungsgemäßen Bauelements gehören bekannte Maßnahmen
zum Bilden von Kontaktöffnungen sowie Metallisierungen, bis das vollständige Bauelement 10 gemäß Fig. 1 vorliegt.
0 9 8 3 1 / 0 B 71
Claims (2)
- -yr- ■2302367RCA Corporation, 30 Rockefeller Plaza,New York, N.Y. 10020 (V.St.A.)Patentansprüche:Nichtflüchtiger Halbleiterspeicher in einem N-leitenden Halbleiterkörper mit an einer Hauptfläche in dem Halbleiterkörper mit Abstand voneinander gebildeten, P-leitenden Source- und Drain-Zonen sowie dazwischenliegender Kanalzone steuerbarer Leitfähigkeit, bei dem sich auf der Hauptfläche oberhalb der Kanalzone eine erste Isolierschicht und auf dieser eine zweite Isolierschicht mit darauf liegender Gate-Elektrode, befindet und bei dem die erste Isolierschicht aus einem dünnen, ladungstunnelnden, ersten Teilbereich oberhalb eines ersten Teils der Kanalzone und aus einem dicken, nicht-tunnelnden, zweiten Teilbereich oberhalb eines anderen, zweiten Teils der Kanalzone besteht, dadurch gekennzeichnet , daß die Störstellenkonzentration vorzugsweise N-Typ, in einer unterhalb des dünnen, ersten Teilbereichs (24) der ersten Isolierschicht (22) befindlichen Kanal-Teilzone (32) größer als die Störstellenkonzentration im unterhalb des dicken, zweiten Teilbereichs (26) der ersten Isolierschicht (22) liegenden Bereich der Kanalzone (20) ist.
- 2. Speicher nach Anspruch 1, dadurch gekenn zeichnet , daß die Störstellen in der unterhalb des dünnen, ersten Teilbereichs (24) der ersten Isolierschicht (22) befindlichen Kanal-Teilzone (32) relativ großer StörStellenkonzentration aus Phosphoratomen bestehen.9 fu
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/873,603 US4307411A (en) | 1978-01-30 | 1978-01-30 | Nonvolatile semiconductor memory device and method of its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2902367A1 true DE2902367A1 (de) | 1979-08-02 |
Family
ID=25361968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792902367 Withdrawn DE2902367A1 (de) | 1978-01-30 | 1979-01-22 | Nichtfluechtiger halbleiterspeicher |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4307411A (de) |
| JP (1) | JPS54111789A (de) |
| DE (1) | DE2902367A1 (de) |
| GB (1) | GB2013397B (de) |
| IT (1) | IT1110013B (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4353083A (en) * | 1978-11-27 | 1982-10-05 | Ncr Corporation | Low voltage nonvolatile memory device |
| US4521796A (en) * | 1980-12-11 | 1985-06-04 | General Instrument Corporation | Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device |
| US4605946A (en) * | 1984-08-16 | 1986-08-12 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fet charge sensor and voltage probe |
| US4745083A (en) * | 1986-11-19 | 1988-05-17 | Sprague Electric Company | Method of making a fast IGFET |
| JPH07120719B2 (ja) * | 1987-12-02 | 1995-12-20 | 三菱電機株式会社 | 半導体記憶装置 |
| US6518617B1 (en) * | 1996-12-31 | 2003-02-11 | Sony Corporation | Nonvolatile semiconductor memory device |
| US6200843B1 (en) | 1998-09-24 | 2001-03-13 | International Business Machines Corporation | High-voltage, high performance FETs |
| JP4657681B2 (ja) | 2004-06-03 | 2011-03-23 | シャープ株式会社 | 半導体記憶装置およびその製造方法並びに携帯電子機器 |
| US8330232B2 (en) * | 2005-08-22 | 2012-12-11 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
| JP2016025100A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社Ｊｏｌｅｄ | 半導体装置、表示装置および電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3719866A (en) * | 1970-12-03 | 1973-03-06 | Ncr | Semiconductor memory device |
| JPS5330310B2 (de) * | 1972-09-13 | 1978-08-25 | ||
| JPS571149B2 (de) * | 1974-08-28 | 1982-01-09 | ||
| JPS52105784A (en) * | 1976-03-01 | 1977-09-05 | Sony Corp | Mios type memory unit |
-
1978
- 1978-01-30 US US05/873,603 patent/US4307411A/en not_active Expired - Lifetime
-
1979
- 1979-01-15 IT IT19301/79A patent/IT1110013B/it active
- 1979-01-19 GB GB7901981A patent/GB2013397B/en not_active Expired
- 1979-01-22 DE DE19792902367 patent/DE2902367A1/de not_active Withdrawn
- 1979-01-29 JP JP962479A patent/JPS54111789A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT7919301A0 (it) | 1979-01-15 |
| GB2013397B (en) | 1982-05-19 |
| US4307411A (en) | 1981-12-22 |
| JPS54111789A (en) | 1979-09-01 |
| IT1110013B (it) | 1985-12-23 |
| GB2013397A (en) | 1979-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
| DE3816358C2 (de) | ||
| DE2745857C2 (de) | ||
| DE2214935C2 (de) | Integrierte MOS-Schaltung | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| EP0186058B1 (de) | Feldeffekttransistor mit hoher Spannungsfestigkeit | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
| EP0817278A2 (de) | Speicherzelle | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE2500047A1 (de) | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen | |
| DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE2703013A1 (de) | Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht | |
| DE2639465A1 (de) | Integrierte halbleiterstruktur und verfahren zur herstellung | |
| DE2902367A1 (de) | Nichtfluechtiger halbleiterspeicher | |
| DE2447354A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| DE3139846A1 (de) | Mos-eprom-zelle und verfahren zu deren herstellung | |
| DE2703871C2 (de) | Halbleiterspeicher mit wenigstens einem V-MOS-Transistor | |
| DE2814695A1 (de) | Verfahren zum herstellen einer integrierten schaltung | |
| DE3105693A1 (de) | "mosfet-bauelement" |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8130 | Withdrawal |