DE3920451C2 - EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben - Google Patents

EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben

Info

Publication number
DE3920451C2
DE3920451C2 DE3920451A DE3920451A DE3920451C2 DE 3920451 C2 DE3920451 C2 DE 3920451C2 DE 3920451 A DE3920451 A DE 3920451A DE 3920451 A DE3920451 A DE 3920451A DE 3920451 C2 DE3920451 C2 DE 3920451C2
Authority
DE
Germany
Prior art keywords
layer
region
oxide layer
polycrystalline
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3920451A
Other languages
English (en)
Other versions
DE3920451A1 (de
Inventor
Sangsoo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE3920451A1 publication Critical patent/DE3920451A1/de
Application granted granted Critical
Publication of DE3920451C2 publication Critical patent/DE3920451C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

Die Erfindung betrifft eine EPROM-Zellstruktur gemäß den im Oberbegriff des Patentanspruchs 1 angegebenen Merkmalen und ferner auch ein Ver­ fahren zur Herstellung derselben. Eine derartige EPROM-Zellstruktur ist im wesentlichen der Zeitschrift IEEE Journal of Solid State Circuits, Vol. SC-20, No. 1, Februar 1985, S. 418-421 zu entnehmen.
Eine EPROM-Zelle kann als Speicherelement für zwei Zustände dienen. In dem einen Aus-Zustand werden die Elektroden durch Programmieren des Speicherelements in dem Floating-Gate angesammelt. In dem anderen Ein-Zustand werden die Elektroden von dem Floatting-Gate abfließen, und zwar durch Löschen des Speicherelements durch Einsatz von UV-Strahlen. Im einzelnen werden heiße Elektronen, welche im Drain-Bereich eines Transistors erzeugt werden, in das Floating-Gate injiziert, welches von einer Oxidschicht umgeben ist; die Injektion wird durch das Steuer-Gate ge­ steuert. Um das Speicherelement zu löschen, werden Elektronen vom Flo­ ating-Gate freigesetzt, und zwar durch Bestrahlen mit UV-Strahlen durch ein Fenster in dem oberen Teil des Gehäuses.
Ein konventionelles EPROM-Speicherelement, welches für die oben er­ wähnten Funktionsweisen ausgelegt ist, enthält zwei polykristalline Schichten, wie es in Fig. 1 dargestellt ist. Das Layout eines konventionellen Speicherelements ist in Fig. 2 dargestellt, wobei die Schnitte gemäß den Schnittlinien a-a′ und b-b′ in den Fig. 1A und Fig. 1B entsprechend dargestellt sind. In einer derartigen Struktur werden die erste polykristalline Schicht 1 als Floating-Gate und die zweite polykristalline Schicht 2 entsprechend als Steuer-Gate genutzt, wobei die einzelnen EPROM-Zellen durch einen Feldoxidbereich 5 getrennt werden, der üblicherweise zwischen den einzelnen EPROM-Zellen angeordnet ist.
Ferner sind eine Source-Zone 6 und eine Drain-Zone 7 in Fig. 1B darge­ stellt. Daher hängt die Zuverlässigkeit von konventionellen Zellen von der Qualität und der Dicke der ersten Oxidschicht 3 und der zweiten zwischen den polykristallinen Schichten gelegenen Oxidschicht 4 gemäß Fig. 1 ab.
Grundsätzlich werden in einer EPROM-Zelle zwei Zustände genutzt. Der erste Zustand entspricht einer niedrigen Schwellwertspannung (VT) vor dem Programmieren der Zelle, während der zweite Zustand nachfolgend der hohen Schwellwertspannung (VT) entspricht. Um die Speicherzelle zu programmieren, wird eine hohe Spannung an das Steuer-Gate 2 und an die Drain-Elektrode 7 angelegt, so daß die Elektronen im Floating-Gate ange­ sammelt werden, und zwar aufgrund bei einem Avalanche-Spannungs­ durchbruchs erzeugten heißen Elektronen in einem Kabelbereich in der Nähe der Drain-Zone der Speicherzelle. Wenn auf diese Weise die Elektronen angesammelt sind, ist die EPROM-Zelle programmiert und zu diesem Zeitpunkt ist die Schwellwertspannung der EPROM-Zelle erhöht. Es be­ steht somit ein Unterschied zwischen den Schwellwertspannungen vor dem Programmierten und nach dem Programmieren; aufgrund dieser Diffe­ renz der Spannungswerte kann die EPROM-Zelle als eine Speicherzelle zum Einsatz gelangen.
Für die oben erläuterte EPROM-Zelle ist es von besonderer Bedeutung, die Qualität der Oxidschicht 4, die sich zwischen den polykristallinen Schichten befindet, durch das Oxidwachstum zu steuern, da die Dicke dieser Oxidschicht die Kapazität zwischen der ersten polykristallinen Schicht 1 und der zweiten polykristallinen Schicht 2 beeinflußt. Die Steuerung des Wachstums der Oxidschicht 4 zwischen den polykristallinen Schichten ist jedoch schwierig. Die Betriebssicherheit der Zelle wird ferner nachteilig beeinflußt durch einen Leckstrom, welcher aufgrund von Oberflächenrau­ higkeiten der polykristallinen Schichten zwischen der ersten polykristallinen Schicht 1 und der zweiten polykristallinen Schicht 2 fließt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Zuverlässig­ keitsrisiken bei einer herkömmlichen EPROM-Zellstruktur, die sich auf­ grund der geringeren Qualität einer auf einer polykristallinen Silizium­ schicht gebildeten Oxidschicht gegenüber einer auf einkristallinen Silizium gebildeten Oxidschicht ergeben, zu mindern. Diese Aufgabe wird bei der EPROM-Zellstruktur gemäß den Patentansprüchen 1 und 2 erfin­ dungsgemäß dadurch gelöst, daß die Steuerelektrode, an der die Wortlei­ tung der Speicherzelle angeschlossen ist, räumlich so angeordnet ist, daß die auf einkristallinem Silizium gebildete Oxidschicht als Isolator zwischen dem Floating-Gate und der Steuerelektrode verwendet werden kann.
Die Schnittdarstellungen der erfindungsgemäßen EPROM-Zelle sind in der Fig. 3 dargestellt. Gemäß Fig. 3 ist diese neue EPROM-Zelle, welche von einem Feldoxidbereich 5 umgeben ist, gekennzeichnet durch ein Steuer- Gate 11 in dem Bereich unterhalb des Floating-Gates 13, und zwar isoliert vom Kanalbereich 14 durch einen Grabenisolator 10.
Wie es in Fig. 3 dargestellt ist, wird ein hochdotierter Siliziumbereich vom N-Typ als Steuerelektrode 11 verwendet. Der Kanalbereich 14 der EPROM- Zelle ist durch die mit einem Isolator gefüllte Grabenstruktur 10 vollständig von dem Steuer-Gate 11 isoliert. Auf der dünnen Oxidschicht 12 ist eine erste polykristalline Schicht 13 angeordnet, welche als Floating-Gate genutzt wird. Auf der ersten polykristallinen Schicht 13 ist ein dickes Oxid 21 angeordnet. Ein versenkter Kontakt 20 ist oberhalb der Steuerelektrode 11 vorgesehen, um einen Wortleitungsanschluß für die Speicherzelle zu erhalten. Die EPROM-Zelle wird in der Weise fertiggestellt, daß eine zweite polykristalline Schicht 22 auf der genannten dicken Oxidschicht 21 ange­ ordnet wird.
Die Erfindung wird nachstehend anhand der Figuren näher erläutert:
Fig. 1A, 1B zeigen vergrößert Schnittdarstellungen einer konvnetio­ nellen EPROM-Zelle.
Fig. 2 zeigt ein Layout einer konventionellen EPROM-Zelle,
Fig. 3A, 3B zeigen vergrößerte Schnittdarstellungen der erfindungsgemäßen EPROM-Zellen,
Fig. 4 zeigt ein Layout der erfindungsgemäßen EPROM-Zellen,
Fig. 5A-5G zeigen vergrößerte Schnittdarstellungen, welche die ein­ zelnen Verfahrensschritte bei der Herstellung einer erfindungsgemäßen EPROM-Zelle darstellen.
Die Fig. 1A, 1B sind Schnittdarstellungen der Zelle gemäß Fig. 2 entlang den Linien a-a bzw. b-b.
Die Fig. 3A, 3B zeigen Schnittdarstellungen der Zelle gemäß Fig. 4 entlang den Schnittlinien a-a′ bzw. b-b′.
Um die erfindungsgemäße EPROM-Zelle zu programmieren, wird eine hohe Spannung, vorzugsweise etwa 12 V, an die Wortleitung gelegt, welche aus einer zweiten polykristallinen Schicht 21 besteht und mit dem N-Typ Diffusionsbereich der Steuerelektrode 11 über einen vergrabenen Kontakt 20 verbunden ist; die hohe Spannung wird darüber hinaus an die Drain- Zone 7 gemäß Fig. 3 angelegt, so daß auf dem Floating-Gate 13 aufgrund des Avalanche-Spannungsdurchbruchs die heißen Elektroden angesammelt werden, welche in dem Kanalbereich, der sich in der Nähe der Drain- Zone 7 befindet erzeugt werden. Somit ist eine Speicherzelle geschaffen, mittels welcher zwei unterschiedliche Zustände genutzt werden; der eine entspricht der hohen Schwellwertspannung der programmierten Zelle und der andere entspricht der niedrigen Schwellwertspannung der nicht pro­ grammierten Zelle.
Da die Schichtdicke des zweiten Oxids 21 zwischen der ersten polykristallinen Schicht 13 und der zweiten polykristallinen Schicht 22 unabhängig von der Schichtdicke der ersten Oxidschicht 12 erfindungsgemäß vergrößert werden kann, werden durch die neue EPROM-Zelle die Probleme voll­ ständig gelöst, welche in einer konventionellen EPROM-Zelle infolge des Leckstroms von der ersten polykristallinen Schicht zur zweiten polykri­ stallinen Schicht entstehen. Aufgrund dieser Erfindung kann eine EPROM-Zelle mit einer hohen Zuverlässigkeit hergestellt werden.
Zur Herstellung der neuen EPROM-Zelle sind die folgenden Verfahrens­ schritte im Rahmen dieser Erfindung erforderlich. Im erfindungsgemäßen Herstellungsverfahren werden gemäß Fig. 5A eine Pufferoxidschicht 31 und eine Nitridschicht 32 auf einem p-Typ-Substrat S in einem Bereich der EPROM-Zelle gebildet, der von einer Feldoxidschicht 5 umgeben ist. Wie in der Struktur gemäß Fig. 5B dargestellt, wird bevorzugt mittels einer Maske das Ätzen einer Grabenstruktur 10 durchgeführt. Die Grabenstruktur 10 wird dann mit einer Oxidschicht gefüllt, wobei die Oxidschicht durch ani­ sotropes Rückätzen bis zu einem Endpunkt P der Nitridschicht 32 abgetragen wird, wie es in Fig. 5B dargestellt ist. Nachdem nun die Höhe der Oxid­ schicht die Höhe der Pufferoxidschicht 31 erreicht hat, wird die Nitrid­ schicht abgezogen, wie es in Fig. 5C dargestellt ist. Nachdem gemäß Fig. 5E und 5F die Pufferoxidschicht 31 entfernt ist, werden die erste Oxid­ schicht 12 und die erste polykristalline Schicht 13 gebildet. Wichtig ist hierbei, daß der Bereich der ersten polykristallinen Schicht 13 mittels einer Maske definiert wird und daß ferner eine dicke zweite Oxidschicht 21 auf der ersten polykristallinen Schicht 13 erzeugt wird zwischen der ersten polykristallinen Schicht 21 und der zweiten polykristallinen Schicht 22, um das durch den Leckstrom verursachte Problem zu lösen. Anschließend werden die zweite polykristalline Schicht 22 zusammen mit dem ver­ grabenen Kontakt 20 angeordnet, wobei erfindungsgemäß der vergrabene Kontakt 20, der für den Wortanschluß der Speicherzelle dient, durch eine Maske auf der zweiten polykristallinen Schicht 21 definiert wird. In der Folge wird eine vom N-Typ dotierte Source-Zone 6 und Drain-Zone 7 da­ durch gebildet, daß die N+Ionen-Implantation mittels einer Maske erfolgt. Nunmehr wird eine Borphosphorsilikat-Glasschicht 23 gebildet. Nach dem Kontaktmaskieren wird eine Metall-Schicht 24 angeordnet und die Passivierungsschicht 25 ausgebildet. Nunmehr ist die EPROM-Zelle mit der in Fig. 5G dargestellten Struktur hergestellt.

Claims (2)

1. EPROM-Zellstruktur, die auf einem p-Typ-Substrat (s) gebildet und von einem Feldoxidbereich (5) umgeben ist, mit
  • - einer Source-Zone (6) und einer Drain-Zone (7), zwischen denen sich ein Kanalbereich (14) erstreckt,
  • - einer ersten elektrisch leitenden polykristallinen Schicht (13), die als Floating-Gateelektrode ausgebildet ist, wobei jeweils angrenzende zwischen dem Substrat (s) und der ersten polykristallinen Schicht (13) eine erste Oxidschicht (12) liegt und diejenigen vom Substrat (s) abgewandten Oberflächenbereiche der ersten polykristallinen Schicht (13), die nicht an den Feldoxidbereich (5) angrenzen, von einer zweiten Oxidschicht (21) be­ deckt sind,
  • - einer zweiten elektrisch leitenden polykristallinen Schicht (22), die zu­ mindest teilweise über der ersten polykristallinen Schicht (13) angeordnet ist, wobei die erste polykristalline Schicht (13) von der zweiten polykristallinen Schicht (22) durch die zweite Oxidschicht (21) isoliert ist, dadurch gekennzeichnet, daß
  • - im p-Typ-Substrat (s) durch eine mit einem Isolator gefüllte Graben­ struktur (10) zwei voneinander elektrisch isolierte Bereiche erzeugt sind, wobei im ersten Bereich die Source-Zone (6), die Drain-Zone (7) und der Kanalbereich (14) angeordnet sind und im zweiten Bereich ein n-Typ hoch dotierter Bereich (11) ausgebildet ist,
  • - der n-Typ hoch dotierte Bereich (11) als Steuerelektrode ausgebildet ist und über einen vergrabenen Kontaktbereich (20) mit der zweiten polykri­ stallinen Schicht (22) elektrisch leitend verbunden ist, und
  • - die erste polykristalline Schicht (13) und die erste Oxidschicht (12) die mit einem Isolator gefüllte Grabenstruktur (10) überdecken und oberhalb des n-Typ hoch dotierten Bereichs (11) enden.
2. Verfahren zur Herstellung einer EPROM-Zellstruktur mit den folgenden Verfahrensschritten:
  • a) Aufbringen einer Pufferoxidschicht (31), einer Nitridschicht (32) und einer Maskenschicht aufeinanderfolgend auf einem p-Typ-Substrat,
  • b) Strukturieren der Maskenschicht und anisotropes Ätzen innerhalb der von der Maskenschicht freiliegenden Schichtbereiche, um eine Gra­ benstruktur (10) im p-Typ-Substrat (s) zu schaffen,
  • c) Auffüllen der Grabenstruktur (10) mit einer Oxidschicht durch ganz­ flächiges Aufbringen einer Oxidschicht und anisotropes Rückätzen bis zu einem Endpunkt (P), so daß die Oxidschicht in der Grabenstruktur (10) im wesentlichen die gleiche Höhe wie die Pufferoxidschicht (31) aufweist,
  • d) Dotieren eines ersten Bereichs (11) im p-Typ-Siliziumsubstrat (s) zwischen der Grabenstruktur (10) und dem Feldoxidbereich (5) mit Do­ tieratomen vom n-Typ zum Erzeugen einer Steuerelektrode,
  • e) Entfernen der Pufferoxidschicht (31),
  • f) Aufbringen einer ersten Oxidschicht (12) und anschließend einer ersten elektrisch leitenden polykristallinen Schicht (13),
  • g) Aufbringen einer zweiten Oxidschicht (21) auf der ersten polykristallinen Schicht (13),
  • h) Aufbringen und Strukturieren einer zweiten elektrisch leitenden po­ lykristallinen Schicht (22), die durch einen vergrabenen Kontaktbereich (20) mit dem n-Typ hoch dotierten Bereich (11) elektrisch verbunden wird,
  • i) Ionenimplantieren unter Einsatz einer Maske in einem zweiten Be­ reich im p-Typ-Siliziumsubstrat (s) zwischen der Grabenstruktur (10) und dem Feldoxidbereich (5), der durch die Grabenstruktur (10) vom ersten Be­ reich (11) elektrisch isoliert ist, um eine Source-Zone (6) und eine Drain- Zone (7) vom n-Typ zu erzeugen,
  • j) Aufbringen einer Borphosphorsilikat-Glasschicht (23),
  • k) Aufbringen und Strukturieren einer Metallschicht (24),
  • l) Aufbringen einer Pasivierungsschicht (25).
DE3920451A 1988-06-30 1989-06-22 EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben Expired - Lifetime DE3920451C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880007986A KR970000652B1 (ko) 1988-06-30 1988-06-30 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법

Publications (2)

Publication Number Publication Date
DE3920451A1 DE3920451A1 (de) 1990-01-04
DE3920451C2 true DE3920451C2 (de) 1993-12-02

Family

ID=19275680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3920451A Expired - Lifetime DE3920451C2 (de) 1988-06-30 1989-06-22 EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
JP (1) JPH02119185A (de)
KR (1) KR970000652B1 (de)
DE (1) DE3920451C2 (de)
FR (1) FR2633777B1 (de)
NL (1) NL194183C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4200620A1 (de) * 1992-01-13 1993-07-15 Eurosil Electronic Gmbh Floating-gate-eeprom-zelle mit sandwichkoppelkapaziztaet

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354457B1 (de) * 1988-08-08 1994-06-22 National Semiconductor Corporation Elektrisch löschbare und programmierbare Nurlese-Bipolar-Feldeffekt-Speicherzelle und Verfahren zu deren Herstellung
JP3083547B2 (ja) 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
KR100790044B1 (ko) * 2006-03-09 2008-01-02 엘지전자 주식회사 전기 호브의 냉각장치
KR100701179B1 (ko) * 2006-03-24 2007-03-28 주식회사 대우일렉트로닉스 전자레인지의 컨벡션모터 냉각장치
KR101684116B1 (ko) 2015-05-26 2016-12-08 현대자동차주식회사 차량용 공조 제어 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985001836A1 (en) * 1983-10-11 1985-04-25 American Telephone & Telegraph Company Semiconductor integrated circuits containing complementary metal oxide semiconductor devices
JPS60260147A (ja) * 1984-06-06 1985-12-23 Fujitsu Ltd 半導体装置
US4698900A (en) * 1986-03-27 1987-10-13 Texas Instruments Incorporated Method of making a non-volatile memory having dielectric filled trenches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4200620A1 (de) * 1992-01-13 1993-07-15 Eurosil Electronic Gmbh Floating-gate-eeprom-zelle mit sandwichkoppelkapaziztaet

Also Published As

Publication number Publication date
NL194183B (nl) 2001-04-02
NL8901545A (nl) 1990-01-16
JPH02119185A (ja) 1990-05-07
DE3920451A1 (de) 1990-01-04
KR970000652B1 (ko) 1997-01-16
KR900001023A (ko) 1990-01-31
FR2633777A1 (fr) 1990-01-05
NL194183C (nl) 2001-08-03
FR2633777B1 (fr) 1993-12-31

Similar Documents

Publication Publication Date Title
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE19617632C2 (de) Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE3816358C2 (de)
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE3117719A1 (de) Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad
DE4219854A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE19648285C2 (de) Flashspeicher und Verfahren zum Herstellen desselben
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19951930C2 (de) Elektrisch löschbare, programmierbare Festwertspeicher mit Abtast- und Auswahl-Transistorgateelektrode und Verfahren zu ihrer Herstellung
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE3920451C2 (de) EPROM-Zellstruktur mit einer Graben-Isolation und Verfahren zur Herstellung derselben
DE19807010A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE10220922A1 (de) Flash-Speicherzelle und Herstellungsverfahren
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind
DE19813457C2 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/115

8127 New person/name/address of the applicant

Owner name: GOLDSTAR ELECTRON CO., LTD., CHEONGJU, KR

D2 Grant after examination
8364 No opposition during term of opposition