DE2746234A1 - Feldeffekt-speichertransistor und speichermatrix - Google Patents

Feldeffekt-speichertransistor und speichermatrix

Info

Publication number
DE2746234A1
DE2746234A1 DE19772746234 DE2746234A DE2746234A1 DE 2746234 A1 DE2746234 A1 DE 2746234A1 DE 19772746234 DE19772746234 DE 19772746234 DE 2746234 A DE2746234 A DE 2746234A DE 2746234 A1 DE2746234 A1 DE 2746234A1
Authority
DE
Germany
Prior art keywords
field effect
zone
potential
drain
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772746234
Other languages
English (en)
Inventor
Fritz Guenter Dipl Phys D Adam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19772746234 priority Critical patent/DE2746234A1/de
Priority to JP11373078A priority patent/JPS5461883A/ja
Priority to FR7829244A priority patent/FR2406308A1/fr
Publication of DE2746234A1 publication Critical patent/DE2746234A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

F.G. Adam - 31 Fl
Feldeffekt-Speichertransistor und Speichermatrix
Die Erfindung befaßt sich mit einem verbesserten MI1I3S-Feldeffekt-Speichertransistor, dessen Gate-Isolatorschicht aus zwei Schichten verschiedener Dielectrica besteht und der zur Auslegung einer Speichermatrix geeignet ist.
Aufgrunder der Schichtenfolge MI1I3S wird für solche Speichertransistoren unter anderem auch die englische Bezeichnung "Dual Dielectric Cell (DDC)" verwendet. In der Praxis handelt es sich dabei fast ausschließlich um MNOS-Feldeffekttransistoren, gelegentlich aber auch MAOS-Feldeffekttransistoren, wobei die Buchstaben
M für Metall-Gate-Elektrode, N für Siliciumnitrid (Si3N4), A für Aluminiumoxid (Al2O3), 0 für Silciumoxid (SiO2) und S für Silicium
stehen. Die Siliciumnitrid-Schicht bzw. Aluminiumoxid-Schicht ist dabei sehr dünn im Bereich zwischen 15 und 50 Ä ausgebildet, während die darüberliegende Oxidschicht eine Dicke im Bereich zwischen 400 und 600 Ä besitzt.
6. Oktober 1977
Go/bk
909816/0 39 3
F. G. Adam - 31 Fl 944
Zwei bekannte Ausführungsformen solcher MNOS-Feldeffekt-Speichertransistoren zeigen die Fig. 1 und 2. Die Source-Zone 1 und die Drain-Zone 2 werden in bekannter Weise unter Anwendung des Planardiffusionsprozesses in das Substrat 4, vorzugsweise aus Silicium, diffundiert. Die Gate-Elektrode G bedeckt die aus zwei Schichten 5 und 6 bestehende Gate-Isolatorschicht über dem Kanalbereich 3. Im Betrieb wird das Potential der Source-Zone 1 auf ein Potential zwischen dem Potential der Drain-Zone 2 und dem Potential des Substrats 4 oder auf Substratpotential gelegt.
Der MNOS-Feldeffekt-Speichertransistor gemäß der Fig. 2 weist gegenüber dem der Fig. 1 gewisse Vorteile auf, nämlich geringe Durchschlagsgefahr zwischen der Gate-Elektrode G und der Drain-Zone 2 bzw. der Gate-Elektrode G und der Source-Zone 1, vor allem aber den Vorteil, daß beim Löschen, d.h. beim Programmieren der kleinen Schwellenspannung (Unterkante des sogenannten Schwellenspannungsfensters), die Gefahr des Entstehens eines Feldeffektrtransistors vom Verarmungstyp auf einfache Weise vermieden wird. Der zweite Transistor gemäß der Fig. 2 besteht nämlich aus der Serienschaltung dreier Feldeffekt-Speichertransistoren, von denen die beiden äußeren wegen der relativ großen effektiven Dicke der Gate-Isolatorschicht auch eine normale Schwellenspannung des Anreicherungstyps aufweisen.
Bei den beiden Ausführungsformen in der bisher bekannten rechteckigen Form in Aufsicht auf die Zonen bzw. Elektroden (rechteckiger Kanalbereich der Breite W und der Länge L) hat sich jedoch beim Programmieren ein störender Effekt bemerkbar gemacht .
— 4 —
90981 6/0393
F.G. Adam - 31 Fl 94 4
In der Veröffentlichung von J.J. Chang in der Zeitschrift "Proceedings of the IEEE", Band 64, Nr. 7 (Juli 1976), Seiten 1039-1059, wird dieser Effekt mit dem treffenden Begriff "Sidewalk-Effect" (Gehweg-Effekt) bezeichnet. Wegen des nicht abrupten Übergangs der dünnen Speicher-Gate-Isolierschicht zum wesentlich dickeren Feldoxid hin beiderseits des Kanalbereichs wirkt sich die Schwellenspannungsprogrammierung in zwei schmalen Randbereichen unter Oxidböschung zu beiden Seiten des * der Kanalbereichs häufig nicht voll aus. Das Schwellenspannungsfenster bleibt daher dort kleiner als der Sollwert und kann zur fehlerhaften Datenerkennung führen, wenn beispielsweise diese "Sidewalk"-Feldeffekttransistoren im Nebenschluß Strom führen, der mittlere Feldeffekt-Speichertransistor der Serienschaltung aber nicht, wie in der oben genannten Literaturstelle anhand der Fig. 18 beschrieben wird.
In der oben genannten Literaturstelle von Chang werden vier verschiedene technologische Maßnahmen aufgezählt, die angewandt werden können, um den"Sidewalk"-Effekt zu vermeiden, nämlich
1. Realisierung eines möglichst abrupten Oxidübergangs,
2. Verwendung einer Feldabschirmung,
3. stromblockierende, kleine, diffundierte η -bzw.
P -Inseln am Rande des Kanalbereichs entsprechend dem Leitungstyp des Substrats oder
4. gezielte Ionenimplantation im Kanalbereich zur Kompensierung des Effekts.
909816/0393
F.G.Adam - 31 Fl 944
Alle diese in der oben genannten Literaturstelle vorgeschlagenen Maßnahmen zur Eliminierung des "Sidewalk"-Effektes sind aber technologisch schwierig oder aufwendig und garantieren meistens nicht mit Sicherheit eine hundertprozentige Lösung des Problems.
Eine weitere Möglichkeit zur Verhinderung des "Sidewalk"-Effektes ist bekannt geworden, bei welcher die mittlere dünne Gate-Isolatorschicht 5, 6 (Oxidschicht 4 mit Nitridschicht 6) in Fig.2 über den Rand der Gate-Elektrode G quer zum Kanal hinaus gezogen wird. Dabei wird jedoch die extrem dünne Gate-Isolatorschicht 5, 6 beim Programmieren, was beispielsweise mit + 30 V erfolgt, durch die überhöhte Feldstärke am Rande der Gate-Elektrode G übermäßig beansprucht, was zu beschleunigter Ermüdung des Speichertransistors führen kann.
Aufgabe der Erfindung ist es, den "Sidewalk"-Effekt mit hundertprozentiger Sicherheit auf technologisch einfache Weise zu eliminieren» ohne die Funktion einer aus einer Mehrzahl von Feldeffekt-Speichertransistoren bestehenden Speichermatrix auch bei sehr langem Betrieb in irgendeiner Weise zu beeinträchtigen.
Diese Aufgabe wird bei einem Feldeffekt-Speichertransistor gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die im kennzeichnenden Teil dieses Anspruchs 1 angegebenen Ausbildung gelöst.
Dabei wird unter "rahmenförmig" jede in sich geschlossene Form, beispielsweise eine ringförmige, kreisringförmige, quadratische, rechteckige oder auch plygonartige Ausbildung verstanden.
909816/0393
- 6 F.G. Adam - 31 Fl 944
Der Feldeffekt-Speichertransistor nach der Erfindung, seine Verwendung, bevorzugte Ausführungsform und Vorteile werden anhand der Zeichnung erläutert, deren
Fig. 1 und 2 den bereits erwähnten .bekannten Stand der Technik betreffen , deren
Fig. 3 in Aufsicht den Ausschnitt einer Speichermatrix mit vier Feldeffekt-Speichertransistoren nach der Erfindung einer ersten Ausführungsform zeigen, deren
Fig. 4 die Aufrißansicht entlang der Schnittlinie A-A der Fig. 3 und deren
Fig. 5 die Aufrißansicht entlang der Schnittlinie B-B der Fig. 3 bedeuten, deren
Fig. 6 die Teilschnittansicht durch den mit 11 in Fig. 3 bezeichneten Feldeffekt-Speichertransistor entsprechend einer ersten Ausführungsform und deren
Fig. 7 die entsprechende Teilschnittansicht durch den gleichen mit 11 bezeichneten Feldeffekt-Speichertransistor entsprechend einer zweiten Ausführungsform betreffen, deren
Fig. 8 den Ausschnitt einer Speichermatrix in Aufsicht bedeutet, bei der eine besonders raumsparende Ausführungsform eines Feldeffekt-Speichertransistors nach der Erfindung verwendet wird, und deren
Fig. 9 eine Schnittansicht im Aufriß entlang der Schnittlinie A'-A' der Fig. 8 zeigt.
909816/0 393
F.G. Adam - 31 Fl 944
Die Teilschnittansichten der Fig. 1 und 2 zeigen bekannte Ausführungsformen von Feldeffekt-Speichertransistoren, welche prinzipiell bei dem Feldeffekt-Speichertransistor nach der Erfindung verwendet werden können. Diese beiden Ausführungsformen unterscheiden sich dadurch, daß bei der Ausführungsform gemäß der Fig. 2 die Gate-Isolatorschicht den Oberflächenbereich der pnübergänge zwischen den Zonen 1 und 2 einerseits und dem Substrat 4 andererseits zur Verminderung der Oberflächenfeldstärke gegenüber der Gate-Isolatorschicht im mittleren eigentlich wirksamen Steuerbereich unter der Gate-Elektrode G verdickt ist. Der zu verhindernde "Sidewalk"-Effekt wird in einer Ebene parallel zur Zeichenebene, aber im Bereich neben der Gate-Elektrode G wirksam.
Die Fig. 3 veranschaulicht eine Speichermatrix mit vier Feldeffekt-Speichertransistoren 11, 12, 21 und 22 nach der Erfindung in Aufsicht. Bei den Feldeffekt-Speichertransistoren befinden sich die Source-τ Zonen 1 außerhalb der Drain-Zonen 2 im Inneren des ringförmigen Kanalbereichs 3, wie die Schnittansichten der Fig. 4 und 5 erkennen lassen. Eine ähnliche ringförmige Geometrie ist zwar für MNS (Metall-Nitrid-Silicium)-Feldeffekttransistoren aus der Zeitschrift "SCP and Solid-State Technology" (Februar 1966), Seite 10, bekannt geworden, jedoch nicht im Zusammenhang mit einer Verbesserung des Speicherverhaltens für Speichertransistoren. Obwohl diese Anordnung auch bei Feldeffekt-Speichertransistoren Vorteile hinsichtlich der Vermeidunq des "Sidewalk"-Effektes bietet, ist die umgekehrte Anordnung, d.h. die Source-Zone innen und die Drain-Zone außen, besonders vorteilhaft, wie anhand der Fig. 8 und 9 beschreiben wird.
909816/0393
F. G. Adam - 31 Fl 944
Die Fig. 4 zeigt im Aufriß den Schnitt entlang der Schnittlinie A-A, die Fig. 5 den entsprechend angedeuteten Schnitt entlang der Schnittlinie B-B. Die integrierten Gate-Elektroden G1 und G2 werden zweckmäßigerweise in hochdotiertem PoIy-Silicium, Molybdän oder einem anderen höher schmelzenden und inerten Metall ausgeführt. Methoden zum Abscheiden oder Aufdampfen sowie zum Ätzen von Schichten aus derartigen Materialien zum Herstellen der bandförmigen Gate-Elektroden G1 und G2 sind bekannt. Die ebenfalls bandförmig ausgebildeten integrierten Drain-Elektroden D1 und D2, welche die Drain-Zonen 2 am inneren Ende des Kanalbereichs 3 kontaktieren, werden vorzugsweise in Aluminium wie üblich ausgeführt.
Die außerhalb des rahmenförmigen Kanalbereichs 3 liegenden Source-Zonen 1 werden spaltenweise zu einer Diffusionszone SI bzw. S2 zusammengefaßt.
Die Fig. 6 zeigt in Teilschnittansicht die Gate-Elektrode G und den Kanalbereich 3 des linken Feldeffekt-Speichertransistors 11 der Fig. 3. Insbesondere ist die unter der Gate-Elektrode G extrem dünn ausgebildete (typische Dicke etwa 20 Ä) Gate-Oxidschicht 5 mit der darüberliegenden wesentlich dickeren (ca. 500 Ä) Siliciumnitridschicht dargestellt.
Die Fig. 7 zeigt den gleichen Ausschnitt, jedoch entsprechend dem Ausführungsbeispiel der Fig. 2. Die Ausschnittansichten der Fig. 6 und 7 zeigen ferner die leitbahnförmig integrierte Drain-Elektrode D1, welche auf einer Silox-Isolatorschicht 7 verläuft. Da die Silicium-Gate-Technik heute eine Standardtechnik geworden ist, bietet sie gegenüber den Gate-Elektroden aus Aluminium eine alternative Möglichkeit zur Herstellung der Gate-Elektroden G auch aus polykristallinem Silicium ohne besondere Schwierigkeiten.
909816/0393" 9
F.G. Adam - 31 Fl 944
Bei der in Aufsicht dargestellten Speichermatrix gemäß der Fig. 8 werden Feldeffekt-Speichertransistoren nach der Erfindung verwendet, bei denen die Drain-Zonen 2 am äußeren Rande des Kanalbereichs 3 als zusammenhängende, an der Halbleiteroberfläche liegende Zone ausgebildet sind. Diese Zone schließt Flächenteile ein, innerhalb derer die Source-Zonen 1 mit den die letzteren rahmenförmig umgebenden Kanalbereichen 3 angeordnet sind. Eine solche Speichermatrix ist, wie ohne weiteres anhand der Fig. 8 und 9 ersichtlich wird, besonders flächensparend und bedingt einen gemeinsamen Zugang zum Drain-Potential für alle Speichertransistoren der Speichermatrix. Durch die Erfindung wird in vorteilhafter Weise auch ein Problem gelöst, das bei einer besonderen Ausführungsfrom von MNOS-Speichertransistoren auftritt, nämlich den Speichertransistoren mit kurzer Kanallänge L, bei denen sowohl beim Einschreiben als auch beim Löschen des Substrat auf Nullpotential liegen darf. Beim Einschreiben liegt die Gate-Elektrode für eine Pulslänge auf der Programmierspannung U (z.B. U = -30 V bei p-Kanal) und die Source-Zone auf Null. Beim Löschen liegt die Gate-Elektrode auf Null und sowohl die Source-Zone als auch die Drain-Zone auf U . In diesem Zu-
P sammenhang wird auf K.H.Horninger, Bull.ASE 64 (1973) 20,29 Sept.,
S. 1258-1263; Y.Uchida et al, IEEE Journal of Solid-state Circuits , vol. SC-10, Nr.5, Okt.75, S, 288-293, verwiesen. Dabei befindet sich der Kanalbereich in einer "Punchthrough"-Situation und nahe dem Lawinendurchbruch, so daß die Ladungsträger durch Multiplikation erzeugt werden, die dann durch diß Gate-Oxidschicht in die in der Nitridschicht befindlichen "Traps" tunneln können, um die Schwellenspannung zu verändern,
- 10 -
909816/0393
- 10 F.G. Adam - 31 Fl 944
d.h. zu programmieren. Mit derartigen Speichertransistoren wird das Dekodieren auf einem gemeinsamen Halbleiterplättchen erleichtert, Es ist ferner sogar möglich, einzelne Speichertransistoren einer Speichermatrix zu programmieren, ohne daß diffundierte Wannen
erforderlich wären. »
Beim Lösch-Puls tritt bei solchen Speichertransistoren mit kurzer Kanallänge L jedoch ein Effekt auf, welcher die Wirksamkeit dieses Lösch-Pulses infolge frühzeitiger Sättigung mit der Pulsdauer beeinträchtigt. Diese Beeinträchtigung kommt dadurch zustande, daß ein größerer Teil der Ladungsträger, die im sattelförmigen "Punchtrough"-Feld durch Lawinenmultiplikation erzeugt wurden und eigentlich durch die Gate-Oxidschicht in die "Traps" tunneln sollten, quer über die "Sidewalk"-Grenze - sozusagen über den "Rinnstein der Kanalstraße" - abfließt.
Dieser laterale Abfluß der Ladungsträger wird durch die ringförmige Struktur der Speichertransistoren nach der Erfindung wollig ausgeschlossen, da dieser Ausweichpfad für die Ladungsträger im Potentialfeld der Ringstruktur nicht mehr existiert.
4. Blatt Zeichnung
909816/0393
Leerseite

Claims (1)

  1. DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
    FREIBURG I.BR.
    F.G. Adam - 31 Fl 94 4
    Patentansprüche
    Feldeffekt-Speichertransitor, dessen Gate-Isolierschicht aus zwei Schichten unterschiedlicher Dielektrica besteht und dessen Gate-Elektrode auf der Gate-Isolatorschicht im Kanalbereich zwischen einer Drain-Zone und einer Source-Zone angeordnet ist, deren Potential im Betrieb auf ein Potential zwischen den Potentialen der Drain-Zone und dem Potential des Substrats oder auf das Potential des Substrats gelegt wird, dadurch gekennzeichnet, daß der Kanalbereich (3) rahmenförmig in sich geschlossen ausgebildet ist, so daß entweder die Source-Zone (1) die Drain-Zone (2) oder die Drain-Zone (2) die Source-Zone (1) vollständig umgibt.
    2. Speichermatrix mit einer Mehrzahl von Feldeffekt-Speichertransistoren nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Zonen(2) der Feldeffekt-Speichertransistoren als zusammenhängende, an der Halbleiteroberfläche liegende Zonenausgebildet sind, welche Flächenteile einschließen, innerhalb denen die Source-Zonen (1) mit den die letzteren rahmenförmig umgebenden Kanalbereicten(3) angeordnet sind.
    7. Oktober 1977
    Go/bk
    909816/0 3 93 - 2 -
DE19772746234 1977-10-14 1977-10-14 Feldeffekt-speichertransistor und speichermatrix Withdrawn DE2746234A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19772746234 DE2746234A1 (de) 1977-10-14 1977-10-14 Feldeffekt-speichertransistor und speichermatrix
JP11373078A JPS5461883A (en) 1977-10-14 1978-09-18 Field effect storage transistor and memory matrix
FR7829244A FR2406308A1 (fr) 1977-10-14 1978-10-13 Transistor memoire a effet de champ et matrice de memorisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772746234 DE2746234A1 (de) 1977-10-14 1977-10-14 Feldeffekt-speichertransistor und speichermatrix

Publications (1)

Publication Number Publication Date
DE2746234A1 true DE2746234A1 (de) 1979-04-19

Family

ID=6021451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772746234 Withdrawn DE2746234A1 (de) 1977-10-14 1977-10-14 Feldeffekt-speichertransistor und speichermatrix

Country Status (3)

Country Link
JP (1) JPS5461883A (de)
DE (1) DE2746234A1 (de)
FR (1) FR2406308A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019850A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3038187A1 (de) * 1979-10-13 1981-04-23 Tokyo Shibaura Electric Co Halbleiter-speichervorrichtung
DE3242370A1 (de) * 1981-11-18 1983-05-26 Mitsubishi Denki K.K., Tokyo Feldeffekttransistor
US5519244A (en) * 1979-05-25 1996-05-21 Hitachi, Ltd. Semiconductor device having aligned semiconductor regions and a plurality of MISFETs

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880982A1 (fr) * 2005-01-19 2006-07-21 St Microelectronics Sa Memoire morte rom integree a haute densite d'acces reduit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019850A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
US5519244A (en) * 1979-05-25 1996-05-21 Hitachi, Ltd. Semiconductor device having aligned semiconductor regions and a plurality of MISFETs
DE3038187A1 (de) * 1979-10-13 1981-04-23 Tokyo Shibaura Electric Co Halbleiter-speichervorrichtung
DE3242370A1 (de) * 1981-11-18 1983-05-26 Mitsubishi Denki K.K., Tokyo Feldeffekttransistor

Also Published As

Publication number Publication date
FR2406308A1 (fr) 1979-05-11
JPS5461883A (en) 1979-05-18

Similar Documents

Publication Publication Date Title
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE2706623C2 (de)
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE19626089C2 (de) Speicherzelle und Verfahren zu ihrer Herstellung
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE3029125A1 (de) Halbleiterspeicher
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE2708599C2 (de) MNOS-Speichertransistor
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2624157A1 (de) Halbleiterspeicher
DE19735425B4 (de) Mosfet
DE2845328A1 (de) Speichertransistor
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE1811492A1 (de) Feldeffekttransistor
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE2917690A1 (de) Isolierschicht-feldeffekttransistor mit ringfoermigem gate
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
EP0095658A2 (de) Planares Halbleiterbauelement und Verfahren zur Herstellung
DE2746234A1 (de) Feldeffekt-speichertransistor und speichermatrix
DE2844878A1 (de) Integrierbarer isolierschicht-feldeffekttransistor
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee