JPH05121355A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05121355A JPH05121355A JP30686791A JP30686791A JPH05121355A JP H05121355 A JPH05121355 A JP H05121355A JP 30686791 A JP30686791 A JP 30686791A JP 30686791 A JP30686791 A JP 30686791A JP H05121355 A JPH05121355 A JP H05121355A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- diffusion layer
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 タングステンの選択成長法による埋め込みコ
ンタクトにおいて、タングステンがｐ型シリコン基板に
迄は到達しないようにして、接合リーク電流の低減化を
図る。 【構成】 ｐ型シリコン基板１上に形成された第１のｎ
+ 型拡散層３とＡｌ配線層１０を電気接続するコンタク
ト構造において、シリコン基板１上にはコンタクト孔に
整合された第２のｎ+ 型拡散層６が形成され、またコン
タクト孔の側壁には酸化膜７が形成される。第１、第２
のｎ+型拡散層３、６上には、コンタクト孔の酸化膜７
の内側を充填するようにタングステン層９が形成され、
その上部にＡｌ配線層１０が形成されている。
ンタクトにおいて、タングステンがｐ型シリコン基板に
迄は到達しないようにして、接合リーク電流の低減化を
図る。 【構成】 ｐ型シリコン基板１上に形成された第１のｎ
+ 型拡散層３とＡｌ配線層１０を電気接続するコンタク
ト構造において、シリコン基板１上にはコンタクト孔に
整合された第２のｎ+ 型拡散層６が形成され、またコン
タクト孔の側壁には酸化膜７が形成される。第１、第２
のｎ+型拡散層３、６上には、コンタクト孔の酸化膜７
の内側を充填するようにタングステン層９が形成され、
その上部にＡｌ配線層１０が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に半導体基板上に形成された高濃度
不純物領域とその上部の金属配線とを電気接続するため
の、コンタクト孔を高融点金属にて充填してなるコンタ
クト構造（以下、埋め込みコンタクトと記す）を有する
半導体装置とその製造方法に関する。
製造方法に関し、特に半導体基板上に形成された高濃度
不純物領域とその上部の金属配線とを電気接続するため
の、コンタクト孔を高融点金属にて充填してなるコンタ
クト構造（以下、埋め込みコンタクトと記す）を有する
半導体装置とその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴います
ます素子の微細化が要求されている。そのため、コンタ
クト孔も微細化され、コンタクト孔の径に対するコンタ
クト孔の高さの比（アスペクト比）が１を越えるように
なってきており、その結果、従来のスパッタ法による金
属配線の形成方法では、コンタクト孔の側壁部に成膜が
出来ず電気的に接続出来ないという問題が生じはじめて
いる。この問題に対する一つの解決手段として選択ＣＶ
Ｄ法により高融点金属をコンタクト孔内に埋め込むとい
う技術が提案されている。
ます素子の微細化が要求されている。そのため、コンタ
クト孔も微細化され、コンタクト孔の径に対するコンタ
クト孔の高さの比（アスペクト比）が１を越えるように
なってきており、その結果、従来のスパッタ法による金
属配線の形成方法では、コンタクト孔の側壁部に成膜が
出来ず電気的に接続出来ないという問題が生じはじめて
いる。この問題に対する一つの解決手段として選択ＣＶ
Ｄ法により高融点金属をコンタクト孔内に埋め込むとい
う技術が提案されている。
【０００３】図４の（ａ）は、この選択ＣＶＤ法による
従来の埋め込みコンタクト構造を示す断面図である。こ
のコンタクト構造は次のように形成される。ｐ型半導体
基板１上に選択的にフィールド酸化膜２を形成し、この
フィールド酸化膜２によって囲まれた領域内に第１のｎ
+ 型拡散層３を形成した後、全面を層間酸化膜４にて被
覆する。
従来の埋め込みコンタクト構造を示す断面図である。こ
のコンタクト構造は次のように形成される。ｐ型半導体
基板１上に選択的にフィールド酸化膜２を形成し、この
フィールド酸化膜２によって囲まれた領域内に第１のｎ
+ 型拡散層３を形成した後、全面を層間酸化膜４にて被
覆する。
【０００４】層間酸化膜４に選択的エッチングを施して
コンタクト孔を開口した後、リン（Ｐ）のイオン注入に
より第２のｎ+ 型拡散層６を形成する。
コンタクト孔を開口した後、リン（Ｐ）のイオン注入に
より第２のｎ+ 型拡散層６を形成する。
【０００５】その後、六フッ化タングステン（ＷＦ6 ）
を反応ガスとして用い、基板のシリコンとの還元反応に
よりタングステンをコンタクト孔内に選択的に成長さ
せ、タングステン層９による埋め込みコンタクトを形成
する。このとき、基板のシリコンが還元反応により消費
され、タングステンが食い込むため、コンタクト孔部に
露出したシリコン基板表面は他の部分よりも後退する。
次に、アルミニウムの蒸着とフォトエッチングによりＡ
ｌ配線層１０を形成する。
を反応ガスとして用い、基板のシリコンとの還元反応に
よりタングステンをコンタクト孔内に選択的に成長さ
せ、タングステン層９による埋め込みコンタクトを形成
する。このとき、基板のシリコンが還元反応により消費
され、タングステンが食い込むため、コンタクト孔部に
露出したシリコン基板表面は他の部分よりも後退する。
次に、アルミニウムの蒸着とフォトエッチングによりＡ
ｌ配線層１０を形成する。
【０００６】
【発明が解決しようとする課題】上述した従来法による
埋め込みコンタクトでは、素子寸法が微細化した場合、
図４の（ｂ）に示すように、コンタクト端とフィールド
酸化膜２との距離が短くなったり、あるいは完全に重な
ってしまったりするため、フィールド酸化膜２のバーズ
・ビーク上にコンタクトを開口してしまうことがある。
その場合、このバーズ・ビーク上に開口された部分では
第１のｎ+ 型拡散層３は存在せず、かつコンタクト開口
後に形成された第２のｎ+ 型拡散層６にコンタクト孔端
部に対するマージンがほとんど存在しないため、選択Ｃ
ＶＤ法によりタングステンを成長させる際にタングステ
ンがｎ+ 型拡散層６を越えてｐ型シリコン基板に食い込
んでしまう。その結果、ｐ型シリコン基板とｎ+ 型拡散
層との間が短絡状態となり、大きな接合リーク電流が流
れるという問題が起こる。
埋め込みコンタクトでは、素子寸法が微細化した場合、
図４の（ｂ）に示すように、コンタクト端とフィールド
酸化膜２との距離が短くなったり、あるいは完全に重な
ってしまったりするため、フィールド酸化膜２のバーズ
・ビーク上にコンタクトを開口してしまうことがある。
その場合、このバーズ・ビーク上に開口された部分では
第１のｎ+ 型拡散層３は存在せず、かつコンタクト開口
後に形成された第２のｎ+ 型拡散層６にコンタクト孔端
部に対するマージンがほとんど存在しないため、選択Ｃ
ＶＤ法によりタングステンを成長させる際にタングステ
ンがｎ+ 型拡散層６を越えてｐ型シリコン基板に食い込
んでしまう。その結果、ｐ型シリコン基板とｎ+ 型拡散
層との間が短絡状態となり、大きな接合リーク電流が流
れるという問題が起こる。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の半導体基板の表面領域内に形成された第２
導電型の第１の拡散層と、前記第１の拡散層上に形成さ
れた、該第１の拡散層上にコンタクト孔が開口された絶
縁膜と、前記コンタクト孔に整合されて前記半導体基板
の表面領域内に形成された、第２導電型の第２の拡散層
と、前記コンタクト孔の内壁を覆う絶縁層または半導体
層と、前記絶縁層または前記半導体層の内側部分を充填
する高融点金属層と、前記高融点金属層の頂上部と接続
され、前記絶縁膜上を延在する配線層と、を具備するも
のである。
第１導電型の半導体基板の表面領域内に形成された第２
導電型の第１の拡散層と、前記第１の拡散層上に形成さ
れた、該第１の拡散層上にコンタクト孔が開口された絶
縁膜と、前記コンタクト孔に整合されて前記半導体基板
の表面領域内に形成された、第２導電型の第２の拡散層
と、前記コンタクト孔の内壁を覆う絶縁層または半導体
層と、前記絶縁層または前記半導体層の内側部分を充填
する高融点金属層と、前記高融点金属層の頂上部と接続
され、前記絶縁膜上を延在する配線層と、を具備するも
のである。
【０００８】また、その製造方法は、第１導電型の半導
体基板の表面領域内に第２導電型の第１の拡散層を形成
する工程と、前記半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上にコンタクト孔を開口して前記第１の
拡散層の少なくも一部の表面を露出させる工程と、前記
絶縁膜をマスクに前記半導体基板の表面領域内に不純物
を導入して、前記コンタクト孔下に第２導電型の第２の
拡散層を形成する工程と、前記コンタクト孔の内壁に絶
縁層または半導体層を形成する工程と、選択成長法によ
り、前記コンタクト孔の、前記絶縁層または前記半導体
層の内側部分に高融点金属層を形成する工程と、前記高
融点金属層と接続され、前記絶縁膜上を延在する配線層
を形成する工程と、を具備している。
体基板の表面領域内に第２導電型の第１の拡散層を形成
する工程と、前記半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上にコンタクト孔を開口して前記第１の
拡散層の少なくも一部の表面を露出させる工程と、前記
絶縁膜をマスクに前記半導体基板の表面領域内に不純物
を導入して、前記コンタクト孔下に第２導電型の第２の
拡散層を形成する工程と、前記コンタクト孔の内壁に絶
縁層または半導体層を形成する工程と、選択成長法によ
り、前記コンタクト孔の、前記絶縁層または前記半導体
層の内側部分に高融点金属層を形成する工程と、前記高
融点金属層と接続され、前記絶縁膜上を延在する配線層
を形成する工程と、を具備している。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す縦断
面図であり、図２の（ａ）〜（ｃ）は、その製造工程段
階を示す工程断面図である。
て説明する。図１は、本発明の第１の実施例を示す縦断
面図であり、図２の（ａ）〜（ｃ）は、その製造工程段
階を示す工程断面図である。
【００１０】まず、図２の（ａ）に示すように、ｐ型シ
リコン基板１上にロコス（ＬＯＣＯＳ）酸化法によりフ
ィールド酸化膜２を形成し、その後ヒ素（Ａｓ）を、加
速エネルギー：７０ｋｅＶ、ドーズ量：５×１０15cm-2
でイオン注入して第１のｎ+型拡散層３を形成する。続
いて、ＣＶＤ法により全面に層間酸化膜４を形成する。
リコン基板１上にロコス（ＬＯＣＯＳ）酸化法によりフ
ィールド酸化膜２を形成し、その後ヒ素（Ａｓ）を、加
速エネルギー：７０ｋｅＶ、ドーズ量：５×１０15cm-2
でイオン注入して第１のｎ+型拡散層３を形成する。続
いて、ＣＶＤ法により全面に層間酸化膜４を形成する。
【００１１】次に、図２の（ｂ）に示すように、フォト
エッチング法により層間酸化膜４を選択的に除去してコ
ンタクト孔５を開口する［図２の（ｂ）は、フィールド
酸化膜２のバーズ・ビーク上に開口した場合を図示して
いる］。その後、リン（Ｐ）を加速エネルギー：７０ｋ
ｅＶ、ドーズ量：１×１０15cm-2でイオン注入し、コン
タクト孔底部に第２のｎ+ 型拡散層６を形成する。
エッチング法により層間酸化膜４を選択的に除去してコ
ンタクト孔５を開口する［図２の（ｂ）は、フィールド
酸化膜２のバーズ・ビーク上に開口した場合を図示して
いる］。その後、リン（Ｐ）を加速エネルギー：７０ｋ
ｅＶ、ドーズ量：１×１０15cm-2でイオン注入し、コン
タクト孔底部に第２のｎ+ 型拡散層６を形成する。
【００１２】次に、図２の（ｃ）に示すように、酸化膜
をコンタクト孔５内および層間酸化膜２上に平坦部での
膜厚が２０００Å程度となるように形成し、その後、異
方性エッチングによりサイドウォールとしてコンタクト
孔の側壁にのみ酸化膜７を残す。これにより、第２のｎ
+ 型拡散層６と基板との接合部からタングステン層の端
部までの距離を２０００Å程度増加させることができ
る。その後、リンを加速エネルギー：１００ｋｅＶ、ド
ーズ量：５×１０15cm-2でイオン注入し第３のｎ+ 型拡
散層８を形成する。
をコンタクト孔５内および層間酸化膜２上に平坦部での
膜厚が２０００Å程度となるように形成し、その後、異
方性エッチングによりサイドウォールとしてコンタクト
孔の側壁にのみ酸化膜７を残す。これにより、第２のｎ
+ 型拡散層６と基板との接合部からタングステン層の端
部までの距離を２０００Å程度増加させることができ
る。その後、リンを加速エネルギー：１００ｋｅＶ、ド
ーズ量：５×１０15cm-2でイオン注入し第３のｎ+ 型拡
散層８を形成する。
【００１３】次に、選択ＣＶＤ法によりタングステンを
コンタクト孔内に充填してタングステン層９を形成し、
その後アルミニウムの蒸着とフォトエッチングによりＡ
ｌ配線層１０を形成すれば図１に示す本実施例装置が得
られる。
コンタクト孔内に充填してタングステン層９を形成し、
その後アルミニウムの蒸着とフォトエッチングによりＡ
ｌ配線層１０を形成すれば図１に示す本実施例装置が得
られる。
【００１４】図３は本発明の第２の実施例を示す断面図
である。本実施例では、第１の実施例と同様にコンタク
ト孔内にタングステン層９を形成したのち、スパッタ法
により、窒化チタン（ＴｉＮ）層１１ａを１０００Å厚
に、その上にアルミニウム層１１ｂを８０００Å厚に、
それぞれ被着し、フォトエッチング法により窒化チタン
層とアルミニウム層から構成される積層配線層１１を形
成する。
である。本実施例では、第１の実施例と同様にコンタク
ト孔内にタングステン層９を形成したのち、スパッタ法
により、窒化チタン（ＴｉＮ）層１１ａを１０００Å厚
に、その上にアルミニウム層１１ｂを８０００Å厚に、
それぞれ被着し、フォトエッチング法により窒化チタン
層とアルミニウム層から構成される積層配線層１１を形
成する。
【００１５】本実施例では、この窒化チタン層１１ａの
存在により、コンタクト孔内部へのアルミニウムの拡散
を防止することができ、また配線のストレス・マイグレ
ーション耐性を向上させることができる。
存在により、コンタクト孔内部へのアルミニウムの拡散
を防止することができ、また配線のストレス・マイグレ
ーション耐性を向上させることができる。
【００１６】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく種々の
変更が可能である。例えば、コンタクト孔内のサイドウ
ォールを形成する材料として酸化物に代えて多結晶シリ
コン等の半導体層を用いることができる。さらに、この
サイドウォールを形成する材料にｎ型不純物を含有さ
せ、これを拡散源として第２のｎ+ 型拡散層６を形成す
ることができる。また、第３のｎ+ 型拡散層８の形成工
程は適宜省略することができる。
本発明はこれら実施例に限定されるものではなく種々の
変更が可能である。例えば、コンタクト孔内のサイドウ
ォールを形成する材料として酸化物に代えて多結晶シリ
コン等の半導体層を用いることができる。さらに、この
サイドウォールを形成する材料にｎ型不純物を含有さ
せ、これを拡散源として第２のｎ+ 型拡散層６を形成す
ることができる。また、第３のｎ+ 型拡散層８の形成工
程は適宜省略することができる。
【００１７】
【発明の効果】以上説明したように、本発明による埋め
込みコンタクト構造は、コンタクト孔を介して拡散層を
形成し、コンタクト孔内壁にサイドウォールを設けた後
にその内側に高融点金属を埋め込んだものであるので、
本発明によれば、埋め込み金属層の端部から拡散層の接
合部までの距離を大きくとることができる。従って、本
発明によれば、高融点金属を成長させる際に、高融点金
属がシリコン基板に食い込んでもこれが拡散層の接合部
にまで到達することがなくなり、接合リーク電流の増大
を防止することができる。
込みコンタクト構造は、コンタクト孔を介して拡散層を
形成し、コンタクト孔内壁にサイドウォールを設けた後
にその内側に高融点金属を埋め込んだものであるので、
本発明によれば、埋め込み金属層の端部から拡散層の接
合部までの距離を大きくとることができる。従って、本
発明によれば、高融点金属を成長させる際に、高融点金
属がシリコン基板に食い込んでもこれが拡散層の接合部
にまで到達することがなくなり、接合リーク電流の増大
を防止することができる。
【図１】 本発明の第１の実施例を示す断面図。
【図２】 本発明の第１の実施例の製造方法を説明する
ための工程断面図。
ための工程断面図。
【図３】 本発明の第２の実施例を示す断面図。
【図４】 従来例の断面図。
１ ｐ型シリコン基板 ２ フィールド酸化膜 ３ 第１のｎ+ 型拡散層 ４ 層間酸化膜 ５ コンタクト孔 ６ 第２のｎ+ 型拡散層 ７ 酸化膜 ８ 第３のｎ+ 型拡散層 ９ タングステン層 １０ Ａｌ配線層 １１ 積層配線層 １１ａ 窒化チタン層 １１ｂ アルミニウム層
Claims (2)
- 【請求項１】 第１導電型の半導体基板の表面領域内に
形成された第２導電型の第１の拡散層と、 前記第１の拡散層上に形成された、該第１の拡散層上に
コンタクト孔が開口された絶縁膜と、 前記コンタクト孔に整合されて前記半導体基板の表面領
域内に形成された、第２導電型の第２の拡散層と、 前記コンタクト孔の内壁を覆う絶縁層または半導体層
と、 前記絶縁層または前記半導体層の内側部分を充填する高
融点金属層と、 前記高融点金属層の頂上部と接続され、前記絶縁膜上を
延在する配線層と、 を具備する半導体装置。 - 【請求項２】 第１導電型の半導体基板の表面領域内に
第２導電型の第１の拡散層を形成する工程と、 前記半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上にコンタクト孔を開口して前記第１の拡散
層の少なくも一部の表面を露出させる工程と、 前記絶縁膜をマスクに前記半導体基板の表面領域内に不
純物を導入して、前記コンタクト孔下に第２導電型の第
２の拡散層を形成する工程と、 前記コンタクト孔の内壁に絶縁層または半導体層を形成
する工程と、 選択成長法により、前記コンタクト孔の、前記絶縁層ま
たは前記半導体層の内側部分に高融点金属層を形成する
工程と、 前記高融点金属層と接続され、前記絶縁膜上を延在する
配線層を形成する工程と、 を具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30686791A JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30686791A JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121355A true JPH05121355A (ja) | 1993-05-18 |
| JP3190715B2 JP3190715B2 (ja) | 2001-07-23 |
Family
ID=17962211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30686791A Expired - Fee Related JP3190715B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190715B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222763A (ja) * | 2008-07-31 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 常時オフ半導体デバイスおよびその作製方法 |
-
1991
- 1991-10-25 JP JP30686791A patent/JP3190715B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222763A (ja) * | 2008-07-31 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 常時オフ半導体デバイスおよびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190715B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US4538344A (en) | Method of forming electrode/wiring layer | |
| WO1985004759A1 (en) | Method of transferring impurities between differently doped semiconductor regions | |
| US20050145981A1 (en) | Methods for manufacturing SOI substrate using wafer bonding and complementary high voltage bipolar transistor using the SOI substrate | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| US20020068428A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH0621365A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP2000260780A (ja) | 半導体装置およびその製造方法 | |
| JPH11297709A (ja) | 半導体装置 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH06252090A (ja) | 半導体装置及びその製造方法 | |
| JPH10340911A (ja) | 半導体装置およびその製造方法 | |
| JPH0256954A (ja) | 半導体装置 | |
| JPH04209526A (ja) | 半導体装置の製造方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0719779B2 (ja) | 半導体装置の製造方法 | |
| JPH01278046A (ja) | 半導体装置 | |
| JPS62264643A (ja) | 半導体装置の製造方法 | |
| JPH06224310A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |