JPH0256954A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は半導体装置の構造の改良に関する。

〔従来の技術１ 従来技術の半導体装置の構造を第４図に示す。

図は従来の配線層と拡散層との接触部のもので１は半導
体基板、２は素子分離絶縁膜、３は拡散層、４は層間絶
縁膜、５は配線層である。

素子分離領域については、従来のＬＯＣＯ３法から、微
細化に伴ない、基板に凹部を形成して、そこに絶縁膜を
埋めてなる方式が用いられて来ている。これはフォトリ
ソグラフィー用のマスクの寸法から実パターン上での寸
法の変換差が、後者の法が小さいからであり、素子分離
特性もすぐれているからである。

以上の様に配線層と拡散層との接触部は、基板表面上に
のみ形成されている。

〔発明が解決しようとする課題） かかる構造に於いて、拡散層３と配線層５との接触部は
、絶縁１１！ｉ４に穴状の開口部を形成しているが、微
細化に伴なって縮小率に比例して、この開口部の面積は
小さくなって来ている。一方拡散層３と配線Ｆ！Ｆ５と
の接触抵抗は前記開口部の面積が小さくなって来ると急
激に大きくなり、また接触抵抗自体のバラツキも大きく
なって来て、高速動作や動作特性のバラツキといった点
で問題となって来た。

一方第５図に示す様に、前記開口部は、拡散層と素子分
離領域との境界までの距離ａを必要としたが、このａは
フォトリソグラフィー工程のｎ光装置の能力によって決
まっており、簡単に小さくできず、縮小化の支障となっ
ていた。

本発明（ま以上の如き問題点を解決する半導体装置を提
供することを目的とする。

〔課題を解決するための手段１ 本発明は、半導体基板上に形成された凹部と該凹部に絶
縁膜・を埋めてなることを特徴とする半導体装置に於い
て、半導体基板と該半導体基板上に形成された拡散層と
該凹部に形成された素子分離絶縁膜と、該半導体基板を
おおうように形成された眉間絶縁膜と、金属又は多結晶
シリコン又は金属シリサイド又はこれらのうちの２つの
組み合わせからなる配線層からなり、前記半導体基板上
に形成された該拡散層と該配線層との電気的導通なとる
接続部となる開口部が少なくとも該半導体基板表面と該
素子分離絶縁膜部にまたがり形成され、かつ該開口部が
該素子分離絶縁膜部分では該半導体基板よりも深く形成
してなり、前記配線層が少なくとも該開口部内に於いて
不純物を含む多結晶シリコンを介して該半導体基板上に
形成された該拡散層と該凹部の側壁に形成された拡散層
とに接続されてなることを特徴とする半導体装置。

［実　施　例］ 本発明の詳細な説明図を第１図（ａ）〜（ｂ）および第
２図（ａ）〜（、ｃ）に示す。第１図は本発明の構造の
断面図および平面図、第２図は本発明の製造方法の一例
を示す。

図中に於いて同一符号は同一部分又は相当部分を示す。

第１図（ａ）に於いて、１は半導体基板、２は素子分離
絶縁膜、３は拡散層、４は層間絶縁膜。

５は配＃１層である０図中で、配線層５と拡散層３との
接続部の開口部は、拡１１々層３と素子分離絶縁膜２と
の境界上に設けられており、拡散層の半導体表面より２
の深さに開口されている。このとき実効的な配線層５と
拡散層３との接触面積は、該開口部内の拡散層３の表面
と該開口部内の基板ｌの凹部の側壁面との和となり、エ
ツチング深さｅをコントロールすることにより、この実
効的な接触面積をコントロールするばかりでなく、従来
方法の様な平面的な開口部の接触面積より大きくするこ
とができ、接触抵抗の抵抗化と安定化が計られる。この
とき、エツチング深さ氾が拡散層３の接合深さより大き
いときは、特に基板ｌと拡散層３との導電型が異なると
きに配線層５と基板ｌとが短絡してしまうためこの側壁
にも拡散層３と同一導電型の不純物層６を形成する必要
がある。

また、エツチング深さ２が太き（なると接触面積は太き
（なるものの、配線Ｆｉｆ５がカバーすべき素子分離領
域での段差の高さつまりアスペクト比は大きくなり、配
線層５のステップカバレージつまり付きまわりが悪（な
り、最悪の場合断線する可能性もある。（第３図参照）
よってこれを防ぐために多結晶シリコン層７を形成し、
特にＣＶＤ法で形成された多結晶シリコン層がステップ
カバレージがよいためこれを形成することにより段差の
低減ができ配線５のステップカバレージ等が心配なくな
る。

次に第２図（ａ）〜（ｃ）に本発明の製造方法の一例を
示す、第２図（ａ）は従来技術で基板ｌに凹部を形成し
、この凹部に絶縁ｌ１ｆ１２を埋め拡散層３を形成し層
間絶縁膜４と配線層と拡散層３との接続をとる開口部を
形成するためのフォトレジストパターン９を形成したと
ころである。第２図（ｂ）はフォトレジストマスク７を
マスクとじて絶縁膜４をエツチングし、さらにオーバー
エツチングによって素子分離絶縁膜をエツチングし、こ
れをコントロールすることにより、第１図に示すβつま
り凹部側壁面での接触面積をコントロールすることがで
きる０次にレジストパターンを除去し、多結晶シリコン
を形成したのが第２図（ｂ）で、イオン打ち込みにて拡
散層３と同一導電型の不純物を導入し、拡散層６を形成
したのが第２図（Ｃ）である、ここでこの拡散層６は多
結晶シリコンの形成前にイオン打ち込み等で形成しても
良い０次に従来方法により配線ＦＦ５を形成し、レジス
トパターンをマスクとして該配線層５と該多結晶シリコ
ンを順次エツチングして配線層５のパターンを形成した
のが第１図（ａ）である、このとき本実施例では配線層
５の下金てに多結晶シリコンを形成したが、該開口部を
含む必要部分にのみ該多結晶シリコンを残すときは配線
層５形成前にフォトエツチング技術により所定部分にの
み形成すればよい。

一方第１図（ｂ）に示す様に、前記開口部は拡散層３と
素子分離領域との境界に形成されているため少なくとも
一方向の該開口部と該境界との合わせ余裕ａはとる必要
がなく、微細化できる。

以上本発明の構造を実現できた。

このように本発明の構造を用いることにより配線層と拡
散層との接触部となる開口部の径が微細化されても接触
面積をコントロールでき大きくできることにより接触抵
抗をより低く安定化できた。またこのとき、配線層の開
口部内のカバレージの改良ができた。

また少な（とも一方向の合わせ余裕がなくすことができ
縮小化が可能となった。

〔発明の効果〕

本発明の構造をとることにより配線層と拡散層との接続
部の接触面積をコントロールおよび確保でき微細化が進
んでも接触抵抗を低（安定化ができた。

また、合わせ余裕の削除ができ縮小比が可能となった。

【図面の簡単な説明】

第１図（ａ）、（ｂ）はそれぞれ本発明の詳細な説明図
でそれぞれ断面図と平面図である。第２図（ａ）〜（ｃ
）は本発明の実施例の一例を示す図である。また第３図
は本発明の説明図である。 第４図、第５図は従来構造の説明図で、それぞれ断面図
と平面図である。尚図中同一符号は同−箇所又は相当部
分を示す。 ａ・・・合わせ余裕 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　上　柳　雅　誉（他１名）半導体基板 素子分離絶縁ＩＱ 拡散層 層間絶縁膜 配線層 凹部側壁面に形成された拡散層 多結晶シリコン層 開口部 フォトレジストバクーン 拡散層表面からの開口部のエツチン グ深さ

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成された凹部と該凹部に絶縁膜を埋め
   てなることを特徴とする半導体装置に於いて、半導体基
   板と該半導体基板上に形成された拡散層と該凹部に形成
   された素子分離絶縁膜と、該半導体基板をおおうように
   形成された層間絶縁膜と、金属又は多結晶シリコン又は
   金属シリサイド又はこれらのうちの２つの組み合わせか
   らなる配線層からなり、前記半導体基板上に形成された
   該拡散層と該配線層との電気的導通をとる接続部となる
   開口部が少なくとも該半導体基板表面と該素子分離絶縁
   膜部分との境界で、該半導体基板表面と該素子分離絶縁
   膜部にまたがり形成され、かつ該開口部が該素子分離絶
   縁膜部分では該半導体基板よりも深く形成してなり、前
   記配線層が少なくとも該開口部内に於いて不純物を含む
   多結晶シリコンを介して該半導体基板上に形成された該
   拡散層と該凹部の側壁に形成された拡散層とに接続され
   てなることを特徴とする半導体装置。