JPH0256954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0256954A JPH0256954A JP20768688A JP20768688A JPH0256954A JP H0256954 A JPH0256954 A JP H0256954A JP 20768688 A JP20768688 A JP 20768688A JP 20768688 A JP20768688 A JP 20768688A JP H0256954 A JPH0256954 A JP H0256954A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- opening
- layer
- semiconductor substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 62
- 238000002955 isolation Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
本発明は半導体装置の構造の改良に関する。
〔従来の技術1
従来技術の半導体装置の構造を第4図に示す。
図は従来の配線層と拡散層との接触部のもので1は半導
体基板、2は素子分離絶縁膜、3は拡散層、4は層間絶
縁膜、5は配線層である。
体基板、2は素子分離絶縁膜、3は拡散層、4は層間絶
縁膜、5は配線層である。
素子分離領域については、従来のLOCO3法から、微
細化に伴ない、基板に凹部を形成して、そこに絶縁膜を
埋めてなる方式が用いられて来ている。これはフォトリ
ソグラフィー用のマスクの寸法から実パターン上での寸
法の変換差が、後者の法が小さいからであり、素子分離
特性もすぐれているからである。
細化に伴ない、基板に凹部を形成して、そこに絶縁膜を
埋めてなる方式が用いられて来ている。これはフォトリ
ソグラフィー用のマスクの寸法から実パターン上での寸
法の変換差が、後者の法が小さいからであり、素子分離
特性もすぐれているからである。
以上の様に配線層と拡散層との接触部は、基板表面上に
のみ形成されている。
のみ形成されている。
〔発明が解決しようとする課題)
かかる構造に於いて、拡散層3と配線層5との接触部は
、絶縁11!i4に穴状の開口部を形成しているが、微
細化に伴なって縮小率に比例して、この開口部の面積は
小さくなって来ている。一方拡散層3と配線F!F5と
の接触抵抗は前記開口部の面積が小さくなって来ると急
激に大きくなり、また接触抵抗自体のバラツキも大きく
なって来て、高速動作や動作特性のバラツキといった点
で問題となって来た。
、絶縁11!i4に穴状の開口部を形成しているが、微
細化に伴なって縮小率に比例して、この開口部の面積は
小さくなって来ている。一方拡散層3と配線F!F5と
の接触抵抗は前記開口部の面積が小さくなって来ると急
激に大きくなり、また接触抵抗自体のバラツキも大きく
なって来て、高速動作や動作特性のバラツキといった点
で問題となって来た。
一方第5図に示す様に、前記開口部は、拡散層と素子分
離領域との境界までの距離aを必要としたが、このaは
フォトリソグラフィー工程のn光装置の能力によって決
まっており、簡単に小さくできず、縮小化の支障となっ
ていた。
離領域との境界までの距離aを必要としたが、このaは
フォトリソグラフィー工程のn光装置の能力によって決
まっており、簡単に小さくできず、縮小化の支障となっ
ていた。
本発明(ま以上の如き問題点を解決する半導体装置を提
供することを目的とする。
供することを目的とする。
〔課題を解決するための手段1
本発明は、半導体基板上に形成された凹部と該凹部に絶
縁膜・を埋めてなることを特徴とする半導体装置に於い
て、半導体基板と該半導体基板上に形成された拡散層と
該凹部に形成された素子分離絶縁膜と、該半導体基板を
おおうように形成された眉間絶縁膜と、金属又は多結晶
シリコン又は金属シリサイド又はこれらのうちの2つの
組み合わせからなる配線層からなり、前記半導体基板上
に形成された該拡散層と該配線層との電気的導通なとる
接続部となる開口部が少なくとも該半導体基板表面と該
素子分離絶縁膜部にまたがり形成され、かつ該開口部が
該素子分離絶縁膜部分では該半導体基板よりも深く形成
してなり、前記配線層が少なくとも該開口部内に於いて
不純物を含む多結晶シリコンを介して該半導体基板上に
形成された該拡散層と該凹部の側壁に形成された拡散層
とに接続されてなることを特徴とする半導体装置。
縁膜・を埋めてなることを特徴とする半導体装置に於い
て、半導体基板と該半導体基板上に形成された拡散層と
該凹部に形成された素子分離絶縁膜と、該半導体基板を
おおうように形成された眉間絶縁膜と、金属又は多結晶
シリコン又は金属シリサイド又はこれらのうちの2つの
組み合わせからなる配線層からなり、前記半導体基板上
に形成された該拡散層と該配線層との電気的導通なとる
接続部となる開口部が少なくとも該半導体基板表面と該
素子分離絶縁膜部にまたがり形成され、かつ該開口部が
該素子分離絶縁膜部分では該半導体基板よりも深く形成
してなり、前記配線層が少なくとも該開口部内に於いて
不純物を含む多結晶シリコンを介して該半導体基板上に
形成された該拡散層と該凹部の側壁に形成された拡散層
とに接続されてなることを特徴とする半導体装置。
[実 施 例]
本発明の詳細な説明図を第1図(a)〜(b)および第
2図(a)〜(、c)に示す。第1図は本発明の構造の
断面図および平面図、第2図は本発明の製造方法の一例
を示す。
2図(a)〜(、c)に示す。第1図は本発明の構造の
断面図および平面図、第2図は本発明の製造方法の一例
を示す。
図中に於いて同一符号は同一部分又は相当部分を示す。
第1図(a)に於いて、1は半導体基板、2は素子分離
絶縁膜、3は拡散層、4は層間絶縁膜。
絶縁膜、3は拡散層、4は層間絶縁膜。
5は配#1層である0図中で、配線層5と拡散層3との
接続部の開口部は、拡11々層3と素子分離絶縁膜2と
の境界上に設けられており、拡散層の半導体表面より2
の深さに開口されている。このとき実効的な配線層5と
拡散層3との接触面積は、該開口部内の拡散層3の表面
と該開口部内の基板lの凹部の側壁面との和となり、エ
ツチング深さeをコントロールすることにより、この実
効的な接触面積をコントロールするばかりでなく、従来
方法の様な平面的な開口部の接触面積より大きくするこ
とができ、接触抵抗の抵抗化と安定化が計られる。この
とき、エツチング深さ氾が拡散層3の接合深さより大き
いときは、特に基板lと拡散層3との導電型が異なると
きに配線層5と基板lとが短絡してしまうためこの側壁
にも拡散層3と同一導電型の不純物層6を形成する必要
がある。
接続部の開口部は、拡11々層3と素子分離絶縁膜2と
の境界上に設けられており、拡散層の半導体表面より2
の深さに開口されている。このとき実効的な配線層5と
拡散層3との接触面積は、該開口部内の拡散層3の表面
と該開口部内の基板lの凹部の側壁面との和となり、エ
ツチング深さeをコントロールすることにより、この実
効的な接触面積をコントロールするばかりでなく、従来
方法の様な平面的な開口部の接触面積より大きくするこ
とができ、接触抵抗の抵抗化と安定化が計られる。この
とき、エツチング深さ氾が拡散層3の接合深さより大き
いときは、特に基板lと拡散層3との導電型が異なると
きに配線層5と基板lとが短絡してしまうためこの側壁
にも拡散層3と同一導電型の不純物層6を形成する必要
がある。
また、エツチング深さ2が太き(なると接触面積は太き
(なるものの、配線Fif5がカバーすべき素子分離領
域での段差の高さつまりアスペクト比は大きくなり、配
線層5のステップカバレージつまり付きまわりが悪(な
り、最悪の場合断線する可能性もある。(第3図参照)
よってこれを防ぐために多結晶シリコン層7を形成し、
特にCVD法で形成された多結晶シリコン層がステップ
カバレージがよいためこれを形成することにより段差の
低減ができ配線5のステップカバレージ等が心配なくな
る。
(なるものの、配線Fif5がカバーすべき素子分離領
域での段差の高さつまりアスペクト比は大きくなり、配
線層5のステップカバレージつまり付きまわりが悪(な
り、最悪の場合断線する可能性もある。(第3図参照)
よってこれを防ぐために多結晶シリコン層7を形成し、
特にCVD法で形成された多結晶シリコン層がステップ
カバレージがよいためこれを形成することにより段差の
低減ができ配線5のステップカバレージ等が心配なくな
る。
次に第2図(a)〜(c)に本発明の製造方法の一例を
示す、第2図(a)は従来技術で基板lに凹部を形成し
、この凹部に絶縁l1f12を埋め拡散層3を形成し層
間絶縁膜4と配線層と拡散層3との接続をとる開口部を
形成するためのフォトレジストパターン9を形成したと
ころである。第2図(b)はフォトレジストマスク7を
マスクとじて絶縁膜4をエツチングし、さらにオーバー
エツチングによって素子分離絶縁膜をエツチングし、こ
れをコントロールすることにより、第1図に示すβつま
り凹部側壁面での接触面積をコントロールすることがで
きる0次にレジストパターンを除去し、多結晶シリコン
を形成したのが第2図(b)で、イオン打ち込みにて拡
散層3と同一導電型の不純物を導入し、拡散層6を形成
したのが第2図(C)である、ここでこの拡散層6は多
結晶シリコンの形成前にイオン打ち込み等で形成しても
良い0次に従来方法により配線FF5を形成し、レジス
トパターンをマスクとして該配線層5と該多結晶シリコ
ンを順次エツチングして配線層5のパターンを形成した
のが第1図(a)である、このとき本実施例では配線層
5の下金てに多結晶シリコンを形成したが、該開口部を
含む必要部分にのみ該多結晶シリコンを残すときは配線
層5形成前にフォトエツチング技術により所定部分にの
み形成すればよい。
示す、第2図(a)は従来技術で基板lに凹部を形成し
、この凹部に絶縁l1f12を埋め拡散層3を形成し層
間絶縁膜4と配線層と拡散層3との接続をとる開口部を
形成するためのフォトレジストパターン9を形成したと
ころである。第2図(b)はフォトレジストマスク7を
マスクとじて絶縁膜4をエツチングし、さらにオーバー
エツチングによって素子分離絶縁膜をエツチングし、こ
れをコントロールすることにより、第1図に示すβつま
り凹部側壁面での接触面積をコントロールすることがで
きる0次にレジストパターンを除去し、多結晶シリコン
を形成したのが第2図(b)で、イオン打ち込みにて拡
散層3と同一導電型の不純物を導入し、拡散層6を形成
したのが第2図(C)である、ここでこの拡散層6は多
結晶シリコンの形成前にイオン打ち込み等で形成しても
良い0次に従来方法により配線FF5を形成し、レジス
トパターンをマスクとして該配線層5と該多結晶シリコ
ンを順次エツチングして配線層5のパターンを形成した
のが第1図(a)である、このとき本実施例では配線層
5の下金てに多結晶シリコンを形成したが、該開口部を
含む必要部分にのみ該多結晶シリコンを残すときは配線
層5形成前にフォトエツチング技術により所定部分にの
み形成すればよい。
一方第1図(b)に示す様に、前記開口部は拡散層3と
素子分離領域との境界に形成されているため少なくとも
一方向の該開口部と該境界との合わせ余裕aはとる必要
がなく、微細化できる。
素子分離領域との境界に形成されているため少なくとも
一方向の該開口部と該境界との合わせ余裕aはとる必要
がなく、微細化できる。
以上本発明の構造を実現できた。
このように本発明の構造を用いることにより配線層と拡
散層との接触部となる開口部の径が微細化されても接触
面積をコントロールでき大きくできることにより接触抵
抗をより低く安定化できた。またこのとき、配線層の開
口部内のカバレージの改良ができた。
散層との接触部となる開口部の径が微細化されても接触
面積をコントロールでき大きくできることにより接触抵
抗をより低く安定化できた。またこのとき、配線層の開
口部内のカバレージの改良ができた。
また少な(とも一方向の合わせ余裕がなくすことができ
縮小化が可能となった。
縮小化が可能となった。
本発明の構造をとることにより配線層と拡散層との接続
部の接触面積をコントロールおよび確保でき微細化が進
んでも接触抵抗を低(安定化ができた。
部の接触面積をコントロールおよび確保でき微細化が進
んでも接触抵抗を低(安定化ができた。
また、合わせ余裕の削除ができ縮小比が可能となった。
第1図(a)、(b)はそれぞれ本発明の詳細な説明図
でそれぞれ断面図と平面図である。第2図(a)〜(c
)は本発明の実施例の一例を示す図である。また第3図
は本発明の説明図である。 第4図、第5図は従来構造の説明図で、それぞれ断面図
と平面図である。尚図中同一符号は同−箇所又は相当部
分を示す。 a・・・合わせ余裕 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)半導体基板 素子分離絶縁IQ 拡散層 層間絶縁膜 配線層 凹部側壁面に形成された拡散層 多結晶シリコン層 開口部 フォトレジストバクーン 拡散層表面からの開口部のエツチン グ深さ
でそれぞれ断面図と平面図である。第2図(a)〜(c
)は本発明の実施例の一例を示す図である。また第3図
は本発明の説明図である。 第4図、第5図は従来構造の説明図で、それぞれ断面図
と平面図である。尚図中同一符号は同−箇所又は相当部
分を示す。 a・・・合わせ余裕 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)半導体基板 素子分離絶縁IQ 拡散層 層間絶縁膜 配線層 凹部側壁面に形成された拡散層 多結晶シリコン層 開口部 フォトレジストバクーン 拡散層表面からの開口部のエツチン グ深さ
Claims (1)
- 半導体基板上に形成された凹部と該凹部に絶縁膜を埋め
てなることを特徴とする半導体装置に於いて、半導体基
板と該半導体基板上に形成された拡散層と該凹部に形成
された素子分離絶縁膜と、該半導体基板をおおうように
形成された層間絶縁膜と、金属又は多結晶シリコン又は
金属シリサイド又はこれらのうちの2つの組み合わせか
らなる配線層からなり、前記半導体基板上に形成された
該拡散層と該配線層との電気的導通をとる接続部となる
開口部が少なくとも該半導体基板表面と該素子分離絶縁
膜部分との境界で、該半導体基板表面と該素子分離絶縁
膜部にまたがり形成され、かつ該開口部が該素子分離絶
縁膜部分では該半導体基板よりも深く形成してなり、前
記配線層が少なくとも該開口部内に於いて不純物を含む
多結晶シリコンを介して該半導体基板上に形成された該
拡散層と該凹部の側壁に形成された拡散層とに接続され
てなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20768688A JPH0256954A (ja) | 1988-08-22 | 1988-08-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20768688A JPH0256954A (ja) | 1988-08-22 | 1988-08-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0256954A true JPH0256954A (ja) | 1990-02-26 |
Family
ID=16543899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20768688A Pending JPH0256954A (ja) | 1988-08-22 | 1988-08-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0256954A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020002007A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 반도체 소자의 콘택홀 형성방법 |
US6582893B2 (en) | 2000-11-28 | 2003-06-24 | Eastman Kodak Company | Ferrous photographic bleach-fixing precursor compositions and methods for their use |
US7156602B2 (en) | 2001-11-08 | 2007-01-02 | F & K Delvotec Bondtechnick Gmbh | Mechanism for exchanging chip-carrier plates for use in a hybrid chip-bonding machine |
-
1988
- 1988-08-22 JP JP20768688A patent/JPH0256954A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020002007A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 반도체 소자의 콘택홀 형성방법 |
US6582893B2 (en) | 2000-11-28 | 2003-06-24 | Eastman Kodak Company | Ferrous photographic bleach-fixing precursor compositions and methods for their use |
US7156602B2 (en) | 2001-11-08 | 2007-01-02 | F & K Delvotec Bondtechnick Gmbh | Mechanism for exchanging chip-carrier plates for use in a hybrid chip-bonding machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
JP2639355B2 (ja) | 半導体装置およびその製造方法 | |
US6111319A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
EP0507446B1 (en) | Structure and method for self-aligned contact formation | |
US5834816A (en) | MOSFET having tapered gate electrode | |
JPH08227938A (ja) | 半導体装置及びその製造方法 | |
JPH0774250A (ja) | コンタクトホール形成方法 | |
US4425379A (en) | Polycrystalline silicon Schottky diode array | |
US5600170A (en) | Interconnection structure of semiconductor device | |
JPH0256954A (ja) | 半導体装置 | |
JP2734027B2 (ja) | 配線形成方法 | |
US5913150A (en) | Method for manufacturing semiconductor device using spin on glass layer | |
US5451819A (en) | Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer | |
JPH0227737A (ja) | 半導体装置の製造方法 | |
JP2800692B2 (ja) | 半導体装置の製造方法 | |
JPH0126184B2 (ja) | ||
JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
JPH02142136A (ja) | ラテラルトランジスタ及びその製造方法 | |
JPH0227753A (ja) | 半導体装置 | |
JP2000124302A (ja) | 半導体装置およびその製造方法 | |
JP2940986B2 (ja) | 半導体装置の製造方法 | |
JPH04102356A (ja) | 半導体集積回路及びその製造方法 | |
JPH02126684A (ja) | 半導体装置の製造方法 | |
JPH06326050A (ja) | 半導体装置及びその製造方法 | |
JPH05218209A (ja) | 半導体装置及びその製造方法 |