KR940009598B1 - 금속접착층을 이용한 텅스텐 선택증착방법 - Google Patents

금속접착층을 이용한 텅스텐 선택증착방법 Download PDF

Info

Publication number
KR940009598B1
KR940009598B1 KR1019910016531A KR910016531A KR940009598B1 KR 940009598 B1 KR940009598 B1 KR 940009598B1 KR 1019910016531 A KR1019910016531 A KR 1019910016531A KR 910016531 A KR910016531 A KR 910016531A KR 940009598 B1 KR940009598 B1 KR 940009598B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten
oxide film
contact hole
photoresist layer
Prior art date
Application number
KR1019910016531A
Other languages
English (en)
Other versions
KR930006837A (ko
Inventor
황성보
박흥락
최경근
정성희
최동주
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910016531A priority Critical patent/KR940009598B1/ko
Publication of KR930006837A publication Critical patent/KR930006837A/ko
Application granted granted Critical
Publication of KR940009598B1 publication Critical patent/KR940009598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

금속접착층을 이용한 텅스텐 선택증착방법
제 1 도 내지 제 5 도는 본 발명에 의해 콘택홀에서 금속접착층을 이용해서 텅스텐을 선택증착하는 방법을 도시한 단면도.
제 6 도는 본 발명의 다른 실시예에 의해 다수의 콘택홀에 금속접착층을 이용해서 텅스텐을 선택증착한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 또는 금속기판 2 : 제1산화막
3 : 제1포토레지스트층 4 : 제2산화막
5 : 제2포토레지스트층 6 : 금속접착층
7 : 텅스텐 8 : 알루미늄 알로이
9 : 도전층 10 : 콘택홀
20 : 요홈
본 발명은 고집적 반도체 소자의 금속접착층을 이용한 텅스텐 선택증착방법에 관한 것으로, 특히 콘택홀의 깊이에 관계없이 텅스텐을 완전히 매립할 수 있는 금속접착층을 이용한 텅스텐 선택증착방법에 관한 것이다.
종래의 텅스텐 선택증착을 이용한 실리콘 콘택에 대한 금속배선 방법은 콘택에 WF6, H2, SiH4등과 같은 기체들을 반응물로 사용하는 화학증착법에 의해 텅스텐을 선택증착시킨 후 스퍼터링 방법에 의해 알루미늄을 증착시켰다. 이때 고집적 소자내에는 다양한 깊이의 콘택홀이 존재하는데 텅스텐의 선택증착법은 콘택홀의 깊이와는 관계없이 텅스텐이 같은 속도로 콘택홀의 저부의 실리콘층과 같은 도전층에서부터 성장하므로 콘택홀의 깊이가 깊은 홀에서는 충분한 두께의 텅스텐을 매립하는데 한계가 있었다. 즉 선택성장된 텅스텐의 최대 두께는 가장 깊이가 낮은 콘택의 깊이만큼 성장시켜야 하는데 이때 깊이가 깊은 콘택홀은 충분한 두께의 텅스텐이 매립되지 못한다. 이로인해 다음의 스퍼터링 공정에서 알루미늄 알로이를 증착하면 깊이가 얕은 콘택에 비해 깊이가 깊은 콘택에서는 충분한 스텝커버리지를 얻을 수 없으므로 이 부분에서 금속배선의 신뢰성 약화를 유발한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해서 콘택홀 내부면에 티타늄과 같은 텅스텐 접착층을 먼저 형성시킨다음, 텅스텐 선택기상 증착법을 이용하여 텅스텐이 콘택홀 저부와 콘택홀 측면벽에도 성장되게 하여 콘택홀 깊이에 관계없이 텅스텐을 완전히 매립할 수 있는 금속접착층을 이용한 텅스텐 선택증착방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 실리콘 기판 또는 도전층 상부의 산화막에 형성된 깊이가 다른 콘택홀에 텅스텐을 완전히 매립하기 위하여, 실리콘 기판 상부에 제1산화막, 제1포토레지스트층, 제2산화막, 제2포토레지스트층을 각각 예정된 두께로 순차적으로 형성한 단계와, 상기 제1산화막에 실리콘 기판이 노출된 콘택홀을 형성하기 위하여 마스크패턴 공정으로 상기 제2포토레지스트층, 제2산화막, 포토레지스트층, 제1산화막을 예정된 부분 제거하여 콘택홀을 형성하는 단계와, 상기 제2포토레지스트층을 완전히 제거하는 동시에 제1포토레지스트층의 일부를 제거하여 요홈을 형성하고 콘택홀의 제1산화막의 벽면과 제2산화막 벽면 및 상부에 금속접착층을 증착하는 단계와, 제2포토레지스트층을 식각용액에서 제거하고 상기 제2산화막과 그 상부의 금속접착층을 제거하는 단계와, 콘택홀의 금속접착층 상부면에 텅스텐을 선택증착방법으로 증착시켜 콘택홀을 매립하는 단계와, 매립된 텅스텐과 제1산화막 상부에 알루미늄 알로이를 증착하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제 1 도는 실리콘 기판(또는 금속기판) (1) 상부에 제1산화막(2), 제1포토레지스트층(3), 제2산화막(4), 제2포토레지스트층(5)을 순차적으로 형성한 다음, 예정된 영역의 제2포토레지스트층(5), 제2산화막(4), 제1포토레지스트층(3), 제1산화막(2)을 각각 순차적으로 제거하여 콘택홀(10)을 형성한 상태의 단면도이다.
제 2 도는 상기 제2포토레지스트층(5)을 제거한 상태의 단면도로서 이때 콘택홀(10) 벽면의 노출된 제1포토레지스트층(3)에 요홈(20)이 형성됨을 도시한다.
제 3 도는 콘택홀(10)의 벽면의 노출된 제1산화막(2), 제2산화막(4) 표면에 금속접착층(6) 예를들어 티타늄등을 스퍼터링 장비를 이용하여 증착한 상태의 단면도이다.
제 4 도는 제1포토레지스트층(3)을 예정된 용액에 담가서 완전히 제거하고 상부의 제2산화막(4)과 금속접착층(6)을 제거한 상태의 단면도이다.
제 5 도는 텅스텐 선택증착 공정에 의해 콘택홀(10)의 금속접착층(6)에 텅스텐(7)을 증착시켜 콘택홀(10)을 매립한 다음 제1산화막(2)과, 텅스텐(7) 상부면에 알루미늄 알로이(Al-alloy) (8)를 스퍼터링 방법으로 증착시킨 상태의 단면도이다.
제 6 도는 본 발명의 또 다른 실시예에 의해 실리콘 기판(1) 및 도전층(9) 상부에 형성된 다수의 깊이가 다른 콘택홀(10 및 10')에 금속접착층(6)과 텅스텐(7)을 증착, 그 상부에 알루미늄 알로이(8)를 증착하여 완전히 콘택홀(10)을 텅스텐(7)으로 매립한 상태를 도시한다.
상기한 바와같이 콘택홀의 벽멱에 금속층을 증착하지 않을 열악하여 소자의 신뢰성을 유발할 수 있지만 본 발명의 기술에 의하면 콘택홀 측벽의 산화막에 티타늄등을 증착한 다음, 선택증착 공정에 의해 텅스텐 박막을 증착함으로써 알루미늄 스텝커버리지를 향상시키고 VLSI 소자의 금속배선의 신뢰성을 향상시킬 수 있으며, 실리콘 접합면에서의 접합누설조류 특성도 개선할 수 있다.

Claims (2)

  1. 반도체 제조공정에 있어서, 실리콘 기판 또는 도전층 상부의 산화막에 형성된 깊이가 다른 콘택홀에 텅스텐을 완전히 매립하기 위하여, 실리콘 기판 상부에 제1산화막, 제1포토레지스트층, 제2산화막, 제2포토레지스트층을 각각 예정된 두께를 순차적으로 형성한 단계와, 상기 제1산화막에 실리콘 기판이 노출된 콘택홀을 형성하기 위하여 마스크패턴 공정으로 상기 제2포토레지스트층, 제2산화막, 포토레지스트층, 제1산화막을 예정된 부분 제거하여 콘택홀을 형성하는 단계와, 상기 제2포토레지스트층을 완전히 제거하는 동시에 제1포토레지스트층의 일부를 제거하여 요홈을 형성하고 콘택홀의 제1산화막의 벽면과 제2산화막 벽면 및 상부에 금속접착층을 증착하는 단계와, 제2포토레지스트층을 식각용액에서 제거하고 상기 제2산화막과 그 상부의 금속접착층을 제거하는 단계와, 콘택홀의 금속접착층 상부면에 텅스텐을 선택증착방법으로 증착시켜 콘택홀을 매립하는 단계와, 매립된 텅스텐과 제1산화막 상부에 알루미늄 알로이를 증착하는 단계로 이루어지는 것을 특징으로 하는 금속접착층을 이용한 텅스텐 선택증착방법.
  2. 제 1 항에 있어서, 상기 금속접착층은 티타늄을 사용하는 것을 특징으로 하는 금속접착층을 이용한 텅스텐 선택증착방법.
KR1019910016531A 1991-09-20 1991-09-20 금속접착층을 이용한 텅스텐 선택증착방법 KR940009598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910016531A KR940009598B1 (ko) 1991-09-20 1991-09-20 금속접착층을 이용한 텅스텐 선택증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016531A KR940009598B1 (ko) 1991-09-20 1991-09-20 금속접착층을 이용한 텅스텐 선택증착방법

Publications (2)

Publication Number Publication Date
KR930006837A KR930006837A (ko) 1993-04-22
KR940009598B1 true KR940009598B1 (ko) 1994-10-15

Family

ID=19320234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016531A KR940009598B1 (ko) 1991-09-20 1991-09-20 금속접착층을 이용한 텅스텐 선택증착방법

Country Status (1)

Country Link
KR (1) KR940009598B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698741B1 (ko) * 2005-12-26 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698741B1 (ko) * 2005-12-26 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR930006837A (ko) 1993-04-22

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
JP3955644B2 (ja) 半導体接続構成体及び方法
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US5459100A (en) Method for forming metal wiring of semiconductor device
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
US5380680A (en) Method for forming a metal contact of a semiconductor device
JP3391933B2 (ja) 半導体素子とその製造方法
KR940009598B1 (ko) 금속접착층을 이용한 텅스텐 선택증착방법
JPH10189592A (ja) 半導体装置の製造方法
US5686358A (en) Method for forming a plug in a semiconductor device
KR100763760B1 (ko) 반도체 소자 제조 방법
KR950011984B1 (ko) 텅스텐 플러그 제조방법
JP2000114259A (ja) 半導体装置における配線の形成方法
JPH0438875A (ja) 半導体装置およびその製造方法
CN112366177B (zh) 半导体器件及其形成方法
KR19980056165A (ko) 반도체 소자의 금속 배선 형성방법
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR0134108B1 (ko) 반도체 소자의 제조방법
KR100943485B1 (ko) 반도체소자의 제조방법
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
KR100222125B1 (ko) 텅스텐 플러그 형성방법
KR100197659B1 (ko) 반도체 소자의 비아콘택 형성방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee