JP2008235378A - 金属ポストを有する配線基板、半導体装置及び製造方法 - Google Patents

金属ポストを有する配線基板、半導体装置及び製造方法 Download PDF

Info

Publication number
JP2008235378A
JP2008235378A JP2007069665A JP2007069665A JP2008235378A JP 2008235378 A JP2008235378 A JP 2008235378A JP 2007069665 A JP2007069665 A JP 2007069665A JP 2007069665 A JP2007069665 A JP 2007069665A JP 2008235378 A JP2008235378 A JP 2008235378A
Authority
JP
Japan
Prior art keywords
metal
sacrificial layer
metal post
wiring board
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007069665A
Other languages
English (en)
Other versions
JP5010316B2 (ja
Inventor
Kentaro Mori
健太郎 森
Shintaro Yamamichi
新太郎 山道
Katsu Kikuchi
克 菊池
Daisuke Ejima
大介 江島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2007069665A priority Critical patent/JP5010316B2/ja
Publication of JP2008235378A publication Critical patent/JP2008235378A/ja
Application granted granted Critical
Publication of JP5010316B2 publication Critical patent/JP5010316B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】金属ポストの狭ピッチ化と形状の均一化を同時に実現することができる金属ポストを有する配線基板、金属ポストを有する配線基板を用いた半導体装置及びそれらの製造方法を提供する。
【解決手段】金属ポスト付き配線基板30は、少なくとも1層以上の絶縁層16と、少なくとも2層以上の配線層とにより構成された基体10の片方の面に、半導体素子を搭載する半導体素子搭載領域12が設けられている。そして、この半導体素子搭載領域12を取り囲むように、複数個の金属ポスト11が半導体素子搭載領域12の周囲に配置されている。
【選択図】図1

Description

本発明は、金属ポストを有する配線基板及び金属ポストを有する配線基板に半導体素子を搭載した半導体装置及びそれらの製造方法に関する。
近年、電子機器の小型化及び高機能化を実現する技術として、SiP(System in Package)技術が注目されている。SiPには種々の形態があるが、なかでも1パッケージ内に複数のチップを積層したチップ積層型SiPが携帯電話を中心に広まっている。SiPに搭載されるチップ数は年々増加する傾向にあることと、チップ積層型SiPの品質保証は積層数が増すとともに難しくなるため、今後のSiPは、パッケージを積層したパッケージ積層型SiP(PoP:Package on Package)への要求が高まると予想される。
パッケージ積層型SiP用の外部端子の一形態に、配線基板及び配線基板を用いた半導体装置上にウェットエッチングにより形成した金属ポストを使用することがある。エッチングにより金属ポストを形成する方法として、金属ポストとして活用する金属体にエッチングマスクを付与し、エッチングマスクに覆われていない部分をエッチング除去する方法がある。エッチングにより形成される金属ポストは、めっきにより形成される金属ポストと比べて形成速度が速いこと、金属ポストの高背化が容易であること、等の利点がある。しかしながら、エッチングでは、金属ポストにサイドエッチングが生じるため、金属ポストの狭ピッチ化を困難にしてきた。
この問題を解決するため、サイドエッチングを低減し、狭ピッチな金属ポストを形成する技術が提案されている。例えば、特許文献1には、金属板表面に開口パターンを有したフォトレジストを塗布し、第1エッチングにより第1の開口部を形成し、開口部壁面を耐食性金属膜で覆い、開口部底部に第2エッチングを行い、高密度パターンを形成する方法が記載されている。
また、特許文献2には、金属板の表裏表面に開口パターンを有するフォトレジストを付与し、片面毎交互に又は表裏両面を同時にエッチングし、開口部の底部を連通させる方法と、金属板の表裏両面に開口パターンを有するフォトレジストを付与し、第1エッチングにより片面又は表裏両面から互いに貫通しない開口部を形成し、片面のみに目詰め材を塗布して硬化させ、他方の面において第2エッチングにより、第1エッチングにより予め形成された開口部と底部で連通させる方法とが記載されている。
更に、特許文献3には、プリント配線基板の表面に、感光性樹脂を塗布し、露光現像により、外部端子上にポスト穴及びキャビティを形成した後、電解銅めっきにて外部端子上に銅ポストを形成し、めっきレジストを除去する銅ポストの形成方法が開示されている。
更にまた、特許文献4には、金属層のエッチングにより、柱状金属体を形成する方法が開示されている。
特開2005―264282号公報 特開2003―157767号公報
パッケージ積層型SiP用の外部端子には、狭ピッチであること、形状が全ての外部端子においてほぼ同様であることの2点が特に求められる。しかしながら、特許文献1及び2に記載の従来技術では、金属ポストの狭ピッチ化に寄与するものの、金属ポストの仕上がり形状、例えば、金属ポストの高さ、トップ径、ボトム径、トップ形状、ボトム形状などを、すべての外部端子においてほぼ同様とすること(均一化)は難しい。
実際に、金属ポストをパッケージ積層型SiP用の外部端子として活用する場合、金属ポストは半導体素子の外周に複数列状で配置される場合が多い。本願発明者等がこれらの従来技術を検討した結果、金属ポストの複数列状に配置した場合に、周辺のパターン配置が異なる複数列の内外周と内側ではエッチング速度に差異が生じてしまい、金属ポストの仕上がり形状に差が生じることを見出した。この現象は、金属ポストが狭ピッチである場合に、より顕著に現れている。
また、特許文献3及び4に開示された従来技術においても、金属ポストの狭ピッチ化及び形状の均一化には、限界がある。
本発明はかかる問題点に鑑みてなされたものであって、金属ポストの狭ピッチ化と形状の均一化を同時に実現することができる金属ポストを有する配線基板、金属ポストを有する配線基板を用いた半導体装置及びそれらの製造方法を提供することを目的とする。
本発明に係る配線基板は、基体と、この基体上に形成された絶縁層及び配線層と、前記基体上の半導体素子の搭載領域を取り囲むようにその周囲に配置された複数個の金属ポストとを有することを特徴とする。
本発明に係る他の配線基板は、更に、前記基体上の前記半導体素子搭載領域を取り囲むように配置された金属犠牲層を有することを特徴とする。
これらの配線基板において、複数個の前記金属ポストは、同一の形状を有することができる。
前記他の配線基板において、前記金属犠牲層は、前記半導体素子搭載領域の周囲に配置された複数個の金属ポストの群の内周位置に、前記半導体素子搭載領域を取り囲むように連続的に形成されているか、及び/又は、前記複数個の金属ポストの外周位置に、前記金属ポストの群を取り囲むように連続的に形成されているように構成することができる。
また、前記金属犠牲層は、前記各金属ポストを個別に取り囲むように連続的に形成されているように構成することができる。
更に、前記金属犠牲層は、前記各金属ポストについて、その金属ポストを中心として相互に等間隔でその金属ポストから等距離の位置に複数個配置されているように構成することができる。
更にまた、前記金属ポスト及び前記金属犠牲層のいずれか1方又は双方が、外部端子として機能するように構成することができる。
更にまた、前記金属犠牲層は、前記金属ポストと同一の材料で形成することができる。
更にまた、前記金属犠牲層は、前記金属ポストと高さが等しいか、前記金属犠牲層は、前記金属ポストよりも高さが低いように構成することができる。
上記各配線基板において、前記基体における前記金属ポストが設けられた面において、前記金属ポストと接する前記配線層の一部が前記絶縁層に埋め込まれているように構成することができる。
また、前記金属ポストの形状は、その上端の横断面積と、下端の横断面積とが異なることが好ましい。
本発明に係る半導体装置は、上記いずれかの配線基板における前記半導体素子搭載領域に、半導体素子が搭載されていることを特徴とする。
前記半導体素子は、前記配線層と、例えば、フリップチップ接続及び/又はワイヤーボンディング接続により接続されている。
又は、前記半導体素子の接続端子の下方に前記配線層が配置されていて、前記半導体素子の接続端子と前記配線層とが直接接続されているように構成することもできる。
前記半導体素子及び/又は前記金属ポストは、絶縁材料に埋め込まれているように構成することができる。
更に、金属犠牲層を有する半導体装置において、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つは、絶縁材料に埋め込まれているように構成することができる。
この場合に、前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面と面一であるように構成することができる。
また、この場合に、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面より突出しているか、又は前記絶縁材料の表面より窪んでいるように構成することができる。
本発明に係る配線基板の製造方法は、金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクをマスクとして前記金属体をエッチングすることにより前記金属ポストと前記金属犠牲層とを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクを剥離する工程と、を有することを特徴とする。
本発明に係る他の配線基板の製造方法は、金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属体をエッチングして金属ポスト用エッチングマスクを有する金属ポストと金属犠牲層用エッチングマスクを有しない金属犠牲層を形成する工程と、前記金属ポスト用エッチングマスクを剥離する工程と、を有することを特徴とする。
この他の配線基板の製造方法において、前記金属体をエッチングする工程が、前記金属犠牲層をエッチングにより完全に除去する工程を含むように構成することができる。
本発明に係る半導体装置の製造方法は、上記配線基板の製造方法により製造された配線基板に半導体素子を搭載する工程を有することを特徴とする。
そして、前記半導体素子を搭載する工程の後に、前記半導体素子及び/又は前記金属ポストを前記絶縁材料で埋め込む工程を有するように構成することができる。
また、前記半導体素子を搭載する工程の後に、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つを、前記絶縁材料により埋め込む工程を有するように構成することができる。
この場合に、前記絶縁材料により埋め込まれた金属ポスト及び/又は金属犠牲層は、例えば、前記基体側の面と反対側の面が露出している。そして、前記露出している面は、前記絶縁材料の表面と面一であるか、又は前記露出している面は、前記絶縁材料の表面よりも突出しているか、又は前記露出している面は、前記絶縁材料の表面よりも窪んでいる。
本発明に係る半導体装置の製造方法は、上述の如く製造された複数の半導体装置を、前記金属ポスト又は前記金属犠牲層により相互に電気的に接続して、積層する工程を有することを特徴とする。
本発明によれば、複数個の金属ポストを、配線基板の基体上における半導体素子の搭載領域を取り囲むようにその周囲に配置したので、例えば外部端子として機能する金属ポストの狭ピッチ化及び形状の均一化を得ることができる。更に、配線基板及び半導体装置の金属ポストを有する面に金属犠牲層を配置することで、配線基板及び半導体装置の機械的強度を向上させ、反り及びうねりを抑制することができる。また、金属犠牲層を高放熱性の材料で形成することにより、配線基板及び半導体装置の熱拡散性を向上させ、優れた放熱特性を得ることができる。更に、本発明においては、金属犠牲層を外部端子として機能させることができる。更にまた、犠牲層をグランド回路と接続することで、犠牲層による電磁シールド効果によって、電磁波妨害規制対策が可能となり、またノイズ低減が可能になる。更にまた、金属ポストの形状を、その上端の横断面積と、下端の横断面積とが異なるようにし、特に、金属ポストの形状を、金属ポストが配線基板と接する面の横断面積(下端の横断面積:金属ポストが円柱の場合は下端の直径)が、金属ポストの配線基板と接しない面の横断面積(上端の横断面積:金属ポストが円柱の場合は上端の直径)よりも大きくすることにより、銅ポストと配線基板との密着性及び安定性が高く、熱の印加時及び落下時の変形が少なくなるため、信頼性が向上する。また、金属ポストの形状を、その上端の横断面積と、下端の横断面積とが異なるようにすることにより、断面形状が均一な金属ポストと、高さを同一にして比較すると、金属ポストの側面の表面積が大きくなることから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性を向上させることができる。
また、本発明の金属ポストを有する配線基板の製造方法によれば、エッチング条件を調整することで、金属犠牲層の高さを金属ポスト以下にすることができ、配線基板の反り及びうねりの抑制、放熱特性、電磁波妨害規制対策及びノイズ低減等に応じて、金属犠牲層の機能にあわせた構造をとることができる。
更に、本発明の金属ポストを有する配線基板を用いた半導体装置によれば、金属犠牲層により配線基板の機械的強度を向上させ、反り及びうねりを抑制することができるので、半導体装置の組立歩留まりを向上させることができる。また、半導体装置を機器に実装したときの熱印加時の変形が少なくなるため、二次実装信頼性が向上する。
以下、本発明の実施の形態について添付の図面を参照にして具体的に説明する。
(配線基板)
図1(a),(b)は、本発明の第1実施形態の配線基板の構造の例を示す断面図と平面図である。図1に示す金属ポスト付き配線基板30は、少なくとも1層以上の絶縁層16と、少なくとも2層以上の配線層とにより構成された基体10の片方の面に、半導体素子を搭載する半導体素子搭載領域12が設けられている。そして、この半導体素子搭載領域12を取り囲むように、複数個の金属ポスト11が半導体素子搭載領域12の周囲に配置されている。
金属ポスト11は、例えば銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、42アロイ、クロム、バナジウム、ロジウム、モリブデン、及びコバルトのいずれか又は複数の材料から構成されている。特に、コスト及び加工性の点から銅が適している。このため、本実施形態では、金属ポスト11を銅により形成する。金属ポスト11の形状は、金属ポスト11のピッチが狭ピッチである場合でも均一であり、半導体素子搭載領域12の周囲の金属ポスト11が配置された位置が異なる場合においても均一である。金属ポスト11の形状が均一とは、金属ポスト11の高さと、金属ポストの上端の直径(上端横断面積)と、金属ポストの下端の直径(下端横断面積)とが、各金属ポスト11でほぼ等しいことを指す。金属ポスト11が狭ピッチで配置されている場合とは、例えば、金属ポスト11が10μm〜300μmの範囲のピッチで配置されていることを指す。また、金属ポスト11の配置位置が異なるとは、例えば、図1(b)に示すように、複数個の金属ポスト11が、半導体素子搭載領域12を中心として、その周囲にこれを取り囲むように、図示例では三重になって配置されているが、半導体素子搭載領域12を取り囲む列が、金属ポスト(A)11−aと、金属ポスト(B)11−bのように異なることを意味しており、このため、金属ポスト(A)11−aと、金属ポスト(B)11−bとでは、それが属するポスト列(金属ポスト(A)11−aは最外周の列、金属ポスト(B)11−bはその内側の列)に配置されている金属ポスト11の数が異なることも意味している。
半導体素子搭載領域12は、基体10上に複数箇所存在し、各半導体素子搭載領域が分離した状態で配置されていてもよい。
基体10は、一例として図2に示すとおり、絶縁層16と配線層9とを有するものであり、配線層16は、絶縁層16の下面に形成された下層配線13と、上面に形成された上層配線14と、絶縁層16を貫通して下層配線13と上層配線14とを接続するビア15とから構成されている。なお、図2では、絶縁層16が1層、配線層9が2層の構成を示しているが、これに限定されることなく、絶縁層16及び配線層9は必要とされる層数で構成すればよい。
絶縁層16は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等、並びに、ガラスクロス若しくはアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等を含浸させた材料を使用することができる。本実施形態では、例えば、アラミド繊維に含浸させたエポキシ樹脂を使用する。
配線層9は、例えば、銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を使用することができる。特に、電気抵抗値及びコストの観点から、配線層9は銅により形成することが望ましい。本実施形態では、銅を使用する。
下層配線13と上層配線14は、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、CVD(chemical vapor deposition)法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。本実施形態では、セミアディティブ法を採用する。
下層配線13と上層配線14は、絶縁層16内に設けられたビア15にて電気的に接続されている。絶縁層16が有機材料を使用する場合、ビア15を設ける絶縁層16の開口部はフォトリソグラフィー法により形成され、開口部内に銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を充填する。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。非感光性の有機材料又は感光性の有機材料でパターン解像度が低い有機材料を使用する場合、ビア15を設ける絶縁層16の開口部は、レーザー加工法、ドライエッチング法又はプラズマ法により形成し、銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を充填する。充填方法は、電解めっき、無電解めっき、溶融金属吸引法等で行う。また、ビア15の位置に予め通電用のポストを形成した後に、絶縁層16を形成し、研磨により絶縁層16の表面を削って、通電用ポストを露出させてビア15を形成する方法によれば、絶縁層16を開口させる必要はない。本実施形態では、非感光性の有機材料とレーザー加工法を採用し、下層配線13、上層配線14、ビア15の材料はいずれも銅とした。
絶縁層16上には、上層配線14の一部を露出させ、残部を覆うように、ソルダーレジスト17が形成されている。本実施形態では、ソルダーレジスト17の材料は、感光性レジストインクを用いた。上層配線14の露出部はパッド電極となる。
また、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサを設けてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Al、SiO、ZrO、HfO又はNb等の金属酸化物、BST(BaSr1−xTiO)、PZT(PbZrTi1−x)又はPLZT(Pb1−yLaZrTi1−x)等のペロブスカイト系材料若しくはSrBiTa等のBi系層状化合物を使用することが好ましい。但し、0≦x≦1、0<y<1である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
本実施形態により、基体10上の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置しているため、金属ポスト11が高密度で安定した外部端子としての機能を実現する。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱時・落下時の変形が少なくなるため、信頼性が向上する。
図3(a),(b)は、本発明の第2実施形態に係る配線基板の構造の例を示す断面図及び上面図である。図3に示す金属ポスト付き配線基板30は、少なくとも1層以上の配線層と少なくとも2層以上の配線層を有した基体10の片方の面に半導体素子搭載領域12があり、半導体素子搭載領域12を取り囲むように、その周囲に複数個の金属ポスト11の群を配置すると共に、この金属ポスト群の内側に、半導体素子搭載領域12を取り囲むように、金属犠牲層18aが連続的に形成されており、金属ポスト群の外側に、半導体素子形性領域12と共に金属ポスト群を取り囲むように、金属犠牲層18bが連続的に形成されている。なお、図3において、図1と同一構成物には同一符号を付して、その詳細な説明は省略する。
このように、金属犠牲層18a、18bは、複数列状に配置した金属ポスト11の群の内周と外周に配置されている。金属犠牲層18a、18bの高さは、金属ポスト11の高さと同じか、又はそれ以下である。図4は金属犠牲層18a、18bの高さが、金属ポスト11の高さよりも低い構造の断面図を示す。
本実施形態においては、基体10上の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置されているため、金属ポスト11が高密度で安定した外部端子としての機能をもつ。また、基体10上に金属犠牲層18a、18bが配置されているため、基体10の機械的強度を向上させるので、反り及びうねりが抑制される。また、金属犠牲層18を高放熱性の材料とすることで、基体10の熱拡散性を向上させ、優れた放熱特性を得ることができる。更に、金属犠牲層18を金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18をグランド回路と接続することで、電磁シールド効果により、電磁波妨害を規制し、ノイズを低減することができる。また、金属ポストの形状においては、金属ポストの下端の直径(横断面積)が、金属ポストの上端の直径(横断面積)よりも大きいことから、銅ポストと配線基板との密着性及び安定性が高く、熱付加時及び落下時の変形が少なくなるため、信頼性が向上する。
図5(a)は、基体10上に金属犠牲層18を設けず、金属ポスト11を配置した配線基板の実物の上面の光学顕微鏡像写真を示す。また、図5(b)は、本実施形態の基体10上に金属犠牲層18を設けて、金属ポスト11を配置した配線基板の実物の上面の光学顕微鏡像写真を示す。これらの図に示すように、基体10上に金属犠牲層18を設けることで、金属ポスト11の形状が均一となる結果が得られた。
図6は、本発明の第3実施形態の配線基板の構造の例を示す上面図である。図6に示す金属ポスト付き配線基板30は、少なくとも1層以上の絶縁層と少なくとも2層以上の配線層を有する基体10の片面に、半導体素子搭載領域12が設けられており、半導体素子搭載領域12を取り囲むように金属ポスト11が半導体素子搭載領域12の周囲に配置されている。そして、金属犠牲層18cが半導体素子搭載領域12を中心としてその周囲に碁盤目のように形成されている。この金属犠牲層18cの各碁盤目の中心に、金属ポスト11が配置されており、これにより、金属犠牲層18cが各金属ポスト11を個別に取り囲むように連続的に形成されている。
金属犠牲層18は、金属ポスト11と同一材料で形成しても良く、また、別の材料で形成しても良い。本実施形態では、金属犠牲層18として金属ポスト11と同一材料の銅を使用する。また、金属犠牲層18は、複数列状に配置した金属ポスト11の群の各金属ポスト11を個別に取り囲むように配置されているが、その金属犠牲層18の高さは、金属ポスト11の高さと同じか、又はそれ以下である。
本実施形態においては、基体10上の半導体素子搭載領域12の外周に、第1の実施形態(図1)及び第2の実施形態(図3)よりも、金属ポスト11を狭ピッチで均一な形状で配置することができるため、金属ポスト11がより高密度で安定した外部端子として機能する。また、基体10上に金属犠牲層18cが、個々の金属ポスト11を取り囲むように配置されているため、基体10の機械的強度を効果的に向上させることができ、反り及びうねりを極めて抑制することができる。また、第2実施形態と同様に、金属犠牲層18cを高放熱性材料とすることで、基体10の熱拡散性を効果的に向上させて、優れた放熱特性を実現できると共に、金属犠牲層18cを金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18cをグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策及びノイズ低減対策に有効である。特に、本実施形態は、各金属ポストに関して同軸構造となるため、第2実施形態(図3)の場合より電磁シールド効果が高まる。また、金属ポストの形状においては、金属ポストの下端の直径を、金属ポストの上端の直径よりも大きくすることにより、銅ポストと配線基板との密着性及び安定性が高くない、熱付加時及び落下時の変形が少なくなるため、信頼性が向上する。
図7は、本発明の第4実施形態の配線基板の構造の一例を示す上面図である。本実施形態の金属ポスト付き配線基板30は、第3実施形態の金属ポスト付き配線基板30に対して、金属犠牲層18dが個々の金属ポスト11の外周を完全に取り囲んだ状態ではなく、四辺に空間部を設けている点が異なる。それ以外の点は、第3実施形態の配線基板と同様である。
この本実施形態の配線基板が第3実施形態の配線基板と異なる部分について、以下に説明する。特に、説明のない部分は、第2の実施形態及び第3実施形態の配線基板と同じである。金属犠牲層18dは、複数列状に配置した金属ポスト11の各金属ポスト11を中心として相互に等間隔でその金属ポスト11から等距離の位置に複数個(図示例は4個)配置されている。即ち、図3に示す第3実施形態の碁盤目の各交点に、金属犠牲層18dが配置されており、碁盤目の各辺の中間には、金属犠牲層18dが欠落している。金属犠牲層18dの高さは、金属ポスト11の高さと同じか、又はそれ以下である。金属犠牲層18dの形状は、図6に示す形状のように、個々の金属ポスト11の外周から等間隔に配置されていることが望ましい。
本実施形態により、基体10上の半導体素子搭載領域12の外周に、第1の実施形態(図1)、第2の実施形態(図3)、第3の実施形態(図6)よりも、金属ポスト11を狭ピッチで均一な形状で配置することができるため、金属ポスト11がより高密度で安定した外部端子としての機能を果たすことができる。その他、本実施形態の配線基板は、第1乃至第4実施形態の配線基板と同様の作用効果を奏する。なお、本実施形態は、金属犠牲層18dが、複数列状に配置した個々の金属ポスト11の周囲に点在させて配置しているので、金属ポスト11と金属犠牲層18dを有する基体10上に半導体素子20を搭載し、それらを絶縁樹脂で封止する場合に、絶縁樹脂の周り込み性が、第3の実施形態(図6)の場合よりも良好になる。
なお、第2の実施形態(図3)、第3の実施形態(図6)、及び第4の実施形態(図7)で示した各金属犠牲層18a、18b,18c,18dは、それらを組合せて一つの半導体素子搭載領域の周囲に配置しても良い。
(半導体装置)
図8は、本発明の第5実施形態の半導体装置の構造を示す断面図である。本実施形態は,第1実施形態の配線基板に、半導体素子を搭載したものである。図8に示す金属ポスト付き半導体装置31は、少なくとも1層以上の絶縁層16と少なくとも2層以上の配線層9を有した基体10上に、半導体素子20が半田ボール19を介してフリップチップ接続され、アンダーフィル樹脂21が注入されたものである。図8は、図1(a)に示す配線基板に半導体素子20を搭載した半導体装置を示すが、図3、図6,図7に示す第2実施形態乃至第4実施形態の配線基板に、半導体素子20を搭載しても良いことは勿論である。また、半導体素子20の数も、一つに限らず、複数個の半導体素子を搭載することもできる。
半導体素子20は、半田ボール19を介して基体10と半導体素子20の両電極を電気的に接続することにより、基体10上に搭載されており、半導体素子20と基体10との間の空間がアンダーフィル樹脂21により充填されている。アンダーフィル樹脂21は、半導体素子20との熱膨張率差を小さくして半田ボール19が破壊することを防止する。半田ボール19が高い信頼性を確保できる強度を有していれば、アンダーフィル樹脂21は必要ない。半田ボール19は、半田材料からなるボールで、基体10上にめっき法、ボール転写法又は印刷法により取り付けられる。半田ボール19は、鉛錫合金の共晶半田又は鉛フリーの半田材料を使用して形成することができる。アンダーフィル樹脂21はエポキシ材料等に、シリカフィラーなどが添加された材料から構成されている。基体10と半導体素子20の接合は、半田ボール19の代わりに導電性ペースト又は銅バンプを使用しても良い。本実施形態では、半田ボール19を使用する。また、金属ポスト付き半導体装置31は、スティフナー、又はヒートスプレッダーを搭載することも可能である。
図8に示す配線基板30は、図1に示す第1実施形態の金属ポスト付き配線基板30と同様の構造を有する。本実施形態においては、基体10上の半導体素子搭載領域12の周囲に、金属ポスト11が狭ピッチで均一な形状で配置されているため、金属ポスト11が金属ポスト付き半導体装置31の高密度で安定した外部端子としての機能を実現する。
また、図3、図6及び図7に示すように、基体10上に金属犠牲層18a〜18dを設けた場合、金属ポスト付き半導体装置31の機械的強度を効果的に向上させ、反り及びうねりを抑制することができる。その結果、半導体装置の組立歩留まりが向上する。また、機械的強度が高くなるため、熱付加時の変形が少なくなり、半導体装置を機器に実装したときの二次実装信頼性が向上する。また、金属犠牲層18a〜18dを高放熱材料とすることで、金属ポスト付き半導体装置31の熱拡散性を効果的に向上させ、優れた放熱特性が実現できる。更に、金属犠牲層18a〜18dを金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18a〜18dをグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策及びノイズ低減が実現できる。また、金属ポストの形状において、金属ポストの下端の直径を、金属ポストの上端の直径よりも大きくすることにより、銅ポストと配線基板との密着性及び安定性が高く、熱付加時及び落下時の変形が少なくなるため、信頼性が向上する。また、同一径でその側面が直線的に伸びる金属ポストと比較して、金属ポストの側面の表面積が大きいことから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性が向上する。
図9は、本発明の第6実施形態の半導体装置の構造を示す断面図である。図9に示す金属ポスト付き半導体装置31は、基体10上に、半導体素子20がワイヤボンディング接続されている。図9は、図1に示す第1実施形態の配線基板に半導体素子が搭載されている状態を示すが、配線基板は、これに限らず、図3、図6及び図7に示す配線基板上に半導体素子をワイヤボンディング接続により搭載することもできる。また、同一基体上に、半導体素子20を1個に限らず、複数個搭載できることも勿論である。
基体10上には、接着剤22により半導体素子20が接着され、半導体素子20の基体10との接着面の反対面と基体10とがボンディングワイヤ23により接続されている。接着材22は、有機材料や銀ペーストなどを使用することができる。ボンディングワイヤ23は、主に金からなる材料からなり、半導体素子20と配線基板の両電極とを電気的に接続する。また、金属ポスト付き半導体装置31は、スティフナー、ヒートスプレッダーを搭載していてもよい。
本実施形態も、図8に示す第5実施形態と同様の作用効果を奏する。
図10は、本発明の第7実施形態に係る半導体装置の構造を示す断面図である。図10に示す金属ポスト付き半導体装置31は、基体10上に、半導体素子20が半田ボール19を介してフリップチップ接続され、アンダーフィル樹脂21が注入されたものである。本実施形態において,第5及び第6実施形態と同一構成物には同一符号を付してその詳細な説明を省略する。
本実施形態においては、半導体素子20が絶縁材料24で埋め込まれている。この図10には、半導体素子20が絶縁材料24に埋め込まれているが、半導体素子20又は金属ポスト11のうちのいずれか一方が絶縁材料24で埋め込まれていても良く、また基体10上に金属犠牲層18が設けられている場合は、半導体素子20又は金属ポスト11又は金属犠牲層18のうちいずれか一方が、絶縁材料24に埋め込まれている構造でも良い。金属ポスト11又は金属犠牲層18が絶縁材料24に埋め込まれている場合は、金属ポスト11と金属犠牲層18の基体10に接する面の反対側の露出面は、絶縁材料24の表面に対して、面一でも、突出していても、また窪んでいても良い。
金属ポスト11又は金属犠牲層18の前記露出面が、絶縁材料24の表面と面一になる場合は、この露出面を、他の配線基板又は半導体装置と接続する際に、接続しやすくなる。また、金属ポスト11又は金属犠牲層18の前記露出面が、絶縁材料24の表面よりも窪んでいる場合は、金属ポスト11又は金属犠牲層18の前記露出面に半田ボール等を形成する際に、絶縁材料24がレジストとして機能し、窪み部分のみに半田ボール等を形成することができ、別途半田ボール形成のためのレジストパターンを設ける必要がなくなるため好ましい。金属ポスト11又は金属犠牲層18の前記露出面が、絶縁材料24の表面よりも突出している場合は、前記露出面が、他の配線基板又は半導体装置と接続する際の狭ピッチ化に対応することができる。
半導体素子20の電極と基体10の電極とが半田ボール19により電気的に接続され、半導体素子20と基体10との間の空間がアンダーフィル樹脂21により充填されていることは、第5実施形態と同様である。また、本実施形態も、第5及び第6実施形態と同様の作用効果を奏する。
図11は、本発明の第8実施形態に係る半導体装置を示す断面図である。図11に示す金属ポスト付き半導体装置31は、図8に示す第5実施形態の半導体装置に対し、金属ポスト11が絶縁材料24で埋め込まれている点が異なる。図11において、図8と同一構成物には同一符号を付してその詳細な説明を省略する。本実施形態においては、絶縁材料24に埋め込まれているのは金属ポスト11であるが、基体10上に金属犠牲層18が設けられている場合は、半導体素子20又は金属ポスト11又は金属犠牲層18のうちいずれか2つが、絶縁材料24に埋め込まれているような構造でも良い。金属ポスト11又は金属犠牲層18が絶縁材料24に埋め込まれている場合は、金属ポスト11と金属犠牲層18の基体10に接する面の反対側の露出面は、絶縁材料24の表面に対して、面一でも、突出しているも、又は窪んでいても良い。
金属ポスト11又は金属犠牲層18の基体10と接する面の反対側の露出面が、絶縁材料24の表面と面一になる場合、前記露出面が、他の配線基板又は半導体装置と接続する際に、接続しやすくなる。また、金属ポスト11又は金属犠牲層18の前記露出面が、絶縁材料24の表面よりも窪んでいる場合は、前記露出面に半田ボール等を形成する際に、絶縁材料24がレジストとして機能し、窪み部分のみに半田ボール等を形成することができ、別途半田ボール形成のためのレジストパターンを設ける必要がなくなる。更に,金属ポスト11又は金属犠牲層18の前記露出面が、絶縁材料24の表面よりも突出している場合は、前記露出面が、他の配線基板又は半導体装置と接続する際の狭ピッチ化に対応することができる。
本実施形態も、第5乃至第7実施形態と同様の作用効果を奏する。
図12は、本発明の第9実施形態に係る半導体装置の構造を示す断面図である。図12に示す金属ポスト付き半導体装置31は、基体10上に、半導体素子20が半田ボール19を介してフリップチップ接続され、アンダーフィル樹脂21が注入されたものである。また、金属ポスト11及び半導体素子20が絶縁材料24で埋め込まれている。
図12では、絶縁材料24に埋め込まれているのは、半導体素子20と金属ポスト11であるが、金属犠牲層18も同時に埋め込まれていても良い。金属ポスト11又は金属犠牲層18が絶縁材料24に埋め込まれている場合、金属ポスト11と金属犠牲層18の基体10に接する面の反対側の露出面は絶縁材料24の表面に対して、面一でも、突出しているも、又は窪んでいても良い。
半導体素子20と金属ポスト11又は半導体素子20と金属ポスト11と金属犠牲層18が、絶縁材料24に埋め込まれていることから、半導体装置の第4の実施形態の図11よりも金属ポスト付き半導体装置31の剛性を強くすることができ、金属ポスト付き半導体装置31の反りの低減と信頼性が向上する。
本実施形態も、第5乃至第8実施形態と同様の作用効果を奏する。
図13は金属ポスト付き半導体装置31の片面にヒートスプレッダー32を搭載した第10実施形態を示す断面図である。図13のヒートスプレッダー32はフィン付きであるが、フィンが付いていなくても良い。本実施形態は、金属ポスト付き半導体装置31にヒートスプレッダー32を搭載したものであり、熱を金属ポスト11を介してヒートスプレッダー32に逃がすことができ、金属ポスト付き半導体装置31の放熱性を向上させることができる。
図14は、本発明の第11実施形態に係る半導体装置の構造を示す断面図である。図14に示す半導体装置34は、2つの半導体装置33を積層したものである。半導体装置33は、上層配線14,ビア15及び下層配線13からなる配線層9と、絶縁層16とを含む基体10に、半導体素子20が半田ボール19により搭載され、半導体素子20と基体10との間にアンダーフィル樹脂21を充填して構成されており、この半導体装置33の下層配線13には半田ボール19が配置され、その周囲はソルダーレジスト1により充填されている。上層配線14には、金属ポスト11が接続されており、この金属ポスト11が設けられた基体10の面上に、図3に示す金属犠牲層18が設けられている。金属ポスト11と金属犠牲層18と半導体素子20が絶縁材料24で埋め込まれ、金属ポスト11と金属犠牲層18の基体10と接する面の反対側の露出面が絶縁材料24から露出している。そして、上方の半導体装置33の下層配線13と、下方の半導体装置33の金属ポスト11とが、半田ペースト等の導電性ペーストからなる接合材料25により接合されている。このようにして、2つの半導体装置33を積層した積層型の半導体装置34が構成されている。上方の半導体装置33の金属ポスト11は外部端子部として機能する。外部端子として機能とは、少なくとも電気的に外部の素子と接続させる機能があれば良い。
図14では、図3に示す第2実施形態の配線基板に半導体素子20を搭載し、それらを絶縁材料24で埋め込んだ半導体装置を例として用いているが、第1乃至第4実施形態のいずれの配線基板を使用しても良い。また、図14では、各半導体装置33において搭載されている半導体素子20はひとつとしたが、複数個搭載しても良い。図14では半導体素子20と基体10との接合をフリップチップ接続としているが、ワイヤーボンディング接続としても構わない。また、図14では、ふたつの半導体装置33が積層されているが、複数個積層することもできる。また、図14では、金属犠牲層18を設けているが、図1に示すように、設けていなくても構わない。
本実施形態により、基体10上の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置しているため、金属ポスト11が金属ポスト付き半導体装置31の高密度で安定した外部端子としての機能を実現する。また、基体10上に金属犠牲層18を設けた場合、金属ポスト付き半導体装置31の機械的強度を効果的に向上させ反りやうねりの抑制が実現できる。その結果、半導体装置の組立歩留まりが向上する。また、機械的強度が高くなるため熱時の変形が少なくなり、半導体装置を機器に実装したときの二次実装信頼性が向上する。また、金属犠牲層18を高放熱材料とすることで、金属ポスト付き半導体装置31の熱拡散性を効果的に向上させ優れた放熱特性が実現できる。さらに、金属犠牲層18を金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18をグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策やノイズ低減が実現できる。また、半導体装置の積層構造により、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を有する。
図15は、図14に示すパッケージ積層構造の下段用の半導体装置の断面の光学顕微鏡写真を示す。この図15に示すように、金属ポスト11と金属犠牲層18と半導体素子20が絶縁材料24に埋め込まれ、金属ポスト11の配線基板11と接する面の反対側の面が絶縁材料24から露出している様子がわかる。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱時・落下時の変形が少なくなるため信頼性が向上する。また、垂直方向に伸びる金属ポストと比較して、金属ポストの側面の表面積が大きいことから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性が向上する。
(配線基板の製造方法)
図16(a)乃至(e)は、本発明の第12実施形態に係る配線基板の製造方法を工程順に示す断面図である。この製造方法は、図1に示す第1実施形態の配線基板を製造するためのものである。
先ず、図16(a)に示すように、金属体26を用意し、必要に応じてウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。金属体26は、最終的に金属ポスト11として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム、及び亜鉛からなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅を選択することが望ましい。本実施形態では、銅を用いる。
次に、図16(b)に示すように、金属体26上に少なくとも1層以上の絶縁層16と少なくとも2層以上の配線層9から構成される基体10を形成する。
ここで、図17(a)乃至(f)を使用して、基体10について説明する。先ず、図17(a)に示すように、金属体26を用意する。
次に、図17(b)に示すように、金属体26上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により下層配線13を形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、CVD(chemical vapor deposition)法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。下層配線13は、例えば、銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、銅を用いた。
次に、図17(c)に示すように、下層配線13上に絶縁層16を積層させる。絶縁層16は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等の材料か、又はガラスクロス又はアラミド繊維等で形成された織布又は不織布に、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等を含浸させた材料を用いる。本実施形態では、アラミド繊維にエポキシ樹脂を含浸させた材料を使用する。
次に、図17(d)に示すように、絶縁層16内にビアホール29を設ける。ビアホール29は、絶縁層16が感光性の材料を使用する場合、フォトリソグラフィーにより形成される。絶縁層16が非感光性の材料又は、感光性の材料でパターン解像度が低い材料を使用する場合、ビアホール29は、レーザー加工法、ドライエッチング法又はブラスト法により形成される。本実施形態では、レーザー加工法を用いた。
次に、図17(e)に示すように、ビアホール29内に例えば、銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を充填させ、ビア15を形成する。充填方法は、電解めっき、無電解めっき、印刷法、溶融金属吸引法等で行う。また、ビア15の位置に予め通電用のポストを形成したあとに絶縁層16を形成し、研磨により絶縁層16表面を削って通電用ポストを露出させてビア15を形成する方法によれば、絶縁層16を開口させる必要はない。また、上層配線14と同じ工程でビア15を形成しても良い。さらに、ビア15上に、例えば、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により上層配線14を形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、CVD(chemical vapor deposition)法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。上層配線14は、例えば、銅、銀、金、ニッケル、アルミニウム、及びパラジウムからなる群から選択された少なくとも1種の金属もしくはこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅により形成することが望ましい。本実施形態では、セミアディティブ法を用い、下層配線13、上層配線14、ビア15は銅を用いた。
次に、図17(f)に示すように、上層配線14上にソルダーレジスト17のパターンを形成する。ソルダーレジスト17は、配線基板の表面回路保護と難燃性を発現するために形成される。材料は、エポキシ系、アクリル系、ウレタン系、ポリイミド系の有機材料からなり、必要に応じて無機材料や有機材料のフィラーが添加されていても良い。また、配線基板としてソルダーレジスト17を設けなくても良い。このようにして、基体10が製造される。
なお、図17(a)乃至(f)では配線層から形成する例を示したが、絶縁層から形成する方法としても良い。図17(a)乃至(f)では、導体2層、絶縁1層の例を示したが、上記の工程を所望する層数に合わせて回数繰り返すことで、基体10を形成しても構わない。
次に、図16(c)に示すとおり、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を金属体26の基体10と接する面の反対側の露出面に、少なくとも1以上の有機材料又は少なくとも1以上の金属体26とは異なる金属材料を0.01μm乃至100μmの厚さで、金属ポスト11と金属犠牲層18を設ける所望の位置に形成する。金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を有機材料とする場合、有機材料が液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、有機材料がドライフィルムであればラミネート法等により積層する。有機材料を積層後、乾燥等の処理により、有機材料を硬化させ、有機材料が感光性であればフォトプロセス等により、有機材料が非感光性であればレーザー加工法等により、金属ポスト11と金属犠牲層18を設ける所望の位置に有機材料が形成される。
金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を金属材料とする場合、金属体26の基体10と接する面の反対面に、めっきレジストを積層する。めっきレジストが液状であれば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジストがドライフィルムであればラミネート法等により積層する。めっきレジストを積層後、乾燥等の処理により、めっきレジストを硬化させ、めっきレジストが感光性であればフォトプロセス等により、めっきレジストが非感光性であればレーザー加工法等により、金属ポスト11と金属犠牲層18を設ける所望の位置にめっきレジストの開口部を設ける。その後、めっきレジストの開口部に電解めっき法又は無電解めっき法により、金属体26とは異なる金属材料を析出させ、めっきレジストを除去することにより、金属材料が金属ポスト11と金属犠牲層18を設ける所望の位置に形成される。又は、金属体26上に設けられた金属材料上に、金属ポスト11と金属犠牲層18を設ける位置以外に保護膜を形成し、不要な金属材料をエッチングした後に、保護膜を剥離して金属ポスト11と金属犠牲層18上に金属材料を設ける方法でも構わない。本実施形態では、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28に金属材料(ニッケル)を適用し、めっきレジストに感光性の液状めっきレジスト(東京応化工業:PMER P−LA900)を用い、スピンコート法により金属体26に塗布し、フォトリソグラフィー法によりめっきレジストの開口部を設け、電解めっき法によりめっきレジストの開口部にニッケルを電解めっきし、厚さを10μmとした。
ここで、エッチングマスクについて説明する。ウェットエッチングでは、サイドエッチングが生じるため、目的とする構造体を形成するためには、サイドエッチング量を考慮してエッチングマスクを設計する必要がある。つまりは、エッチングマスクの大きさを大きめにする。しかしながら、図16(c)に示す金属犠牲層用エッチングマスク28は、エッチング終了後に、金属犠牲層18がエッチングによりすべて消失するように、エッチングマスクの大きさを適度に小さく設計する。
次に、図16(d)に示すように、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28の上面から、エッチング液を用いて金属体26をエッチングする。エッチング方法は、ディップ法又はスプレー法により行う。本実施形態では、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス:エープロセス)を用いて、スプレーエッチング法により行った。この際、金属犠牲層用のエッチングマスク27とその下部に存在する形成途中の金属犠牲層18をオーバーエッチングし、金属犠牲層用エッチングマスク28と金属犠牲層18を除去することで、配線基板上に金属ポスト用エッチングマスク27を有した金属ポスト11を形成する。
次に、図16(e)に示すとおり、金属ポスト用エッチングマスク27を除去し、基体10上に金属ポスト11を形成する。
以上の金属ポスト付き配線基板30の製造方法では、金属犠牲層18は金属ポスト11と同じ材料からなるものとしているが、別の材料であっても良い。その場合、金属ポスト11と異なる材料の金属犠牲層18は、基体10上に金属ポスト11を製造した後に、めっき法、スパッタ法、CVDにより所望の箇所に所望の高さになるように製造される。又は、予め、金属犠牲層18を製造しておき、それを金属ポスト11付き配線基板上に搭載する方法でも構わない。また、金属ポスト11と同じ材料からなる金属犠牲層18の上に、又はその周辺に金属ポスト11と異なる材料からなる金属犠牲層18を設けても良い。
本実施形態をとることで、基体10が効率よく形成される。基体10上の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置しているため、金属ポスト11が高密度で安定した外部端子としての機能を実現する。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱付加時及び落下時の変形が少なくなるため信頼性が向上する。
図18(a)乃至(e)は、本発明の第13実施形態に係る配線基板の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図3に示す本発明の第2実施形態の配線基板を製造するためのものである。
先ず、図18(a)に示すように、金属体26を用意し、必要に応じてウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。金属体26は、最終的に金属ポスト11として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム、及び亜鉛からなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅を選択することが望ましい。本実施形態では、銅を用いる。
次に、図18(b)に示すように、金属体26上に少なくとも1層以上の絶縁層16と少なくとも2層以上の配線層9から構成される基体10を形成する。基体10の製造方法は、配線基板の製造方法の配線基板の第1の実施形態で説明した図17(a)乃至(f)に示す配線基板の製造方法と同じである。
次に、図18(c)に示すとおり、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を金属体26の基体10と接する面の反対側の露出面に、少なくとも1以上の有機材料又は少なくとも1以上の金属体26とは異なる金属材料を0.01μmから100μmの厚さで、金属ポスト11と金属犠牲層18を設ける所望の位置に形成する。具体的な形成方法は、図16(c)と同様である。
次に、図18(d)に示すとおり、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28の上面から、エッチング液を用いて金属体26をエッチングする。具体的なエッチング方法は、図16(d)と同様である。
次に、図18(e)に示すように、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を除去し、基体10上に金属ポスト11と金属犠牲層18を形成する。
本実施形態も、第12実施形態と同様の作用効果を奏する。更に、本実施形態においては、基体10上に金属犠牲層18が配置しているため、基体10の機械的強度を向上させ反り及びうねりを抑制することができる。また、金属犠牲層18を高放熱性材料とすることで、基体10の熱拡散性を向上させ、優れた放熱特性が実現できる。更に、金属犠牲層18を金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18をグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策及びノイズ低減に有効である。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱時・落下時の変形が少なくなるため信頼性が向上する。
次に、図19(a)乃至(e)を参照して、本発明の第14実施形態に係る配線基板の製造方法について説明する。図19(a)乃至(e)はこの第14実施形態の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図4に示す第2の実施形態の変形例の配線基板を製造するためのものである。
先ず、図19(a)に示すように、金属体26を用意し、必要に応じて、ウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。金属体26は、最終的に金属ポスト11として機能させるため、例えば、銅、アルミニウム、ニッケル、ステンレス鋼、鉄、マグネシウム、及び亜鉛からなる群から選択された少なくとも1種の金属又はこれらを主成分とする合金を用いる。特に、電気抵抗値及びコストの観点から銅を選択することが望ましい。本実施形態では、銅を用いる。
次に、図19(b)に示すように、金属体26上に少なくとも1層以上の絶縁層16と少なくとも2層以上の配線層9から構成される基体10を形成する。基体10の製造方法は、図17(a)乃至(f)に示す基体10の製造方法と同じである。
次に、図19(c)に示すとおり、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28を金属体26の基体10と接する面の反対面に、少なくとも1以上の有機材料又は少なくとも1以上の金属体26とは異なる金属材料を0.01μm乃至100μmの厚さで、金属ポスト11と金属犠牲層18を設ける所望の位置に形成する。具体的な形成方法は、図16(c)と同様である。
ここで、エッチングマスクの説明をする。ウェットエッチングでは、サイドエッチングが生じるため、目的とする構造体を形成するためには、サイドエッチング量を考慮してエッチングマスクを設計する必要がある。つまりは、エッチングマスクの大きさを大きめにする。しかしながら、図19(c)に示す金属犠牲層用エッチングマスク28は、エッチング終了後に、金属犠牲層18の高さが、金属ポスト11の高さよりも低くなるように、エッチングマスクの大きさを適度に小さく設計する。
次に、図19(d)に示すように、金属ポスト用エッチングマスク27と金属犠牲層用エッチングマスク28の上面から、エッチング液を用いて金属体26をエッチングする。エッチング方法は、ディップ法又はスプレー法により行う。本実施形態では、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス:エープロセス)を用いて、スプレーエッチング法により行った。この際、金属犠牲層用のエッチングマスク27の下部に存在する形成途中の金属犠牲層18をオーバーエッチングし、金属犠牲層用エッチングマスク28を除去することで、金属ポスト11よりも高さの小さい金属犠牲層18を形成する。
次に、図19(e)に示すように、金属ポスト用エッチングマスク27を除去し、基体10上に金属ポスト11と金属犠牲層18を形成する。
(半導体装置の製造方法)
図20(a)乃至(f)は、本発明の第15実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図10に示す半導体装置の製造方法である。
本実施例では、図20(d)に示す基体10上に金属ポスト11を形成した状態(金属ポスト付き配線基板30)から説明する。金属ポスト付き配線基板30は、図1乃至図7に示すいずれのものを使用してもよい。
次に、図20(e)に示すように、基体10の金属ポスト11が形成されている面の反対面に半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。その後、半田ボール19が形成されている配線基板と半導体素子20との間にアンダーフィル樹脂21を充填する。アンダーフィル樹脂21は、半導体素子20との熱膨張率差を小さくして半田ボール19が破断することを防止する目的で使用される。半田ボール19が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂21は必ずしも充填する必要はない。半田ボール19は、半田材料からなる微小ボールでめっき法、ボール転写、印刷法により形成される。半田ボール19の材料は、鉛錫の共晶半田や鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂21はエポキシ系の材料から構成され、半導体素子20が半田ボール19により接続された後で、充填される。また、半導体素子20と配線基板の接続は、半田材料からなる微小ボールではなく、例えば銅のような金属バンプでも構わない。
また、図20(e)では、フリップチップ接続による半導体素子20の接続形態について記載したが、ワイヤーボンディングによる接続方式でも、バンプ及びワイヤーボンディングを用いずに、半導体素子20の接続端子部分に直接配線を形成する接続方式としても良い。
次に、図20(f)に示すように、半導体素子20のみを絶縁材料24で埋め込むことで半導体装置を作製できる。図20(f)では、絶縁材料24に埋め込まれているのは、半導体素子20であるが、半導体素子20又は金属ポスト11のうちのいずれか一方が、又は基体10上に金属犠牲層18が設けられている場合は半導体素子20又は金属ポスト11又は金属犠牲層18のうちいずれか一方が、絶縁材料24に埋め込まれている構造でも良い。
絶縁材料24は、エポキシ系の材料にシリカフィラーを混ぜた材料からなり、搭載されている半導体素子20と接続部分の配線を覆う様に金型を用いたトランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネートなどで設けられる。金属ポスト11又は金属犠牲層18の基体10と接する面の反対側の露出面と、絶縁材料24の表面が面一であるか、又は前記露出面が、絶縁材料24の表面よりも窪んでいるか、又は前記露出面が、絶縁材料24の表面よりも突出している構造のいずれでも良い。金属ポスト11の基体10と接する面の反対側の露出面が、絶縁材料24の表面と面一となるように形成する方法は、絶縁材料24をトランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネートにより形成する際、金属ポスト11の基体10と接する面の反対側の面が絶縁材料24に完全に埋没するようにする。その後、研磨等により、絶縁材料24の表面から、金属ポスト11の基体10と接する面の反対側の面を露出させ、絶縁材料24の表面と略同一の面一とする。また、金属ポスト11の基体10と接する面の反対側の面が、絶縁材料24の表面よりも窪んでいるように形成する場合は、前述のようにして、金属ポスト10の露出面が面一になるように形成した後、露出した金属ポスト11の露出面を、所定の深さ分だけウェットエッチング又はドライエッチングで除去する。更に、金属ポスト11の露出面が、絶縁材料24の表面よりも突出しているように形成する方法は、絶縁材料24をトランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネートにより形成する際、金属ポスト11の基体10と接する面の反対側の面が埋没しないようにすればよい。
本実施形態をとることで、半導体装置が効率よく形成される。半導体装置の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置しているため、金属ポスト11が高密度で安定した外部端子としての機能を実現する。また、半導体装置に金属犠牲層18を設けていれば、半導体装置の機械的強度を向上させ反り及びうねりを抑制することができる。また、金属犠牲層18を高放熱材料とすることで、半導体装置の熱拡散性を向上させ優れた放熱特性が実現できる。さらに、金属犠牲層18を金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18をグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策及びノイズ低減が可能となる。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱時・落下時の変形が少なくなるため信頼性が向上する。また、垂直方向に伸びる金属ポストと比較して、金属ポストの側面の表面積が大きいことから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性が向上する。
図21(a)乃至(f)は、本発明の第16実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態の半導体装置の製造方法は、図11に示す半導体装置を製造する方法である。
本実施例では、図21(d)に示す基体10上に金属ポスト11を形成した状態から説明する。
次に、図21(e)に示すように、基体10の金属ポスト11が形成されている面に半田ボール19を介して半導体素子20と基体10とをフリップチップ接続する。その後、半田ボール19が形成されている配線基板と半導体素子20との間にアンダーフィル樹脂21を充填する。アンダーフィル樹脂21は、半導体素子20との熱膨張率差を小さくして半田ボール19が破断することを防止する目的で使用される。半田ボール19が所望の信頼性を確保できる強度を有していれば、アンダーフィル樹脂21は必ずしも充填する必要はない。半田ボール19は、半田材料からなる微小ボールで、めっき法、ボール転写、印刷法により形成される。半田ボール19の材料は、鉛錫の共晶半田や鉛フリーの半田材料から適宜選択することができる。アンダーフィル樹脂21はエポキシ系の材料から構成され、半導体素子20が半田ボール19により接続された後で、充填される。また、半導体素子20と配線基板の接続は、半田材料からなる微小ボールではなく、例えば銅のような金属バンプでも良い。
また、図21(e)では、フリップチップ接続による半導体素子20の接続形態について記載したが、ワイヤーボンディングによる接続方式でも、バンプ及びワイヤーボンディングを用いずに、半導体素子20の接続端子部分に直接配線を形成する接続方式としても良い。以上の工程により、図21(e)に示すように、図8に示す半導体装置を形成することができる。
次に、図21(f)に示すように、金属ポスト11のみを絶縁材料24で埋め込むことで半導体装置を作製できる。図21(f)では、絶縁材料24に埋め込まれているのは、金属ポスト11であるが、基体10上に金属犠牲層18が設けられている場合、半導体素子20又は金属ポスト11又は金属犠牲層18のうちいずれか2つが、絶縁材料24に埋め込まれている構造でも良い。絶縁材料24の形成方法は前述のとおりである。
本実施形態で製造される半導体装置は、半導体素子20又は金属ポスト11又は金属犠牲層18のうちいずれか2つが、絶縁材料24に埋め込まれていることから、図20に示す方法で製造された半導体装置よりも剛性を強くすることができ、半導体装置の反りの低減と信頼性が向上する。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性及び安定性が高く、熱付加時及び落下時の変形が少なくなるため信頼性が向上する。また、垂直方向に伸びる金属ポストと比較して、金属ポストの側面の表面積が大きいことから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性が向上する。
図22(a)乃至(f)は、本発明の第17実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図12に示す半導体装置を製造する場合のものである。
本実施形態では、図22(d)に示す基体10上に金属ポスト11を形成した状態から説明する。
次に、図22(e)に示すように、基体10の金属ポスト11が形成されている面に、半田ボール19を介して半導体素子20を搭載し、半導体素子20と基体10とをフリップチップ接続する。その後、半田ボール19が形成されている配線基板と半導体素子20との間にアンダーフィル樹脂21を充填する。半導体素子20と配線基板の接続は、半田材料からなる微小ボールではなく、例えば銅のような金属バンプでも良い。
また、図22(e)では、フリップチップ接続により半導体素子20を配線基板30上に搭載しているが、これに限らず、ワイヤーボンディングによる接続方式並びにバンプ及びワイヤーボンディングを使用せずに、半導体素子20の接続端子部分に直接配線を形成する接続方式としても良い。以上の工程により、図8に示す半導体装置を製造することができる。
次に、図22(f)に示すように、金属ポスト11と半導体素子20を絶縁材料24で埋め込むことで半導体装置が完成する。図22(f)では、絶縁材料24に埋め込まれているのは、半導体素子20と金属ポスト11であるが、金属犠牲層18も同時に埋め込まれていても構わない。絶縁材料24については、前述のとおりである。
本実施形態も、他の実施形態と同様の作用効果を奏する。更に、本実施形態で製造される半導体装置は、半導体素子20と金属ポスト11又は半導体素子20と金属ポスト11と金属犠牲層18の全てが、絶縁材料24に埋め込まれていることから、図21で製造される半導体装置よりも剛性を強くすることができ、半導体装置の反りを一層低減でき、信頼性が更に向上する。また、金属ポストの形状において、金属ポストのボトム径が、金属ポストのトップ径よりも大きいことから、銅ポストと配線基板との密着性・安定性が高く、熱時・落下時の変形が少なくなるため信頼性が向上する。また、垂直方向に伸びる金属ポストと比較して、金属ポストの側面の表面積が大きいことから、金属ポストを樹脂で封止した場合において、金属ポストと樹脂との密着性を向上させ、信頼性が向上する。
図23(a)及び(b)は、本発明の第18実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図14に示す積層型の半導体装置から、金属犠牲層18を省略したものを製造する方法である。
本実施形態では、先ず、図22(f)に示す基体10上に設けられた金属ポスト11と半導体素子20が絶縁材料24で埋め込まれ、金属ポスト11の基体10と接する面の反対側の面が露出している状態の半導体装置(下段パッケージ)と、基体10上に金属ポスト11を有さず半導体素子20が絶縁材料24で埋め込まれている状態の半導体装置(上段パッケージ)について説明する。なお、図8乃至図13に示した半導体装置のいずれの半導体装置も、図23に示すように、積層することができる。
上段パッケージには、下段パッケージの金属ポスト11の露出面に相当する箇所に接合材料25を有している。この接合材料25は、例えば半田ペーストである。
先ず、下段パッケージの上層に、搭載機を用いて、上段パッケージを積層させる。又は、下段パッケージをボード上に実装してから上段パッケージを搭載しても構わない。下段パッケージの金属ポスト11は外部端子部として機能する。外部端子として機能とは、少なくとも電気的に外部の素子と接続させる機能があれば良い。次に、その状態を保ちながら、リフロー炉に投入し接合材料25の融点以上の温度を与えることで、接合材料25と金属ポスト11が接続される。リフローではなく、搭載機により接合材料25を溶融させる方法を行っても良い。
図23に示す半導体装置は、各配線基板に搭載される半導体素子は1つであり、二段積層の構造例を示しているが、これに限らず、配線基板に複数の半導体素子を搭載し、3以上の半導体装置を積層した構造にしても良い。
本実施形態をとることで、半導体装置が効率よく形成される。半導体装置の半導体素子搭載領域12の外周に、金属ポスト11が狭ピッチで均一な形状で配置しているため、金属ポスト11が高密度で安定した外部端子としての機能を実現する。また、半導体装置に金属犠牲層18を設けていれば、半導体装置の機械的強度を向上させ、反り及びうねりの抑制が実現される。また、金属犠牲層18を高放熱材料とすることで、半導体装置の熱拡散性を向上させ優れた放熱特性が実現できる。更に、金属犠牲層18を金属ポスト11と同様に外部端子として機能させることができ、金属犠牲層18をグランド回路と接続することで、電磁シールド効果により電磁波妨害規制対策及びノイズ低減に有効である。更に、半導体装置の積層構造により、半導体装置の複数段の積層が可能であること、半導体素子の組み合わせ自由度が高いこと、メモリ容量変更等に対するプロセスの柔軟度が高い等の利点を得ることができる。
(a)及び(b)は、本発明の第1実施形態に係る配線基板の構造の例を示す断面図と上面図である。 同じく本発明の第1実施形態の配線基板の一部の構成を示す断面図である。 (a)及び(b)は、本発明の第2実施形態に係る配線基板の構造の例を示す断面図と上面図である。 本発明の第2実施形態の配線基板の変形例を示す断面図である。 (a)は従来の配線基板、(b)は本発明の配線基板のいずれも実物の上面の光学顕微鏡像写真である。 本発明の第3実施形態の配線基板の構造の例を示す断面図である。 本発明の第4実施形態の配線基板の構造の例を示す断面図である。 本発明の第5実施形態の半導体装置の構造例を示す断面図である。 本発明の第6実施形態の半導体装置の構造例を示す断面図である。 本発明の第7実施形態の半導体装置の構造例を示す断面図である。 本発明の第8実施形態の半導体装置の構造例を示す断面図である。 本発明の第9実施形態の半導体装置の構造例を示す断面図である。 本発明の第10実施形態の半導体装置の構造例を示す断面図である。 本発明の第11実施形態の半導体装置の構造例を示す断面図である。 図14に示すパッケージ積層構造の下段用の半導体装置の断面の光学顕微鏡写真である。 (a)乃至(e)は本発明の第12実施形態に係る配線基板の製造方法を工程順に示す断面図である。 (a)乃至(f)は本発明の第12実施形態に係る配線基板の製造方法における基体の製造方法を工程順に示す断面図である。 (a)乃至(e)は本発明の第13実施形態に係る配線基板の製造方法を工程順に示す断面図である。 (a)乃至(e)は本発明の第14実施形態に係る配線基板の製造方法を工程順に示す断面図である。 (a)乃至(f)は本発明の第15実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 (a)乃至(f)は本発明の第16実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 (a)乃至(f)は本発明の第17実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 (a)及び(b)は本発明の第18実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
符号の説明
09 配線層
10 配線基板
11 金属ポスト
11−a 金属ポスト(A)
11−b 金属ポスト(B)
12 半導体素子搭載領域
13 下層配線
14 上層配線
15 ビア
16 絶縁層
17 ソルダーレジスト
18 金属犠牲層
19 半田ボール
20 半導体素子
21 アンダーフィル樹脂
22 接着剤
23 ボンディングワイヤ
24 絶縁材料
25 接合材料
26 金属体
27 金属ポスト用エッチングマスク
28 金属犠牲層用エッチングマスク
29 ビアホール
30 金属ポスト付き配線基板
31 金属ポスト付き半導体装置
32 ヒートスプレッダ

Claims (31)

  1. 絶縁層及び配線層により構成された基体と、前記基体上の半導体素子の搭載領域を取り囲むようにその周囲に配置された複数個の金属ポストとを有することを特徴とする配線基板。
  2. 前記基体上の前記半導体素子搭載領域を取り囲むように配置された金属犠牲層を有することを特徴とする請求項1に記載の配線基板。
  3. 複数個の前記金属ポストは、同一の形状を有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記金属犠牲層は、前記半導体素子搭載領域の周囲に配置された複数個の金属ポストの群の内周位置に、前記半導体素子搭載領域を取り囲むように連続的に形成されているか、及び/又は、前記複数個の金属ポストの外周位置に、前記金属ポストの群を取り囲むように連続的に形成されていることを特徴とする請求項2に記載の配線基板。
  5. 前記金属犠牲層は、前記各金属ポストを個別に取り囲むように連続的に形成されていることを特徴とする請求項2に記載の配線基板。
  6. 前記金属犠牲層は、前記各金属ポストについて、その金属ポストを中心として相互に等間隔でその金属ポストから等距離の位置に複数個配置されていることを特徴とする請求項2に記載の配線基板。
  7. 前記金属ポスト及び前記金属犠牲層のいずれか1方又は双方が、外部端子として機能することを特徴とする請求項2、4乃至6のいずれか1項に記載の配線基板。
  8. 前記金属犠牲層は、前記金属ポストと同一の材料で形成されていることを特徴とする請求項2、4乃至7のいずれか1項に記載の配線基板。
  9. 前記金属犠牲層は、前記金属ポストと高さが等しいことを特徴とする請求項2、4乃至8のいずれか1項に記載の配線基板。
  10. 前記金属犠牲層は、前記金属ポストよりも高さが低いことを特徴とする請求項2、4乃至8のいずれか1項に記載の配線基板。
  11. 前記基体における前記金属ポストが設けられた面において、前記金属ポストと接する前記配線層の一部が前記絶縁層に埋め込まれていることを特徴とする請求項1乃至10のいずれか1項に記載の配線基板。
  12. 前記金属ポストの形状は、その上端の横断面積と、下端の横断面積とが異なることを特徴とする請求項1乃至11のいずれか1項に記載の配線基板。
  13. 請求項1乃至12のいずれか1項に記載の配線基板における前記半導体素子搭載領域に、半導体素子が搭載されていることを特徴とする半導体装置。
  14. 前記半導体素子は、前記配線層と、フリップチップ接続及び/又はワイヤーボンディング接続により接続されていることを特徴とする請求項13に記載の半導体装置。
  15. 前記半導体素子の接続端子の下方に前記配線層が配置されていて、前記半導体素子の接続端子と前記配線層とが直接接続されていることを特徴とする請求項13に記載の半導体装置。
  16. 前記半導体素子及び/又は前記金属ポストは、絶縁材料に埋め込まれていることを特徴とする請求項13又は15に記載の半導体装置。
  17. 請求項2、4乃至10のいずれか1項に記載の配線基板における前記半導体素子搭載領域に、半導体素子が搭載されており、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つは、絶縁材料に埋め込まれていることを特徴とする半導体装置。
  18. 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面と面一であることを特徴とする請求項17に記載の半導体装置。
  19. 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面より突出していることを特徴とする請求項17に記載の半導体装置。
  20. 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面より窪んでいることを特徴とする請求項17に記載の半導体装置。
  21. 金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクをマスクとして前記金属体をエッチングすることにより前記金属ポストと前記金属犠牲層とを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクを剥離する工程と、を有することを特徴とする配線基板の製造方法。
  22. 金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属体をエッチングして金属ポスト用エッチングマスクを有する金属ポストと金属犠牲層用エッチングマスクを有しない金属犠牲層を形成する工程と、前記金属ポスト用エッチングマスクを剥離する工程と、を有することを特徴とする配線基板の製造方法。
  23. 前記金属体をエッチングする工程において、前記金属犠牲層をエッチングにより完全に除去する工程を含むことを特徴とする請求項22に記載の配線基板の製造方法。
  24. 請求項21乃至23のいずれか1項に記載の方法により製造された配線基板に半導体素子を搭載する工程を有することを特徴とする半導体装置の製造方法。
  25. 前記半導体素子を搭載する工程の後に、前記半導体素子及び/又は前記金属ポストを前記絶縁材料で埋め込む工程を有することを特徴とする請求項24に記載の半導体装置の製造方法。
  26. 前記半導体素子を搭載する工程の後に、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つを、前記絶縁材料により埋め込む工程を有することを特徴とする請求項24に記載の半導体装置の製造方法。
  27. 前記絶縁材料により埋め込まれた金属ポスト及び/又は金属犠牲層は、前記基体側の面と反対側の面が露出していることを特徴とする請求項26に記載の半導体装置の製造方法。
  28. 前記露出している面は、前記絶縁材料の表面と面一であることを特徴とする請27に記載の半導体装置の製造方法。
  29. 前記露出している面は、前記絶縁材料の表面よりも突出していることを特徴とする請求項27に記載の半導体装置の製造方法。
  30. 前記露出している面は、前記絶縁材料の表面よりも窪んでいることを特徴とする請求項27に記載の半導体装置の製造方法。
  31. 請求項24乃至30のいずれか1項に記載の半導体装置の製造方法により製造された複数の半導体装置を、前記金属ポスト又は前記金属犠牲層により相互に電気的に接続して、積層する工程を有することを特徴とする半導体装置の製造方法。
JP2007069665A 2007-03-16 2007-03-16 金属ポストを有する配線基板、半導体装置 Expired - Fee Related JP5010316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007069665A JP5010316B2 (ja) 2007-03-16 2007-03-16 金属ポストを有する配線基板、半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007069665A JP5010316B2 (ja) 2007-03-16 2007-03-16 金属ポストを有する配線基板、半導体装置

Publications (2)

Publication Number Publication Date
JP2008235378A true JP2008235378A (ja) 2008-10-02
JP5010316B2 JP5010316B2 (ja) 2012-08-29

Family

ID=39907872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007069665A Expired - Fee Related JP5010316B2 (ja) 2007-03-16 2007-03-16 金属ポストを有する配線基板、半導体装置

Country Status (1)

Country Link
JP (1) JP5010316B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058595A1 (ja) * 2008-11-21 2010-05-27 国立大学法人九州工業大学 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2012079854A (ja) * 2010-09-30 2012-04-19 Renesas Electronics Corp 半導体装置の製造方法
WO2013051247A1 (en) 2011-10-07 2013-04-11 Canon Kabushiki Kaisha Stacked type semiconductor device and printed circuit board
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
JP2018026584A (ja) * 2010-07-19 2018-02-15 テッセラ,インコーポレイテッド 積層可能なモールディングされたマイクロ電子パッケージ
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP2001110829A (ja) * 1999-10-14 2001-04-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2001326459A (ja) * 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP2003046029A (ja) * 2001-08-01 2003-02-14 Sony Corp 電子部品実装基板及びその製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP2001110829A (ja) * 1999-10-14 2001-04-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2001326459A (ja) * 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP2003046029A (ja) * 2001-08-01 2003-02-14 Sony Corp 電子部品実装基板及びその製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123821A (ja) * 2008-11-21 2010-06-03 Kyushu Institute Of Technology 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
WO2010058595A1 (ja) * 2008-11-21 2010-05-27 国立大学法人九州工業大学 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2018026584A (ja) * 2010-07-19 2018-02-15 テッセラ,インコーポレイテッド 積層可能なモールディングされたマイクロ電子パッケージ
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
JP2012079854A (ja) * 2010-09-30 2012-04-19 Renesas Electronics Corp 半導体装置の製造方法
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
WO2013051247A1 (en) 2011-10-07 2013-04-11 Canon Kabushiki Kaisha Stacked type semiconductor device and printed circuit board
US9111791B2 (en) 2011-10-07 2015-08-18 Canon Kabushiki Kaisha Stacked type semiconductor device and printed circuit board
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Also Published As

Publication number Publication date
JP5010316B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5010316B2 (ja) 金属ポストを有する配線基板、半導体装置
JP5003260B2 (ja) 半導体装置およびその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4961848B2 (ja) 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US9627309B2 (en) Wiring substrate
JP5496445B2 (ja) 半導体装置の製造方法
TWI402017B (zh) 半導體裝置及其製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
US9627308B2 (en) Wiring substrate
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
US20110084370A1 (en) Semiconductor package and process for fabricating same
US20190237407A1 (en) Semiconductor package and method of manufacturing the same
JP2015162607A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20140041907A1 (en) Core substrate and printed circuit board using the same
US9824963B2 (en) Wiring board, and semiconductor device
JP2008071912A (ja) 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP5548855B2 (ja) 配線基板及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2008016630A (ja) プリント配線板およびその製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI658557B (zh) 線路載板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees