JP2008235378A - 金属ポストを有する配線基板、半導体装置及び製造方法 - Google Patents
金属ポストを有する配線基板、半導体装置及び製造方法 Download PDFInfo
- Publication number
- JP2008235378A JP2008235378A JP2007069665A JP2007069665A JP2008235378A JP 2008235378 A JP2008235378 A JP 2008235378A JP 2007069665 A JP2007069665 A JP 2007069665A JP 2007069665 A JP2007069665 A JP 2007069665A JP 2008235378 A JP2008235378 A JP 2008235378A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- sacrificial layer
- metal post
- wiring board
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】金属ポスト付き配線基板30は、少なくとも1層以上の絶縁層16と、少なくとも2層以上の配線層とにより構成された基体10の片方の面に、半導体素子を搭載する半導体素子搭載領域12が設けられている。そして、この半導体素子搭載領域12を取り囲むように、複数個の金属ポスト11が半導体素子搭載領域12の周囲に配置されている。
【選択図】図1
Description
図1(a),(b)は、本発明の第1実施形態の配線基板の構造の例を示す断面図と平面図である。図1に示す金属ポスト付き配線基板30は、少なくとも1層以上の絶縁層16と、少なくとも2層以上の配線層とにより構成された基体10の片方の面に、半導体素子を搭載する半導体素子搭載領域12が設けられている。そして、この半導体素子搭載領域12を取り囲むように、複数個の金属ポスト11が半導体素子搭載領域12の周囲に配置されている。
図8は、本発明の第5実施形態の半導体装置の構造を示す断面図である。本実施形態は,第1実施形態の配線基板に、半導体素子を搭載したものである。図8に示す金属ポスト付き半導体装置31は、少なくとも1層以上の絶縁層16と少なくとも2層以上の配線層9を有した基体10上に、半導体素子20が半田ボール19を介してフリップチップ接続され、アンダーフィル樹脂21が注入されたものである。図8は、図1(a)に示す配線基板に半導体素子20を搭載した半導体装置を示すが、図3、図6,図7に示す第2実施形態乃至第4実施形態の配線基板に、半導体素子20を搭載しても良いことは勿論である。また、半導体素子20の数も、一つに限らず、複数個の半導体素子を搭載することもできる。
図16(a)乃至(e)は、本発明の第12実施形態に係る配線基板の製造方法を工程順に示す断面図である。この製造方法は、図1に示す第1実施形態の配線基板を製造するためのものである。
図20(a)乃至(f)は、本発明の第15実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態の製造方法は、図10に示す半導体装置の製造方法である。
10 配線基板
11 金属ポスト
11−a 金属ポスト(A)
11−b 金属ポスト(B)
12 半導体素子搭載領域
13 下層配線
14 上層配線
15 ビア
16 絶縁層
17 ソルダーレジスト
18 金属犠牲層
19 半田ボール
20 半導体素子
21 アンダーフィル樹脂
22 接着剤
23 ボンディングワイヤ
24 絶縁材料
25 接合材料
26 金属体
27 金属ポスト用エッチングマスク
28 金属犠牲層用エッチングマスク
29 ビアホール
30 金属ポスト付き配線基板
31 金属ポスト付き半導体装置
32 ヒートスプレッダ
Claims (31)
- 絶縁層及び配線層により構成された基体と、前記基体上の半導体素子の搭載領域を取り囲むようにその周囲に配置された複数個の金属ポストとを有することを特徴とする配線基板。
- 前記基体上の前記半導体素子搭載領域を取り囲むように配置された金属犠牲層を有することを特徴とする請求項1に記載の配線基板。
- 複数個の前記金属ポストは、同一の形状を有することを特徴とする請求項1又は2に記載の配線基板。
- 前記金属犠牲層は、前記半導体素子搭載領域の周囲に配置された複数個の金属ポストの群の内周位置に、前記半導体素子搭載領域を取り囲むように連続的に形成されているか、及び/又は、前記複数個の金属ポストの外周位置に、前記金属ポストの群を取り囲むように連続的に形成されていることを特徴とする請求項2に記載の配線基板。
- 前記金属犠牲層は、前記各金属ポストを個別に取り囲むように連続的に形成されていることを特徴とする請求項2に記載の配線基板。
- 前記金属犠牲層は、前記各金属ポストについて、その金属ポストを中心として相互に等間隔でその金属ポストから等距離の位置に複数個配置されていることを特徴とする請求項2に記載の配線基板。
- 前記金属ポスト及び前記金属犠牲層のいずれか1方又は双方が、外部端子として機能することを特徴とする請求項2、4乃至6のいずれか1項に記載の配線基板。
- 前記金属犠牲層は、前記金属ポストと同一の材料で形成されていることを特徴とする請求項2、4乃至7のいずれか1項に記載の配線基板。
- 前記金属犠牲層は、前記金属ポストと高さが等しいことを特徴とする請求項2、4乃至8のいずれか1項に記載の配線基板。
- 前記金属犠牲層は、前記金属ポストよりも高さが低いことを特徴とする請求項2、4乃至8のいずれか1項に記載の配線基板。
- 前記基体における前記金属ポストが設けられた面において、前記金属ポストと接する前記配線層の一部が前記絶縁層に埋め込まれていることを特徴とする請求項1乃至10のいずれか1項に記載の配線基板。
- 前記金属ポストの形状は、その上端の横断面積と、下端の横断面積とが異なることを特徴とする請求項1乃至11のいずれか1項に記載の配線基板。
- 請求項1乃至12のいずれか1項に記載の配線基板における前記半導体素子搭載領域に、半導体素子が搭載されていることを特徴とする半導体装置。
- 前記半導体素子は、前記配線層と、フリップチップ接続及び/又はワイヤーボンディング接続により接続されていることを特徴とする請求項13に記載の半導体装置。
- 前記半導体素子の接続端子の下方に前記配線層が配置されていて、前記半導体素子の接続端子と前記配線層とが直接接続されていることを特徴とする請求項13に記載の半導体装置。
- 前記半導体素子及び/又は前記金属ポストは、絶縁材料に埋め込まれていることを特徴とする請求項13又は15に記載の半導体装置。
- 請求項2、4乃至10のいずれか1項に記載の配線基板における前記半導体素子搭載領域に、半導体素子が搭載されており、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つは、絶縁材料に埋め込まれていることを特徴とする半導体装置。
- 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面と面一であることを特徴とする請求項17に記載の半導体装置。
- 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面より突出していることを特徴とする請求項17に記載の半導体装置。
- 前記金属ポスト及び/又は前記金属犠牲層は、前記基体側の面の反対側の面が露出するように、前記絶縁材料に埋め込まれ、前記金属ポスト及び/又は前記金属犠牲層の露出した面は、前記絶縁材料の表面より窪んでいることを特徴とする請求項17に記載の半導体装置。
- 金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクをマスクとして前記金属体をエッチングすることにより前記金属ポストと前記金属犠牲層とを形成する工程と、前記金属ポスト用エッチングマスクと前記金属犠牲層用エッチングマスクを剥離する工程と、を有することを特徴とする配線基板の製造方法。
- 金属体上に絶縁層及び配線層を有する配線基板を形成する工程と、前記金属体の前記配線基板と接する面の反対側の面にエッチング耐性のある金属ポスト用エッチングマスクと金属犠牲層用エッチングマスクを形成する工程と、前記金属体をエッチングして金属ポスト用エッチングマスクを有する金属ポストと金属犠牲層用エッチングマスクを有しない金属犠牲層を形成する工程と、前記金属ポスト用エッチングマスクを剥離する工程と、を有することを特徴とする配線基板の製造方法。
- 前記金属体をエッチングする工程において、前記金属犠牲層をエッチングにより完全に除去する工程を含むことを特徴とする請求項22に記載の配線基板の製造方法。
- 請求項21乃至23のいずれか1項に記載の方法により製造された配線基板に半導体素子を搭載する工程を有することを特徴とする半導体装置の製造方法。
- 前記半導体素子を搭載する工程の後に、前記半導体素子及び/又は前記金属ポストを前記絶縁材料で埋め込む工程を有することを特徴とする請求項24に記載の半導体装置の製造方法。
- 前記半導体素子を搭載する工程の後に、前記半導体素子、前記金属ポスト及び前記金属犠牲層の少なくとも一つを、前記絶縁材料により埋め込む工程を有することを特徴とする請求項24に記載の半導体装置の製造方法。
- 前記絶縁材料により埋め込まれた金属ポスト及び/又は金属犠牲層は、前記基体側の面と反対側の面が露出していることを特徴とする請求項26に記載の半導体装置の製造方法。
- 前記露出している面は、前記絶縁材料の表面と面一であることを特徴とする請27に記載の半導体装置の製造方法。
- 前記露出している面は、前記絶縁材料の表面よりも突出していることを特徴とする請求項27に記載の半導体装置の製造方法。
- 前記露出している面は、前記絶縁材料の表面よりも窪んでいることを特徴とする請求項27に記載の半導体装置の製造方法。
- 請求項24乃至30のいずれか1項に記載の半導体装置の製造方法により製造された複数の半導体装置を、前記金属ポスト又は前記金属犠牲層により相互に電気的に接続して、積層する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069665A JP5010316B2 (ja) | 2007-03-16 | 2007-03-16 | 金属ポストを有する配線基板、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069665A JP5010316B2 (ja) | 2007-03-16 | 2007-03-16 | 金属ポストを有する配線基板、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235378A true JP2008235378A (ja) | 2008-10-02 |
JP5010316B2 JP5010316B2 (ja) | 2012-08-29 |
Family
ID=39907872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007069665A Expired - Fee Related JP5010316B2 (ja) | 2007-03-16 | 2007-03-16 | 金属ポストを有する配線基板、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5010316B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010058595A1 (ja) * | 2008-11-21 | 2010-05-27 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
JP2012079854A (ja) * | 2010-09-30 | 2012-04-19 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2013051247A1 (en) | 2011-10-07 | 2013-04-11 | Canon Kabushiki Kaisha | Stacked type semiconductor device and printed circuit board |
JP2016004992A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ方法 |
JP2018026584A (ja) * | 2010-07-19 | 2018-02-15 | テッセラ,インコーポレイテッド | 積層可能なモールディングされたマイクロ電子パッケージ |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335783A (ja) * | 1994-06-13 | 1995-12-22 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
JP2001110829A (ja) * | 1999-10-14 | 2001-04-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
JP2003046029A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 電子部品実装基板及びその製造方法 |
JP2006190767A (ja) * | 2005-01-05 | 2006-07-20 | Shinko Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-03-16 JP JP2007069665A patent/JP5010316B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335783A (ja) * | 1994-06-13 | 1995-12-22 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
JP2001110829A (ja) * | 1999-10-14 | 2001-04-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
JP2003046029A (ja) * | 2001-08-01 | 2003-02-14 | Sony Corp | 電子部品実装基板及びその製造方法 |
JP2006190767A (ja) * | 2005-01-05 | 2006-07-20 | Shinko Electric Ind Co Ltd | 半導体装置 |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123821A (ja) * | 2008-11-21 | 2010-06-03 | Kyushu Institute Of Technology | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
WO2010058595A1 (ja) * | 2008-11-21 | 2010-05-27 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
JP2018026584A (ja) * | 2010-07-19 | 2018-02-15 | テッセラ,インコーポレイテッド | 積層可能なモールディングされたマイクロ電子パッケージ |
US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
JP2012079854A (ja) * | 2010-09-30 | 2012-04-19 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
WO2013051247A1 (en) | 2011-10-07 | 2013-04-11 | Canon Kabushiki Kaisha | Stacked type semiconductor device and printed circuit board |
US9111791B2 (en) | 2011-10-07 | 2015-08-18 | Canon Kabushiki Kaisha | Stacked type semiconductor device and printed circuit board |
US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
JP2016004992A (ja) * | 2014-06-16 | 2016-01-12 | 恆勁科技股▲ふん▼有限公司 | パッケージ方法 |
US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Also Published As
Publication number | Publication date |
---|---|
JP5010316B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010316B2 (ja) | 金属ポストを有する配線基板、半導体装置 | |
JP5003260B2 (ja) | 半導体装置およびその製造方法 | |
JP5258045B2 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
JP4961848B2 (ja) | 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法 | |
US9627309B2 (en) | Wiring substrate | |
JP5496445B2 (ja) | 半導体装置の製造方法 | |
TWI402017B (zh) | 半導體裝置及其製造方法 | |
WO2010041630A1 (ja) | 半導体装置及びその製造方法 | |
JP5649490B2 (ja) | 配線基板及びその製造方法 | |
US9627308B2 (en) | Wiring substrate | |
KR102331611B1 (ko) | 전자 부품 장치 및 그 제조 방법 | |
JP5392847B2 (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
US20110084370A1 (en) | Semiconductor package and process for fabricating same | |
US20190237407A1 (en) | Semiconductor package and method of manufacturing the same | |
JP2015162607A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20140041907A1 (en) | Core substrate and printed circuit board using the same | |
US9824963B2 (en) | Wiring board, and semiconductor device | |
JP2008071912A (ja) | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5548855B2 (ja) | 配線基板及びその製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2008016630A (ja) | プリント配線板およびその製造方法 | |
JP6626687B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI658557B (zh) | 線路載板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |