JPS62203395A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62203395A
JPS62203395A JP4587486A JP4587486A JPS62203395A JP S62203395 A JPS62203395 A JP S62203395A JP 4587486 A JP4587486 A JP 4587486A JP 4587486 A JP4587486 A JP 4587486A JP S62203395 A JPS62203395 A JP S62203395A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
printed wiring
wiring board
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4587486A
Other languages
English (en)
Inventor
弘之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4587486A priority Critical patent/JPS62203395A/ja
Publication of JPS62203395A publication Critical patent/JPS62203395A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分針〕 本発明は印刷配線板に直接半導体チップを載せ、ワイヤ
ボンディングに工って電気配線接続してなる（以下チッ
プオンボード）という半導体装置の構造に関する。
〔従来の技術〕
従来の半導体装置の構造を第２図に示す。第２図はその
断面図を示すもので、１１は印刷配線板の基材、１２は
前記基材表面に配線された銅箔等の回路パターン（スル
ホールを含む）、４は半導体チップ、５は前記半導体チ
ップを前記基板に接着している接着材（以下ダイアタッ
チ材といつ。）、６は前記半導体チップと前記回路パタ
ーン１２を結線するためにボンディングされた金属ワイ
ヤである。
従来構造における半導体装置は以上の第２図説明のとお
シ半導体チップ４およびダイアタッチ材５の下に回路パ
ターンはす＜、基材１１の上に直接半導体チップをダイ
アタッチしていた。ｌぜｌらダイアタッチ材には実際に
は非常に薄く、その厚み方向には絶縁の信頼性がｙｚ＜
、半導体チップ下に回路パターン配線がなされた場合、
互いに′屯気同に短絡してしまう可能性が非常に高く、
それ故、半導体装置自体の信頼性を著しく損なうばかシ
か、短絡してしまえば電子回路の機能を果し得なくなる
からである。
〔発明が解決しようとする問題点〕
しかし前述の従来技術では半導体チップ下の印刷配線板
面積が配線エリアとして使えず、そのために印刷配線板
全体として配線容搬に制限を受けるものであった。チッ
プオンボードは半導体チップの実装面積をパッケージさ
れた集積回路を使うより非常に小さくできること力）ら
、半纏体ｉｔの小型化を実現できるため注目されている
が、印刷配線板の大きさが搭載される素子面積で規定さ
れる場合のみに有効であって、それが素子面積よりも配
線面積で規定される場合には、かえって逆効果となると
いう問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、チップオンボードの半導体装置
において、半導体チップ下の配線のデッドスペースをな
くし、印刷配線板の配線容量を大きい半導体装置を提供
するところにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、半導体チップ下に位置する印刷
配線板上に回路パターンが配線されてふ一す、更に該回
路パターンと前記半導体チップの１口１に絶縁層が形成
されていることを特徴とする。
〔実施例〕
第１図は本発明の実施例における半導体装置の断面図で
あって、１は印刷配線板の基材、２は前記基材に配線さ
れた（口）路パターン（スルホール７を含む）、３は半
導体チップ４の下に位置する１０ｊ路パターンと前記半
導体チップ全絶縁するための本発明による絶縁層、５は
ダイアタッチ材でエポキシ系接着剤であシ、６はボンデ
ィングされた金属ワイヤである。ここで絶縁ノー３は一
般的にンルダーレジストを使用する。ンルダーレジスト
ハ印刷配線板の製造時にシルク印刷によって、または写
真製版に工って形成される。後者はフォトンルターレジ
ストと呼ばれるもので特にドライフィルムタイプのもの
が膜厚が安定するために本発明の半導体装置には望まし
い。シルク印刷によって絶縁層を形成する場合は絶縁を
確実なものにするために厚目に印刷するかあるいは２富
に印刷して厚みを確保するのが良い。もちろんンルダー
レジストでなく他の絶縁フィルムなどを貼り付けても良
い。
〔発明の効果〕
以上述べたように本発明によれば、半導体チップ下に回
路パダーン全配線できるべく、絶縁Ｉ−を設けることに
より、チップオンボード半導体装置における印刷配線板
の配線蚕業を萌躍的に高めることができるという効果を
有する。
【図面の簡単な説明】
第１図に本発明の半導体装置の一実施例を示す王女断面
図。 第２図は従来の半導体装ｔｉを示す主要断面図。 １．１１・・・・・・印刷配線板の基材２．１２・・・
・・・（ロ）路パターン５・・・・・・本発明による絶
縁ノー ４・・・・・・半導体チップ ５・・・・・・ダイアタッチ材 ６・・・・・・金属ワイヤ ７・・・・・・スルホール 以　　　上

Claims (1)

    【特許請求の範囲】
  1. 　印刷配線板の上に直接半導体チップを接着し、該半導
    体チップの端子と印刷配線板の端子をワイヤボンディン
    グによつて電気的に接続してなる半導体装置において、
    半導体チップ下に位置する印刷配線板上に回路パターン
    が配線されており、更に該回路パターンと前記半導体チ
    ップの間に絶縁層が形成されていることを特徴とする半
    導体装置。
JP4587486A 1986-03-03 1986-03-03 半導体装置 Pending JPS62203395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4587486A JPS62203395A (ja) 1986-03-03 1986-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4587486A JPS62203395A (ja) 1986-03-03 1986-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JPS62203395A true JPS62203395A (ja) 1987-09-08

Family

ID=12731357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4587486A Pending JPS62203395A (ja) 1986-03-03 1986-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JPS62203395A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214912A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置及び半導体装置の製造方法並びに配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632483B2 (ja) * 1966-12-13 1981-07-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632483B2 (ja) * 1966-12-13 1981-07-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214912A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置及び半導体装置の製造方法並びに配線基板

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
US5599747A (en) Method of making circuitized substrate
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US6504244B2 (en) Semiconductor device and semiconductor module using the same
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
JP3016910B2 (ja) 半導体モジュール構造
TW415054B (en) Ball grid array packaging device and the manufacturing process of the same
JPH0575014A (ja) 半導体チツプの実装構造
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
US6207354B1 (en) Method of making an organic chip carrier package
US6110650A (en) Method of making a circuitized substrate
JPH04273150A (ja) 半導体装置
JP2000156460A (ja) 半導体装置
JPH0451064B2 (ja)
JPS62203395A (ja) 半導体装置
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH10150065A (ja) チップサイズパッケージ
JPS6219072B2 (ja)
JPS59123291A (ja) 電子機器用回路基板
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPS62106635A (ja) 半導体装置
JPH0739244Y2 (ja) 混成集積回路装置
JP2697345B2 (ja) 混成集積回路
KR0173931B1 (ko) 센터 본딩패드를 갖는 적층칩 패키지용 기판
JPH05226518A (ja) 混成集積回路装置