JP4965617B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4965617B2
JP4965617B2 JP2009210588A JP2009210588A JP4965617B2 JP 4965617 B2 JP4965617 B2 JP 4965617B2 JP 2009210588 A JP2009210588 A JP 2009210588A JP 2009210588 A JP2009210588 A JP 2009210588A JP 4965617 B2 JP4965617 B2 JP 4965617B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
layer
adhesion improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009210588A
Other languages
English (en)
Other versions
JP2010016398A (ja
Inventor
修 岡田
裕康 定別当
Original Assignee
株式会社テラミクロス
日本シイエムケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス, 日本シイエムケイ株式会社 filed Critical 株式会社テラミクロス
Priority to JP2009210588A priority Critical patent/JP4965617B2/ja
Publication of JP2010016398A publication Critical patent/JP2010016398A/ja
Application granted granted Critical
Publication of JP4965617B2 publication Critical patent/JP4965617B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W70/09
    • H10W72/241
    • H10W72/874
    • H10W90/734

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に接着層を介して接着し、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある(例えば、特許文献1参照)。
特開2003−298005号公報
ところで、上記従来の半導体装置では、シリコン基板の周側面およびベース板の上面をポリイミドやエポキシ樹脂などからなる絶縁層で覆っているので、シリコン基板の周側面と絶縁層あるいはベース板の上面と絶縁層との密着力が劣り、熱ストレスや機械的ストレスにより、シリコン基板と絶縁層との間あるいはベース板と絶縁層との間に剥離が発生することがあるという問題があった。
そこで、この発明は、シリコン基板などからなる半導体基板とその周側面を覆っている絶縁層あるいはベース板などからなるベース部材とその上面を覆っている絶縁層との間の密着力を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、ベース部材上に設けられた半導体構成体の周側面あるいは該半導体構成体の周囲におけるベース部材の上面に密着力向上膜を設け、ベース部材上に半導体構成体の周側面あるいはベース部材の上面に設けられた密着力向上膜を介して絶縁層を設けたことを特徴とするものである。
この発明によれば、半導体構成体とその周側面を覆っている絶縁層との間あるいはベース部材とその上面を覆っている絶縁層との間に密着力向上膜を設けているので、半導体基板とその周側面を覆っている絶縁膜との間あるいはベース部材とその上面を覆っている絶縁層との間の密着力を大きくすることができ、ひいては、半導体基板とその周側面を覆っている絶縁層との間あるいはベース部材とその上面を覆っている絶縁層との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
この発明の第1実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 ピール強度試験の一例を説明するために示す図。 この発明の第2実施形態としての半導体装置の断面図。 図20に示す半導体装置を製造する際の所定の工程の断面図。 図21に続く工程の断面図。 図22に続く工程の断面図。 この発明の第3実施形態としての半導体装置の断面図。 図24に示す半導体装置を製造する際の所定の工程の断面図。 図25に続く工程の断面図。 図26に続く工程の断面図。 図27に続く工程の断面図。 この発明の第4実施形態としての半導体装置の断面図。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板(ベース部材)1を備えている。ベース板1は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維などからなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂などからなる熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。
ベース板1の上面には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体2の下面がダイボンド材からなる接着層3を介して接着されている。この場合、半導体構成体2は、後述する配線11、柱状電極12、封止膜13を有しており、一般的にはCSP(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線11、柱状電極12、封止膜13を形成した後、ダイシングにより個々の半導体構成体2を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体2の構成について説明する。
半導体構成体2はシリコン基板(半導体基板)4を備えている。シリコン基板4の下面は接着層3を介してベース板1の上面に接着されている。シリコン基板4の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド5が集積回路に接続されて設けられている。接続パッド5の中央部を除くシリコン基板4の上面には酸化シリコンなどからなる絶縁膜6が設けられ、接続パッド5の中央部は絶縁膜6に設けられた開口部7を介して露出されている。
絶縁膜6の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜8が設けられている。この場合、絶縁膜6の開口部7に対応する部分における保護膜8には開口部9が設けられている。保護膜8の上面には銅などからなる下地金属層10が設けられている。下地金属層10の上面全体には銅からなる配線11が設けられている。下地金属層10を含む配線11の一端部は、両開口部7、9を介して接続パッド5に接続されている。
配線11の接続パッド部上面には銅からなる柱状電極(外部接続用電極)12が設けられている。配線11を含む保護膜8の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる封止膜13がその上面が柱状電極12の上面と面一となるように設けられている。このように、W−CSPと呼ばれる半導体構成体2は、シリコン基板4、接続パッド5、絶縁膜6を含み、さらに、保護膜8、配線11、柱状電極12、封止膜13を含んで構成されている。
半導体構成体2の周側面、その周囲におけるベース板1の上面および半導体構成体2の上面にはシランカップリング剤などからなる密着力向上膜(第3の密着力向上膜)14a、14b、14cが連続して設けられている。半導体構成体2の周側面に設けられた密着力向上膜14aの周囲におけるベース板1の上面に設けられた密着力向上膜14bの上面には方形枠状の絶縁層15がその上面が半導体構成体2の上面に設けられた密着力向上膜14cの上面とほぼ面一となるように設けられている。絶縁層15は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維などからなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT樹脂などからなる熱硬化性樹脂を含浸させたものからなっている。
半導体構成体2の上面に設けられた密着力向上膜14aおよび絶縁層15の上面には上層絶縁膜16がその上面を平坦とされて設けられている。上層絶縁膜16は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、BT樹脂などからなる熱硬化性樹脂中に繊維やフィラーなどからなる補強材を分散させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維などである。フィラーは、シリカフィラーやセラミックス系フィラーなどである。
柱状電極12の上面中央部に対応する部分における上層絶縁膜16および密着力向上膜14cには開口部17が設けられている。上層絶縁膜16の上面には銅などからなる上層下地金属層18が設けられている。上層下地金属層18の上面全体には銅からなる上層配線19が設けられている。上層下地金属層18を含む上層配線19の一端部は、上層絶縁膜16の開口部17を介して柱状電極12の上面に接続されており、他端側は接続パッド部となっている。
上層配線19を含む上層絶縁膜16の上面にはソルダーレジストなどからなる最上層絶縁膜20が設けられている。上層配線19の接続パッド部に対応する部分における最上層絶縁膜20には開口部21が設けられている。開口部21内およびその上方には半田ボール22が上層配線19の接続パッド部に接続されて設けられている。複数の半田ボール22は、最上層絶縁膜20上にマトリクス状に配置されている。
ベース板1の下面には、絶縁層15と同一の材料からなる第1の下層絶縁膜23が設けられている。第1の下層絶縁膜23の下面には、上層絶縁膜16と同一の材料からなる第2の下層絶縁膜24が設けられている。第2の下層絶縁膜24の下面には、最上層絶縁膜20と同一の材料からなる最下層絶縁膜25が設けられている。
以上のように、この半導体装置では、半導体構成体2とその周側面を覆っている絶縁層15との間に密着力向上膜14aを設けているので、シリコン基板4とその周側面を覆っているプリプレグ材からなる絶縁膜15との間の密着力を大きくすることができ、また、エポキシ系樹脂などからなる封止膜13とその周側面を覆っているプリプレグ材からなる絶縁膜15との間の密着力を大きくすることができる。
この結果、シリコン基板4とその周側面を覆っている絶縁層15との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができ、また、封止膜13とその周側面を覆っている絶縁膜15との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
また、ベース板1の上面に密着力向上膜14bを介して絶縁層15を設けているので、ベース板1とその上面を覆っている絶縁層15との間の密着力を大きくすることができる。この結果、ベース板1とその上面を覆っている絶縁層15との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
さらに、半導体構成体2の上面に密着力向上膜14cを介して上層絶縁膜16を設けているので、エポキシ系樹脂などからなる封止膜13とその上面を覆っているビルドアップ材からなる上層絶縁膜16との間の密着力を大きくすることができる。この結果、封止膜13とその上面を覆っている上層絶縁膜16との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
ここで、ベース板1のサイズを半導体構成体2のサイズよりもある程度大きくしているのは、シリコン基板4上の接続パッド5の数の増加に応じて、半田ボール22の配置領域を半導体構成体2のサイズよりもある程度大きくし、これにより、上層配線19の接続パッド部(最上層絶縁膜20の開口部21内の部分)のサイズおよびピッチを柱状電極12のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線19の接続パッド部は、半導体構成体2に対応する領域のみでなく、半導体構成体2の周側面の外側に設けられた絶縁層15に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール22のうち、少なくとも最外周の半田ボール22は半導体構成体2よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体2の製造方法の一例について説明する。この場合、まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)4上にアルミニウム系金属などからなる接続パッド5、酸化シリコンなどからなる絶縁膜6およびエポキシ系樹脂やポリイミド系樹脂などからなる保護膜8が設けられ、接続パッド5の中央部が絶縁膜6および保護膜8に形成された開口部7、9を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板4には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド5は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図3に示すように、両開口部7、9を介して露出された接続パッド5の上面を含む保護膜8の上面全体に下地金属層10を形成する。この場合、下地金属層10は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層10の上面にメッキレジスト膜31をパターン形成する。この場合、配線11形成領域に対応する部分におけるメッキレジスト膜31には開口部32が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜31の開口部32内の下地金属層10の上面に配線11を形成する。次に、メッキレジスト膜31を剥離する。
次に、図4に示すように、配線11を含む下地金属層10の上面にメッキレジスト膜33をパターン形成する。この場合、柱状電極12形成領域に対応する部分におけるメッキレジスト膜33には開口部34が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜33の開口部34内の配線11の接続パッド部上面に柱状電極12を形成する。次に、メッキレジスト膜33を剥離し、次いで、配線11をマスクとして下地金属層10の不要な部分をエッチングして除去すると、図5に示すように、配線11下にのみ下地金属層10が残存される。
次に、図6に示すように、スクリーン印刷法、スピンコート法、ダイコート法などにより、柱状電極12および配線11を含む保護膜8の上面全体にエポキシ系樹脂やポリイミド系樹脂などからなる封止膜13をその厚さが柱状電極12の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極12の上面は封止膜13によって覆われている。
次に、封止膜13および柱状電極12の上面側を適宜に研磨し、図7に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面を平坦化する。ここで、柱状電極12の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極12の高さにばらつきがあるため、このばらつきを解消して、柱状電極12の高さを均一にするためである。
次に、図8に示すように、シリコン基板4の下面全体に接着層3を形成する。接着層3は、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂、ポリイミド系樹脂などのダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板4に固着される。次に、シリコン基板4に固着された接着層3をダイシングテープ(図示せず)に貼り付け、図9に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板4の下面に接着層3を有する半導体構成体2が複数個得られる。
次に、このようにして得られた半導体構成体2を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図10に示すように、図1に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板1を用意する。ベース板1は、限定する意味ではないが、例えば、平面方形状である。ベース板1は、ガラス布などからなる基材にエポキシ系樹脂などからなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。
次に、ベース板1の上面の所定の複数箇所にそれぞれ半導体構成体2のシリコン基板4の下面に接着された接着層3を接着する。ここでの接着は、加熱加圧により、接着層3を本硬化させる。次に、図11に示すように、半導体構成体2の周側面、その周囲におけるベース板1の上面および半導体構成体2の上面にシランカップリング剤からなる密着力向上膜14a、14b、14cを連続させて形成する。
密着力向上膜14a、14b、14cの形成方法は、スクリーン印刷法、グラビア印刷法、スプレイ印刷法、凸版印刷法、インクジェット印刷法、スピンコート法、ダイコート法、スリットコート法、メッシュコート法、ディップコート法、CVD法(化学的気相成長法)などのいずれであってもよい。シランカップリング剤としては、原液であってもよく、また、有機溶剤(好ましくはアルコール系)または水などで希釈したものであってもよい。
シランカップリング剤としては、γ−(2−アミノエチル)アミノプロピルメトキシシラン、γ−(2−アミノエチル)アミノプロピルエトキシシラン、γ−(2−アミノエチル)アミノプロピルメチルジメトキシシラン、アミノシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、γ−メタクリロキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、γ−メルカプトプロピルトリメトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ビニルトリアセトキシシラン、ヘキサメチルジシラザン、γ−アニリノプロピルトリメトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、γ−メルカプトプロピルメチルジメトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、ビニルトリクロルシラン、ビニルトリエトキシシラン、ビニルトリス(βメトキシエトキシ)シラン、β−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン、p−スチリルトリメトキシシラン、γ−アクリロキシプルピルトリメトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−トリエトキシシリル−N−(1,3−ジメチル−ブチリデン)プロピルアミン、N−フェニル−3−アミノプロピルトリメトキシシラン、γ−ウレイドプロピルトリエトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ビス(トリエトキシシリルプロピル)テトラスルフィド、γ−イソシアナートプロピルトリエトキシシランなどがあり、分子中に一般式(C 2n+1 O) −Si−(ただし、n、m=1、2、3)を有する材料であればよい。
次に、図12に示すように、半導体構成体2の周側面に設けられた密着力向上膜14aの周囲におけるベース板1の上面に設けられた密着力向上膜14bの上面に、格子状の3枚の絶縁層形成用シート15aをピンなど(図示せず)で位置決めしながら積層して配置し、さらにその上面に上層絶縁膜形成用シート16aを配置する。また、ベース板1の下面に、絶縁層形成用シート15aと同一の材料からなる第1の下層絶縁膜形成用シート23aおよび上層絶縁膜形成用シート16aと同一の材料からなる第2の下層絶縁膜形成用シート24aを積層して配置する。
格子上の絶縁層形成用シート15aは、ガラス布などからなる基材にエポキシ系樹脂などからなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態(Bステージ)にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工などにより、複数の方形状の開口部35を形成することにより得られる。上層絶縁膜形成用シート16aは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、当初、エポキシ系樹脂などからなる熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
ここで、絶縁層形成用シート15aの開口部35のサイズは半導体構成体2のサイズよりもやや大きくなっている。このため、絶縁層形成用シート15aと半導体構成体2の周側面に設けられた密着力向上膜14aとの間には隙間36が形成されている。また、3枚の絶縁層形成用シート15aの合計厚さは、密着力向上膜14cを含む半導体構成体2の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、隙間36を十分に埋めることができる程度の厚さとなっている。
この場合、絶縁層形成用シート15aとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、3層であってもよいが、1層または4層以上であってもよい。なお、上層絶縁膜形成用シート16aの厚さは、図1において、形成すべき上層絶縁膜16の厚さに対応する厚さまたはそれよりもやや厚い厚さとなっている。
次に、図13に示すように、一対の加熱加圧板37、38を用いて上下から絶縁層形成用シート15a、上層絶縁膜形成用シート16a、第1の下層絶縁膜形成用シート23aおよび第2の下層絶縁膜形成用シート24aを加熱加圧する。すると、絶縁層形成用シート15a中の溶融された熱硬化性樹脂が押し出されて、図12に示す隙間36に充填され、その後の冷却により、半導体構成体2の周側面に設けられた密着力向上膜14aの周囲におけるベース板1の上面に設けられた密着力向上膜14bの上面に絶縁層15が形成される。
また、半導体構成体2の上面に設けられた密着力向上膜14cおよび絶縁層15の上面に上層絶縁膜16が形成される。さらに、ベース板1の下面に第1の下層絶縁膜23および第2の下層絶縁膜24が形成される。この場合、第1の下層絶縁膜形成用シート23aは絶縁層形成用シート15aと同一の材料からなり、その熱膨張係数は同じである。また、第2の下層絶縁膜形成用シート24aは上層絶縁膜形成用シート16aと同一の材料からなり、その熱膨張係数は同じである。
この結果、絶縁層15の部分におけるベース板1を中心とするその上下の材料構成がほぼ対称的となり、加熱加圧により、絶縁層15の部分におけるベース板1上の絶縁層形成用シート15aおよび上層絶縁膜形成用シート16aとベース板1下の第1の下層絶縁膜形成用シート23aおよび第2の下層絶縁膜形成用シート24aとが上下方向にほぼ対称的に硬化収縮し、ひいては、ベース板1に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。これは、後述する最下層絶縁膜形成用シート25aの場合も同様である。
また、上層絶縁膜16の上面は、上側の加熱加圧板37の下面によって押さえ付けられるため、平坦面となる。また、第2の下層絶縁膜24の下面は、下側の加熱加圧板38の上面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜16の上面および第2の下層絶縁膜24の下面を平坦化するための研磨工程は不要である。
次に、図14に示すように、レーザビームを照射するレーザ加工により、柱状電極12の上面中央部に対応する部分における上層絶縁膜16および密着力向上膜14cに開口部17を形成する。次に、必要に応じて、開口部17内などに発生したエポキシスミアなどをデスミア処理により除去する。
次に、図15に示すように、開口部17を介して露出された柱状電極12の上面を含む上層絶縁膜16の上面全体に、銅の無電解メッキなどにより、上層下地金属層18を形成する。次に、上層下地金属層18の上面にメッキレジスト膜41をパターン形成する。この場合、上層配線19形成領域に対応する部分におけるメッキレジスト膜41には開口部42が形成されている。
次に、下地金属層19をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜41の開口部42内の上層下地金属層18の上面に上層配線19を形成する。次に、メッキレジスト膜41を剥離し、次いで、上層配線19をマスクとして上層下地金属層18の不要な部分をエッチングして除去すると、図16に示すように、上層配線19下にのみ上層下地金属層18が残存される。
次に、図17に示すように、スクリーン印刷法やスピンコート法などにより、上層配線19を含む上層絶縁膜16の上面にソルダーレジストなどからなる最上層絶縁膜20を形成し、また、第2の下層絶縁膜24の下面に最上層絶縁膜20と同一の材料からなる最下層絶縁膜25を形成する。この場合、上層配線19の接続パッド部に対応する部分における最上層絶縁膜20には開口部21が形成されている。次に、開口部21内およびその上方に半田ボール22を上層配線19の接続パッド部に接続させて形成する。
次に、図18に示すように、互いに隣接する半導体構成体2間において、最上層絶縁膜20、上層絶縁膜16、絶縁層15、密着力向上膜14b、ベース板1、第1の下層絶縁膜23、第2の下層絶縁膜24および最下層絶縁膜25を切断すると、図1に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板1上に複数の半導体構成体2を接着層3を介して配置し、複数の半導体構成体2に対して、上層配線19および半田ボール22の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図13に示す製造工程以降では、ベース板1と共に複数の半導体構成体2を搬送することができるので、これによっても製造工程を簡略化することができる。
ここで、ピール強度試験の一例について説明する。まず、図19に示すように、シリコン基板4Aの上面にエポキシ系樹脂からなる封止膜13Aを形成し、封止膜13Aの上面を前処理(脱脂+湯洗+水洗)し、封止膜13Aの上面にシランカップリング剤からなる密着力向上膜14Aを形成し、その上面にエポキシ系樹脂を含むプリプレグ材からなる絶縁層15Aを形成し、絶縁層15Aの上面に設けられた銅層Bの一端部を絶縁層15Aの上面に対して90°の方向に引っ張った。
この場合、試料として、銅層Bが絶縁層15Aの上面にラミネートされた銅箔からなるもの(以下、本試料1という)と、銅層Bが絶縁層15Aの上面に形成された銅メッキ層からなるもの(以下、本試料2という)とを用意した。また、比較のために、図19を参照して説明すると、密着力向上膜14Aを有せず、封止膜13Aの上面に絶縁層15Aおよび銅層Bが形成され、そして、銅層Bが銅箔からなるもの(以下、比較試料1という)と、銅層Bが銅メッキ層からなるもの(以下、比較試料2という)とを用意した。
また、本試料1、2において、シランカップリング剤として、イソプルピルアルコールまたは水で希釈した、3−グリドキシプロピルトリエトキシシランの濃度が1.0wt%のものと、N−3(アミノエチル)3−アミノプロピルトリメトキシシランの濃度が1.0wt%のものとを用いた。
そして、ピール強度試験を行なったところ、比較試料1、2の場合には、絶縁層15Aと封止膜13Aとの間で剥離が発生したが、そのときのピール強度(kN/m)は0であり、実質的に測定することができなかった。これに対し、本試料1、2の場合には、シランカップリング剤の種類に関係なく、絶縁層15Aと封止膜13Aとの間で剥離が発生せず、銅層Bと絶縁層15Aとの間で剥離が発生し、そのときのピール強度(kN/m)は0.8以上であった。したがって、封止膜13Aと絶縁層15Aとの間に密着力向上膜14Aを設けると、封止膜13Aと絶縁層15Aとの間の熱ストレスや機械的ストレスに起因する剥離を抑制することができると言える。
(第2実施形態)
図20はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、半導体構成体2のシリコン基板4の下面に設けられたシランカップリング剤からなる密着力向上膜(第1の密着力向上膜)51の下面に接着された接着層3を、ベース板1の上面に設けられたシランカップリング剤からなる密着力向上膜52の上面に接着させた点である。
この半導体装置を製造する場合には、一例として、図7に示す工程後に、図21に示すように、スクリーン印刷法などにより、シリコン基板4の下面にシランカップリング剤からなる密着力向上膜51を形成する。次に、密着力向上膜51の下面にダイボンド材からなる接着層3を半硬化させて接着する。次に、図22に示すように、ダイシング工程を経ると、シリコン基板4の下面に密着力向上膜51および接着層3を有する半導体構成体2が複数個得られる。
次に、図23に示すように、スクリーン印刷法などにより、ベース板1の上面にシランカップリング剤からなる密着力向上膜(第2の密着力向上膜)52を形成する。次に、密着力向上膜52の上面の所定の複数箇所にそれぞれ半導体構成体2の接着層3を本硬化させて接着する。次に、スクリーン印刷法などにより、半導体構成体2の周側面、その周囲における密着力向上膜52の上面および半導体構成体2の上面にシランカップリング剤からなる密着力向上膜(第3の密着力向上膜)14a、14b、14cを連続させて形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図20に示す半導体装置が複数個得られる。
そして、このようにして得られた半導体装置では、上記第1実施形態の場合と同様の効果を有する上、シリコン基板4とダイボンド材からなる接着層3との間の密着力をその間に設けられた密着力向上膜51を介して大きくすることができ、また、プリント基板用として用いられている材料からなるベース板1とダイボンド材からなる接着層3との間の密着力をその間に設けられた密着力向上膜52を介して大きくすることができる。この結果、シリコン基板4と接着層3との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができ、また、ベース板1と接着層3との間の熱ストレスや機械的ストレスに起因する剥離を抑制することができる。
(第3実施形態)
図24はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図20に示す場合と異なる点は、図20において半導体構成体2の上面上のみに設けられた密着力向上膜14cを、上層絶縁膜16の下面全面に対応する密着力向上膜53として設け、半導体構成体2および絶縁層15の上面と上層絶縁膜16との間の密着力を一層大きくした点である。
この半導体装置を製造する場合には、一例として、図23に示す工程後に、図25に示すように、スクリーン印刷法などにより、半導体構成体2の周側面に設けられた密着力向上膜14aの周囲におけるベース板1の上面に設けられた密着力向上膜14bの上面に、格子状の3枚の絶縁層形成用シート15aをピンなど(図示せず)で位置決めしながら積層して配置する。また、ベース板1の下面に、絶縁層形成用シート15aと同一の材料からなる第1の下層絶縁膜形成用シート23aを配置する。
次に、図26に示すように、一対の加熱加圧板37、38を用いて上下から絶縁層形成用シート15aおよび第1の下層絶縁膜形成用シート23aを加熱加圧する。すると、絶縁層形成用シート15a中の溶融された熱硬化性樹脂が押し出され、半導体構成体2の周囲におけるベース板1の上面に設けられた密着力向上膜14bの上面に絶縁層15が形成される。また、ベース板1の下面に第1の下層絶縁膜23が形成される。
次に、余分な熱硬化性樹脂の除去と平坦化のため、バフ研磨などを行ない、半導体構成体2の上面に設けられた密着力向上膜14cを完全に除去し、図27に示すように、柱状電極15および封止膜13の上面を露出させる。なお、この研磨は、余分な熱硬化性樹脂の除去とある程度の平坦化が行なわれればよく、半導体構成体2の上面に設けられた密着力向上膜14cを完全に除去する必要はない。
次に、図28に示すように、柱状電極12、封止膜13、半導体構成体2の周側面に設けられた密着力向上膜14aおよび絶縁層15の上面に、スクリーン印刷法などにより、シランカップリング剤からなる密着力向上膜53を形成する。次に、密着力向上膜53の上面に上層絶縁膜形成用シート16aを配置する。また、第1の上層絶縁膜23の下面に、上層絶縁膜形成用シート16aと同一の材料からなる第2の下層絶縁膜形成用シート24aを配置する。
次に、図示しない一対の加熱加圧板を用いて上下から上層絶縁膜形成用シート16aおよび第2の下層絶縁膜形成用シート24aを加熱加圧すると、密着力向上膜53の上面に上層絶縁膜16が形成され、また、第1の上層絶縁膜23の下面に第2の下層絶縁膜24が形成される。この場合も、上記第1実施形態の場合と同様に、上層絶縁膜16の上面および第2の下層絶縁膜24の下面を平坦化するための研磨工程は不要である。以下、上記第1実施形態の場合と同様の工程を経ると、図24に示す半導体装置が複数個得られる。
(第4実施形態)
図29はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、上層絶縁膜、上層配線および下層絶縁膜を2層とした点である。すなわち、第1の上層配線19Aを含む第1の上層絶縁膜16Aの上面には第1の上層絶縁膜16Aと同一の材料からなる第2の上層絶縁膜16Bが設けられている。第2の上層絶縁膜16Bの上面には第2の上層下地金属層18Bを含む第2の上層配線19Bが設けられている。
第1の上層下地金属層18Aを含む第1の上層配線19Aの一端部は、第1の上層絶縁膜16Aの開口部17Aを介して柱状電極12の上面に接続されている。第2の上層下地金属層18Bを含む第2の上層配線19Bの一端部は、第2の上層絶縁膜16Bの開口部17Bを介して第1の上層配線19Aの接続パッド部に接続されている。半田ボール22は、最上層絶縁膜22の開口部21を介して第2の上層配線19Bの接続パッド部に接続されている。
そして、製造工程中および製造工程後におけるベース板1の反りを低減するため、第1の下層絶縁膜23の下面には第1の上層絶縁膜16Aと同一の材料からなる第2の下層絶縁膜24Aが設けられ、第2の下層絶縁膜24Aの下面に第2の上層絶縁膜16Bと同一の材料からなる第3の下層絶縁膜24Bが設けられ、第3の下層絶縁膜24Bの下面に最上層絶縁膜20と同一の材料からなる最下層絶縁膜25が設けられている。なお、上層絶縁膜および上層配線は3層以上としてもよい。
(その他の実施形態)
上記実施形態では、互いに隣接する半導体構成体2間において切断したが、これに限らず、2個またはそれ以上の半導体構成体2を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で1組の半導体構成体2は同種、異種のいずれであってもよい。
また、ベース板1は、プリント基板のコア材のみでなく、コア材の一面または両面に銅箔などの金属箔が全面あるいはパターニングされて形成された基板、銅やステンレス鋼などからなる金属板、あるいはガラス板、セラミック板などであってもよく、また、1枚の部材に限らず、絶縁膜および配線が交互に積層された多層印刷回路板であってもよい。
さらに、上記実施形態では、ベース板1上に半導体構成体2の外部接続用電極である柱状電極12をベース板1とは反対面側に向けたフェースアップボンディング法としているが、半導体構成体2の外部接続用電極をベース板1の上面側に向けた、所謂、フェースダウンボンディング法の場合にも適用可能である。
1 ベース板
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
11 配線
12 柱状電極
13 封止膜
14a、14b、14c 密着力向上膜
15 絶縁層
16 上層絶縁膜
19 上層配線
20 最上層絶縁膜
22 半田ボール

Claims (6)

  1. 第2の密着力向上膜が上面に設けられたベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極としての柱状電極、前記柱状電極の周囲を覆う封止膜、前記半導体基板下に設けられた第1の密着力向上膜、前記第1の密着力向上膜下に設けられた接着層、を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記各半導体構成体の周側面、前記半導体構成体の周囲における前記ベース部材上の前記第2の密着力向上膜の上面および前記半導体構成体の上面に、第3の密着力向上膜を形成する工程と、
    前記ベース部材上の前記第2の密着力向上膜の上面に、前記各半導体構成体の周側面、前記ベース部材上の前記第2の密着力向上膜の上面に設けられた前記第3の密着力向上膜を介してシート状部材からなる絶縁層を配置する工程と、
    前記第3の密着力向上膜が形成された前記各半導体構成体の上面および前記絶縁層上に少なくとも1層の上層絶縁膜を形成する工程と、
    前記絶縁層および前記上層絶縁膜を加熱加圧する工程と、
    前記半導体構成体間における前記ベース板、前記上層絶縁膜および前記絶縁層を少なくとも切断して前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記上層絶縁膜上に少なくとも1層の上層配線を形成することを特徴とする半導体装置の製造方法。
  3. 請求項1または2のいずれかに記載の発明において、前記密着力向上膜はシランカップリング剤からなることを特徴とする半導体装置の製造方法。
  4. 請求項3に記載の発明において、前記密着力向上膜は、分子中に一般式(C2n+1O)−Si−(ただし、n、m=1、2、3)を有する材料からなることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれかに記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2009210588A 2009-09-11 2009-09-11 半導体装置の製造方法 Expired - Fee Related JP4965617B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009210588A JP4965617B2 (ja) 2009-09-11 2009-09-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009210588A JP4965617B2 (ja) 2009-09-11 2009-09-11 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004164363A Division JP4398305B2 (ja) 2004-06-02 2004-06-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010016398A JP2010016398A (ja) 2010-01-21
JP4965617B2 true JP4965617B2 (ja) 2012-07-04

Family

ID=41702131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009210588A Expired - Fee Related JP4965617B2 (ja) 2009-09-11 2009-09-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4965617B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264686A (ja) * 1995-03-22 1996-10-11 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JP2001244383A (ja) * 2000-02-29 2001-09-07 Sumitomo Bakelite Co Ltd 半導体装置
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003249691A (ja) * 2002-02-22 2003-09-05 Matsushita Electric Works Ltd 発光装置及びその製造方法
JP4054216B2 (ja) * 2002-05-13 2008-02-27 日本特殊陶業株式会社 配線基板の製造方法
JP3888267B2 (ja) * 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010016398A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
JP4398305B2 (ja) 半導体装置およびその製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4012496B2 (ja) 半導体装置
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
EP2019574B1 (en) Electronic component-embedded board and method of manufacturing the same
JP2006173232A (ja) 半導体装置およびその製造方法
US20120285013A1 (en) Electronic Component-Embedded Board and Method of Manufacturing the Same
JP2004221417A (ja) 半導体装置およびその製造方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
JP4965617B2 (ja) 半導体装置の製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP2012038765A (ja) 半導体装置およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2007134739A (ja) 半導体装置の製造方法
JP2010251795A (ja) 半導体パッケージ
KR20110081628A (ko) 기판의 제조 방법 및 이를 이용한 기판 및 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees