KR20190006926A - 반도체 장치, 및 그 제조 방법 - Google Patents

반도체 장치, 및 그 제조 방법 Download PDF

Info

Publication number
KR20190006926A
KR20190006926A KR1020180080224A KR20180080224A KR20190006926A KR 20190006926 A KR20190006926 A KR 20190006926A KR 1020180080224 A KR1020180080224 A KR 1020180080224A KR 20180080224 A KR20180080224 A KR 20180080224A KR 20190006926 A KR20190006926 A KR 20190006926A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
general formula
layer
refractive index
Prior art date
Application number
KR1020180080224A
Other languages
English (en)
Inventor
도모히로 요리스에
마사히코 요시다
도모히토 오구라
아키라 후지와라
슈지로 시오사키
미츠타카 나카무라
다케키 시미즈
다카히로 사사키
Original Assignee
아사히 가세이 가부시키가이샤
아사히 가세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017135111A external-priority patent/JP7088636B2/ja
Priority claimed from JP2017149060A external-priority patent/JP7088640B2/ja
Priority claimed from JP2017149058A external-priority patent/JP7088639B2/ja
Application filed by 아사히 가세이 가부시키가이샤, 아사히 가세이 가부시키가이샤 filed Critical 아사히 가세이 가부시키가이샤
Publication of KR20190006926A publication Critical patent/KR20190006926A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/303—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups H01B3/38 or H01B3/302
    • H01B3/306—Polyimides or polyesterimides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/443—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from vinylhalogenides or other halogenoethylenic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(과제) 재배선층 중의 층간 절연막과 봉지재의 밀착성이 우수한 반도체 장치, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
(해결 수단) 본 발명의 반도체 장치 (1) 는, 반도체 칩 (2) 과, 상기 반도체 칩을 덮는 봉지재 (3) 와, 평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층 (4) 을 구비하고, 상기 재배선층의 층간 절연막 (6) 의 i 선 투과율이, 80 ％ 이하인 것을 특징으로 한다. 본 발명에 의하면, 재배선층 중의 층간 절연막과 봉지재의 밀착성이 우수한 반도체 장치, 및 그 제조 방법을 제공할 수 있다.

Description

반도체 장치, 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체 장치, 및 그 제조 방법에 관한 것이다.
반도체 장치에 있어서의 반도체 패키지 수법에는, 다양한 방법이 있다. 반도체 패키지 수법으로는, 예를 들어, 반도체 칩을 봉지재 (몰드 수지) 로 덮어 소자 봉지재를 형성하고, 또한, 반도체 칩과 전기적으로 접속하는 재배선층을 형성한다는 패키징 수법이 있다. 반도체 패키지 수법 중에서도, 최근, 팬 아웃 (Fan-Out) 이라는 반도체 패키지 수법이 주류가 되어 있다.
팬 아웃형의 반도체 패키지에서는, 반도체 칩을 봉지재로 덮음으로써 반도체 칩의 칩 사이즈보다 큰 칩 봉지체를 형성한다. 또한, 반도체 칩 및 봉지재의 영역에까지 미치는 재배선층을 형성한다. 재배선층은, 얇은 막 두께로 형성된다. 또한, 재배선층은, 봉지재의 영역까지 형성할 수 있기 때문에, 외부 접속 단자의 수를 많게 할 수 있다.
예를 들어, 팬 아웃형의 반도체 장치로는, 하기의 특허문헌 1 이 알려져 있다.
일본 공개특허공보 2011-129767호
팬 아웃형의 반도체 장치에는, 재배선층 중의 층간 절연막과 봉지재 사이에 높은 밀착성이 요구된다. 그러나, 종래의 팬 아웃형의 반도체 장치는, 재배선층 중의 층간 절연막과 봉지재 사이의 밀착성이 충분하지 않았다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 재배선층 중의 층간 절연막과 봉지재의 밀착성이 우수한 반도체 장치, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치는, 반도체 칩과, 상기 반도체 칩을 덮는 봉지재와, 평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것을 특징으로 한다.
본 발명에서는, 상기 봉지재는, 상기 층간 절연막과 직접 접하는 것이 바람직하다.
본 발명에서는, 상기 봉지재는, 에폭시 수지를 포함하는 것이 바람직하다.
본 발명에서는, 상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것이 바람직하다.
본 발명에서는, 상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것이 바람직하다.
[화학식 1]
Figure pat00001
(일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
본 발명에서는, 상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고, 상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명에서는, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 2]
Figure pat00002
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
(일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
본 발명에서는, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 5]
Figure pat00005
본 발명에서는, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 6]
Figure pat00006
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
[화학식 7]
Figure pat00007
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 8]
Figure pat00008
(R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
본 발명에서는, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 9]
Figure pat00009
본 발명에서는, 상기 폴리벤조옥사졸이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것이 바람직하다.
[화학식 10]
Figure pat00010
(일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
본 발명에서는, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것이 바람직하다.
본 발명에서는, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것이 바람직하다.
본 발명에서는, 상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명에서는, 상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 11]
Figure pat00011
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
[화학식 12]
Figure pat00012
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 13]
Figure pat00013
(R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
본 발명에서는, 상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 14]
Figure pat00014
본 발명에서는, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것이 바람직하다.
본 발명에서는, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것이 바람직하다.
본 발명에서는, 상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것이 바람직하다.
본 발명에서는, 상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것이 바람직하다.
본 발명에서는, 상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것이 바람직하다.
본 발명에서는, 상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것이 바람직하다.
본 발명에서는, 상기 제 2 층간 절연막층의 i 선 투과율은, 상기 제 1 층간 절연막층의 i 선 투과율과 상이한 것이 바람직하다.
본 발명에서는, 상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 70 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 60 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 50 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 40 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 30 ％ 이하인 것이 바람직하다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 5 ％ 이상이어도 된다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 10 ％ 이상이어도 된다.
본 발명에서는, 상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 20 ％ 이상이어도 된다.
본 발명에 있어서의 반도체 장치의 제조 방법은, 반도체 칩을 봉지재로 덮는 공정과, 평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고, 상기 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것을 특징으로 한다.
본 발명에서는, 상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것이 바람직하다.
본 발명에서는, 상기 층간 절연막 형성 공정은, 상기 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하가 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것이 바람직하다.
본 실시형태에 관련된 반도체 장치의 일 양태는, 반도체 칩과, 상기 반도체 칩을 덮는 봉지재와, 평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것을 특징으로 한다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 봉지재는, 상기 층간 절연막과 직접 접하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 봉지재는, 에폭시 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것이 바람직하다.
[화학식 15]
Figure pat00015
(일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고, 상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 16]
Figure pat00016
[화학식 17]
Figure pat00017
[화학식 18]
Figure pat00018
(일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 19]
Figure pat00019
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 20]
Figure pat00020
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
[화학식 21]
Figure pat00021
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 22]
Figure pat00022
(R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 23]
Figure pat00023
본 발명의 반도체 장치의 일 양태에 있어서, 상기 층간 절연막이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것이 바람직하다.
[화학식 24]
Figure pat00024
(일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 25]
Figure pat00025
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
[화학식 26]
Figure pat00026
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 27]
Figure pat00027
(R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 28]
Figure pat00028
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 2 층간 절연막층의 5 ％ 중량 감소 온도는, 상기 제 1 층간 절연막층의 5 ％ 중량 감소 온도와 상이한 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 280 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 260 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 240 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 220 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 200 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 80 ℃ 이상인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 100 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 150 ℃ 이하인 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법의 일 양태에 있어서, 반도체 칩을 봉지재로 덮는 공정과, 평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고, 상기 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법의 일 양태에 있어서, 상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법의 일 양태에 있어서, 상기 층간 절연막 형성 공정은, 상기 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하가 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태는, 반도체 칩과, 상기 반도체 칩을 덮는 봉지재와, 평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고, 상기 재배선층의 층간 절연막의 파장 1310 ㎚ 에 있어서의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것을 특징으로 한다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 봉지재는, 상기 층간 절연막과 직접 접하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 봉지재는, 에폭시 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것이 바람직하다.
[화학식 29]
Figure pat00029
(일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고, 상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 30]
Figure pat00030
[화학식 31]
Figure pat00031
[화학식 32]
Figure pat00032
(일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 33]
Figure pat00033
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 34]
Figure pat00034
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
[화학식 35]
Figure pat00035
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 36]
Figure pat00036
(R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 37]
Figure pat00037
본 발명의 반도체 장치의 일 양태에 있어서, 상기 폴리벤조옥사졸이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것이 바람직하다.
[화학식 38]
Figure pat00038
(일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것이 바람직하다.
[화학식 39]
Figure pat00039
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
[화학식 40]
Figure pat00040
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 41]
Figure pat00041
(R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것이 바람직하다.
[화학식 42]
Figure pat00042
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 제 2 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치는, 상기 제 1 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치와 상이한 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0145 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0140 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0135 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0130 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0120 이하인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0005 이상인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0010 이상인 것이 바람직하다.
본 발명의 반도체 장치의 일 양태에 있어서, 상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0015 이상인 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법의 일 양태는, 반도체 칩을 봉지재로 덮는 공정과, 평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고, 상기 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법의 일 양태에 있어서, 상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법의 일 양태에 있어서, 상기 층간 절연막 형성 공정은, 상기 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만이 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것이 바람직하다.
본 발명에 의하면, 재배선층 중의 층간 절연막과 봉지재의 밀착성이 우수한 반도체 장치, 및 그 제조 방법을 제공할 수 있다.
도 1 은 본 실시형태의 반도체 장치의 단면 모식도이다.
도 2 는 본 실시형태의 반도체 장치의 평면 모식도이다.
도 3 은 본 실시형태의 반도체 장치의 제조 공정의 일례이다.
도 4 는 플립 칩 BGA 와, 팬 아웃 (Fan-Out) 형 WLCSP 의 비교도이다.
이하, 본 발명의 반도체 장치의 일 실시형태 (이하, 「실시형태」 라고 약기한다) 에 대하여, 도면을 참조하여 상세하게 설명한다. 또한, 본 발명은, 이하의 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변형하여 실시할 수 있다.
(반도체 장치)
도 1 에 나타내는 바와 같이, 반도체 장치 (반도체 IC) (1) 는, 반도체 칩 (2) 과, 반도체 칩 (2) 을 덮는 봉지재 (몰드 수지) (3) 와, 반도체 칩 (2) 및 봉지재 (3) 와 밀착하는 재배선층 (4) 을 가져 구성된다.
도 1 에 나타내는 바와 같이, 봉지재 (3) 는, 반도체 칩 (2) 의 표면을 덮음과 함께, 평면에서 (A 화살표에서 보아) 보아, 반도체 칩 (2) 의 영역보다 큰 면적으로 형성되어 있다.
재배선층 (4) 은, 반도체 칩 (2) 에 형성된 복수의 단자 (2a) 에 전기적으로 접속되는 복수의 배선 (5) 과, 배선 (5) 사이를 매립하는 층간 절연막 (6) 을 가져 구성된다. 반도체 칩 (2) 에 형성된 복수의 단자 (2a) 와 재배선층 (4) 내의 배선 (5) 은 전기적으로 접속되어 있다. 배선 (5) 의 일단이 단자 (2a) 에 접속되고, 타단이 외부 접속 단자 (7) 에 접속된다. 단자 (2a) 와 외부 접속 단자 (7) 사이의 배선 (5) 은 전체면에 걸쳐 층간 절연막 (6) 에 덮여 있다.
도 1 에 나타내는 바와 같이, 평면에서 (A 화살표에서 보아) 보아, 재배선층 (4) 은, 반도체 칩 (2) 보다 크게 형성되어 있다. 도 1 에 나타내는 반도체 장치 (1) 는, 팬 아웃 (Fan-Out) 형의 웨이퍼 레벨 칩 사이즈 패키지 (WLCSP) 형의 반도체 장치이다. 팬 아웃형의 반도체 장치에서는, 재배선층 (4) 중의 층간 절연막 (6) 은, 반도체 칩 (2) 뿐만 아니라 봉지재 (3) 와도 밀착한다. 반도체 칩 (2) 은, 실리콘 등의 반도체로 구성되어 있고, 내부에 회로가 형성되어 있다.
(재배선층)
재배선층 (4) 은, 주로, 배선 (5) 과 배선 (5) 의 주위를 덮는 층간 절연막 (6) 으로 구성된다. 층간 절연막 (6) 은, 배선 (5) 과의 의도하지 않은 도통을 방지한다는 관점에서, 절연성이 높은 부재인 것이 바람직하다.
여기서, 본 실시형태에 있어서의 「재배선층 (4)」 이란, 상기한 바와 같이, 배선 (5) 과 층간 절연막 (6) 을 갖는 박막의 층이고, 인터포저나 프린트 배선판을 포함하지 않는다. 도 4 는, 플립 칩 BGA 와, 팬 아웃 (Fan-Out) 형 WLCSP 의 비교도이다. 반도체 장치 (반도체 IC) (1) (도 1 참조) 는 재배선층 (4) 을 사용하고 있기 때문에, 도 4 에 나타내는 바와 같이, 플립 칩 BGA 등의 인터포저가 사용되는 반도체 장치와 비교하여 얇다.
본 실시형태에서는, 재배선층 (4) 의 막 두께를, 3 ∼ 30 ㎛ 정도로 할 수 있다. 재배선층 (4) 의 막 두께는 1 ㎛ 이상이어도 되고, 5 ㎛ 이상이어도 되고, 10 ㎛ 이상이어도 된다. 또한, 재배선층 (4) 의 막 두께는 40 ㎛ 이하여도 되고, 30 ㎛ 이하여도 되고, 20 ㎛ 이하여도 된다.
반도체 장치 (1) 를 평면에서 (A 화살표에서 본) 본 경우, 이하의 도 2 와 같이 된다. 도 2 는, 본 실시형태의 반도체 장치의 평면 모식도이다. 또한, 봉지재 (3) 는, 생략되어 있다.
도 2 에 나타내는 반도체 장치 (1) 는, 재배선층 (4) 의 면적 (S1) 이, 반도체 칩 (2) 의 면적 (S2) 보다 커지도록 구성되어 있다. 재배선층 (4) 의 면적 (S1) 에 특별히 한정은 없지만, 외부 접속 단자의 수를 많게 한다는 관점에서, 재배선층 (4) 의 면적 (S1) 은, 반도체 칩 (2) 의 면적 (S2) 의 1.05 배 이상인 것이 바람직하고, 1.1 배 이상인 것이 바람직하고, 1.2 배 이상인 것이 보다 바람직하고, 1.3 배 이상인 것이 특히 바람직하다. 상한에 대해서는 특별히 한정은 없지만, 재배선층 (4) 의 면적 (S1) 은, 반도체 칩 (2) 의 면적 (S2) 의 50 배 이하여도 되고, 25 배 이하여도 되고, 10 배 이하여도 되고, 5 배 이하여도 된다. 또한, 도 2 에 있어서, 반도체 칩 (2) 에 덮여 있는 재배선층 (4) 의 부분의 면적도 재배선층 (4) 의 면적 (S1) 에 포함된다.
또한, 반도체 칩 (2) 및, 재배선층 (4) 의 외형은, 동일해도 되고, 상이해도 된다. 도 2 에서는, 반도체 칩 (2) 및 재배선층 (4) 의 외형이, 모두 사각형의 서로 유사한 형상이지만, 형상은, 사각형 이외여도 된다.
재배선층 (4) 은 1 층이어도 되고, 2 층 이상의 다층이어도 된다. 재배선층 (4) 은, 배선 (5) 과, 배선 (5) 사이를 매립하는 층간 절연막 (6) 을 포함하지만, 재배선층 (4) 중에 층간 절연막 (6) 만으로 구성되는 층이나 배선 (5) 만으로 구성되는 층이 포함되어 있어도 된다.
배선 (5) 은, 도전성이 높은 부재이면 특별히 한정은 없지만, 일반적으로 동이 사용된다.
(봉지재)
봉지재 (3) 의 재료에는 특별히 한정은 없지만, 에폭시 수지가, 내열성, 층간 절연막과의 밀착성의 관점에서 바람직하다.
도 1 에 나타내는 바와 같이, 봉지재 (3) 는, 반도체 칩 (2), 및, 재배선층 (4) 에 직접 접하고 있는 것이 바람직하다. 이에 의해, 반도체 칩 (2) 의 표면으로부터 재배선층 (4) 의 표면에 이르는 봉지성을 효과적으로 향상시킬 수 있다.
봉지재 (3) 는, 단층이어도 되고, 복수의 층이 적층된 구성이어도 된다. 봉지재 (3) 가 적층 구조인 경우, 동종의 재료의 적층 구조여도 되고, 상이한 재료의 적층 구조여도 된다.
(층간 절연막)
본 실시의 제 1 양태에서는, 층간 절연막 (6) 의 i 선 (파장 365 ㎚) 의 투과율이 80 ％ 이하인 것을 특징으로 하고 있다. 또한, 투과율은, 층간 절연막 (6) 의 막 두께를, 10 ㎛ 로 환산했을 때의 값이다. 또한, 막 두께가 10 미크론이 아닌 경우에는 (y 미크론이라고 한다), 측정한 투과율에 대하여, {(투과율/100)10/y} × 100 으로 함으로써, 10 미크론 환산한 투과율을 산출하였다. 층간 절연막 (6) 의 i 선 (파장 365 ㎚) 의 투과율이, 80 ％ 이하이면, 재배선층 (4) 중의 층간 절연막 (6) 과 봉지재 (3) 의 밀착성이 우수한 이유는 확실하지 않지만, 본 발명자들은, 이하와 같이 추측한다.
팬 아웃형의 반도체 장치의 제조 과정에서, 재배선층 (4) 을 형성하기 위해서, 반도체 칩 (2) 및 봉지재 (3) 로 구성되는 칩 봉지체 상에, 감광성 수지 조성물을 도포한다. 계속해서, 감광성 수지 조성물을, i 선을 포함하는 광으로 노광한다. 그 후, 감광성 수지 조성물을 현상, 경화시킴으로써, 감광성 수지 조성물의 경화물이 있는 부분과 없는 부분을 선택적으로 형성한다. 감광성 수지 조성물의 경화물은, 층간 절연막 (6) 이 된다. 또한, 감광성 수지 조성물의 경화물이 없는 부분에는, 배선 (5) 이 형성된다. 통상적으로, 재배선층 (4) 은 다층이 되는 경우가 많다. 즉, 층간 절연막 (6) 과 배선 (5) 상에 추가로 감광성 수지 조성물을 도포하고, 노광, 현상, 경화 공정을 거쳐, 재배선층 상에 재배선층을 추가로 형성한다.
1 층째의 재배선층 형성을 위한 노광시나 2 층째의 재배선층 형성을 위한 노광시에 있어서, 층간 절연막의 i 선 (파장 365 ㎚) 의 투과율이 높으면, i 선에 의해 봉지재 (3) 가 분해, 열화하는 것으로 생각된다. 이에 의해, 층간 절연막과 봉지재 (3) 의 밀착성이 저하한다. 특히, 에폭시 수지는, i 선에 의해 분해, 열화하기 쉽다. 따라서, 봉지재 (3) 에 에폭시 수지를 사용한 경우, i 선에 의해 에폭시 수지가 분해, 열화하여, 층간 절연막과 봉지재 (3) 의 밀착성의 저하가 촉진되는 것으로 생각된다.
본 실시형태의 층간 절연막 (6) 은, i 선 (파장 365 ㎚) 의 투과율이, 80 ％ 이하로 낮은 i 선 투과율을 갖는다. 이 때문에, 본 실시형태에서는, i 선에 의한 봉지재 (3) 의 분해, 열화가 잘 발생하지 않고, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성을 높게 할 수 있는 것으로 추측한다. 또한, i 선 (파장 365 ㎚) 의 투과율이 높은 층간 절연막을 사용한 경우에도, 층간 절연막을 두껍게 함으로써, i 선 (파장 365 ㎚) 의 투과율을 낮게 하는 것은 가능하다. 그러나, 반도체 장치 전체가 두꺼워진다는 디메리트가 발생한다. 본 실시형태의 반도체 장치는, 반도체 장치 전체를 두껍게 하지 않고, i 선 (파장 365 ㎚) 의 투과율을 낮게 하는 것이 가능해져, 재배선층 중의 층간 절연막과 봉지재의 밀착성이 우수하다.
층간 절연막 (6) 의 i 선 (파장 365 ㎚) 의 투과율은, 재배선층 중의 층간 절연막과 봉지재의 밀착성의 관점에서, 80 ％ 이하인 것이 바람직하고, 78 ％ 이하인 것이 바람직하고, 76 ％ 이하인 것이 바람직하고, 74 ％ 이하인 것이 바람직하고, 72 ％ 이하인 것이 바람직하고, 70 ％ 이하인 것이 바람직하고, 68 ％ 이하인 것이 바람직하고, 66 ％ 이하인 것이 바람직하고, 64 ％ 이하인 것이 바람직하고, 62 ％ 이하인 것이 바람직하고, 60 ％ 이하인 것이 바람직하고, 58 ％ 이하인 것이 바람직하고, 56 ％ 이하인 것이 바람직하고, 54 ％ 이하인 것이 바람직하고, 52 ％ 이하인 것이 바람직하고, 50 ％ 이하인 것이 바람직하고, 48 ％ 이하인 것이 바람직하고, 46 ％ 이하인 것이 바람직하고, 44 ％ 이하인 것이 바람직하고, 42 ％ 이하인 것이 바람직하고, 40 ％ 이하인 것이 바람직하고, 38 ％ 이하인 것이 바람직하고, 36 ％ 이하인 것이 바람직하고, 34 ％ 이하인 것이 바람직하고, 32 ％ 이하인 것이 바람직하고, 30 ％ 이하인 것이 바람직하고, 28 ％ 이하인 것이 바람직하고, 26 ％ 이하인 것이 바람직하고, 24 ％ 이하인 것이 바람직하고, 22 ％ 이하인 것이 바람직하고, 20 ％ 이하인 것이 바람직하고, 18 ％ 이하인 것이 바람직하고, 16 ％ 이하인 것이 바람직하고, 14 ％ 이하인 것이 바람직하고, 12 ％ 이하인 것이 바람직하다.
또한, 층간 절연막 (6) 의 i 선 (파장 365 ㎚) 의 투과율은, 10 ％ 이하인 것이 바람직하고, 9 ％ 이하인 것이 바람직하고, 8 ％ 이하인 것이 바람직하고, 7 ％ 이하인 것이 바람직하고, 6 ％ 이하인 것이 바람직하고, 5 ％ 이하인 것이 바람직하고, 4 ％ 이하인 것이 바람직하고, 3 ％ 이하인 것이 바람직하고, 2 ％ 이하인 것이 바람직하다.
또한, 층간 절연막 (6) 의 i 선 (파장 365 ㎚) 의 투과율의 하한에 대해서는 특별히 한정은 없지만, 층간 절연막 (6) 의 패턴 형상을 양호하게 한다는 관점에서, 0.1 ％ 이상인 것이 바람직하고, 0.5 ％ 이상인 것이 바람직하고, 1 ％ 이상인 것이 바람직하고, 3 ％ 이상인 것이 바람직하고, 5 ％ 이상인 것이 바람직하고, 10 ％ 이상인 것이 바람직하고, 15 ％ 이상인 것이 바람직하고, 20 ％ 이상인 것이 바람직하고, 25 ％ 이상인 것이 바람직하고, 30 ％ 이상인 것이 바람직하고, 35 ％ 이상인 것이 바람직하고, 40 ％ 이상인 것이 바람직하다.
또한, 재배선층 (4) 중의 층간 절연막 (6) 은 다층이어도 된다. 즉, 재배선층 (4) 은, 재배선층 (4) 을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 제 1 층간 절연막층과 제 2 층간 절연막층 사이에 형성된 중간층을 포함하고 있어도 된다. 중간층이란 예를 들어 배선 (5) 이다.
제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 조성이어도 되고 상이한 조성이어도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 i 선 투과율이어도 되고 상이한 i 선 투과율이어도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 막 두께여도 되고, 상이한 막 두께여도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층이 상이한 조성이나 상이한 i 선 투과율이나 상이한 막 두께이면, 각 층간 절연막층에 상이한 성질을 갖게 하는 것이 가능해져, 바람직하다.
층간 절연막 (6) 이 다층인 경우, 복수 있는 층 중, 적어도 1 층의 i 선 투과율이 80 ％ 이하이면 되지만, 봉지재 (3) 와 접하는 층간 절연막층 (제 1 층간 절연막층) 의 i 선 투과율이 80 ％ 이하인 것이 바람직하다. 봉지재 (3) 에 접하는 층간 절연막층의 i 선 투과율이 80 ％ 이하이면, 봉지재 (3) 에 접하지 않는 층간 절연막층을 형성할 때에, i 선을 효율적으로 흡수할 수 있고, 봉지재의 열화를 방지할 수 있다. 각 층간 절연막층의 바람직한 i 선의 투과율의 범위는, 층간 절연막 (6) 의 바람직한 i 선의 투과율의 범위와 동일하다.
본 실시의 제 2 양태에서는, 층간 절연막 (6) 의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것을 특징으로 하고 있다. 이하, 「5 ％ 중량 감소 온도」 를 간단히 「중량 감소 온도」 라고 기재한다. 중량 감소 온도가 300 ℃ 이하이면 층간 절연막 (6) 과 봉지재 (3) 의 고온 처리시의 밀착성이 우수하다. 그 이유는 확실하지 않지만, 본 발명자들은, 이하와 같이 추측한다.
팬 아웃형의 반도체 장치 (1) (도 1 참조) 의 제조 과정에서, 재배선층 (4) 을 형성하기 위해서, 반도체 칩 (2) 및 봉지재 (3) 로 구성되는 칩 봉지체 상에, 감광성 수지 조성물을 도포한다. 계속해서, 감광성 수지 조성물을, i 선을 포함하는 광으로 노광한다. 그 후, 감광성 수지 조성물을 현상, 경화시킴으로써, 감광성 수지 조성물의 경화물이 있는 부분과 없는 부분을 선택적으로 형성한다. 감광성 수지 조성물의 경화물은, 층간 절연막 (6) 이 된다. 또한, 감광성 수지 조성물의 경화물이 없는 부분에는, 배선 (5) 이 형성된다. 통상적으로, 재배선층 (4) 은 다층이 되는 경우가 많다. 즉, 층간 절연막 (6) 과 배선 (5) 상에 추가로 감광성 수지 조성물이 도포, 노광, 현상, 및 경화된다.
그런데, 층간 절연막 (6) 과 배선 (5) 을 형성하는 공정에서는, 제조 방법에 따라서는, 리플로우 공정이 포함되는 경우가 있어, 봉지재 (3) 에 열을 긴 시간 가하면, 봉지재 (3) 로부터 가스가 발생할 가능성이 있다. 층간 절연막 (6) 의 밀도가 큰, 즉, 층간 절연막 (6) 의 중량 감소 온도가 높은 경우, 봉지재 (3) 로부터 발생한 가스가 밖으로 잘 빠져나가지 않는다. 그 때문에, 봉지재 (3) 와 층간 절연막 (6) 의 계면에 가스가 모여, 봉지재 (3) 와 층간 절연막 (6) 이 박리되기 쉬워진다. 특히, 에폭시 수지는, 가스가 발생하기 쉽다. 따라서, 봉지재 (3) 에 에폭시 수지를 사용한 경우, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 저하가 촉진되는 것으로 생각된다.
본 실시형태의 층간 절연막 (6) 은, 중량 감소 온도가 300 ℃ 이하로 낮다. 이 때문에, 본 실시형태에서는, 층간 절연막으로부터 가스가 빠지기 쉬워, 봉지재 (3) 로부터 가스가 발생하기 쉬운 조건하에서도, 층간 절연막 (6) 과 봉지재 (3) 의 박리가 적고, 고온 처리시의 밀착성이 높은 것으로 추측한다.
층간 절연막 (6) 의 중량 감소 온도는, 층간 절연막 (6) 과 봉지재 (3) 의 고온 처리 후의 밀착성의 관점에서, 300 ℃ 이하가 바람직하고, 295 ℃ 이하가 바람직하고, 290 ℃ 이하가 바람직하고, 285 ℃ 이하가 바람직하고, 280 ℃ 이하가 바람직하고, 275 ℃ 이하가 바람직하고, 270 ℃ 이하가 바람직하고, 260 ℃ 이하가 바람직하고, 250 ℃ 이하가 바람직하고, 240 ℃ 이하가 바람직하고, 230 ℃ 이하가 바람직하다.
또한, 층간 절연막 (6) 의 중량 감소 온도의 하한에 대해서는 특별히 한정은 없지만, 80 ℃ 이상이어도 되고, 100 ℃ 이상이어도 되고, 120 ℃ 이상이어도 되고, 150 ℃ 이상이어도 된다.
또한, 재배선층 (4) 중의 층간 절연막 (6) 은 다층이어도 된다. 즉, 재배선층 (4) 은, 재배선층 (4) 을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 제 1 층간 절연막층과 제 2 층간 절연막층 사이에 형성된 중간층을 포함하고 있어도 된다. 중간층이란 예를 들어 배선 (5) 이다.
제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 조성이어도 되고 상이한 조성이어도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 중량 감소 온도여도 되고 상이한 중량 감소 온도여도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 막 두께여도 되고, 상이한 막 두께여도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층이 상이한 조성이나 상이한 중량 감소 온도나 상이한 막 두께이면, 각 층간 절연막층에 상이한 성질을 갖게 하는 것이 가능해져, 바람직하다.
층간 절연막 (6) 이 다층인 경우, 복수 있는 층 중, 적어도 1 층의 층간 절연막 (6) 의 중량 감소 온도가 300 ℃ 이하이면 된다. 그러나, 봉지재 (3) 와 층간 절연막층 사이가 가스에 의해 박리되기 쉬워지기 때문에, 봉지재 (3) 와 접하는 층간 절연막층의 층간 절연막 (6) 의 중량 감소 온도가 300 ℃ 이하인 것이 바람직하다. 봉지재 (3) 에 접하는 층간 절연막층의 층간 절연막 (6) 의 중량 감소 온도가 300 ℃ 이하이면, 봉지재 (3) 에서 발생한 가스를 효율적으로 빼내는 것이 가능해진다. 각 층간 절연막층의 바람직한 중량 감소 온도는, 층간 절연막 (6) 의 바람직한 중량 감소 온도와 동일하다.
본 실시의 제 3 양태에서는, 층간 절연막 (6) 의 면내 굴절률과 면외 굴절률의 차가 0.0150 미만인 것을 특징으로 하고 있다. 여기서 면내 굴절률이란, 두께 z, 폭 x, 길이 y 의 층간 절연막 (6) 의 x 방향과 y 방향의 파장 1310 ㎚ 에 있어서의 굴절률의 평균치이다. 면외 굴절률이란 z 방향의 파장 1310 ㎚ 에 있어서의 굴절률이다. 이하, 파장 1310 ㎚ 에 있어서의 면내 굴절률과 면외 굴절률의 차의 절대치를 굴절률차라고 한다.
또한, 층간 절연막 (6) 의 폭 x 방향이란 도 2 에 있어서의 층간 절연막 (6) 의 평면 방향이고, 길이 y 방향이란 도 2 에 있어서의 층간 절연막 (6) 의 평면 방향이고 또한 폭 x 방향에 수직인 방향이고, 두께 z 방향이란, 폭 x 방향 및 길이 y 방향에 수직인 방향으로 한다.
굴절률차가 0.0150 미만이면 층간 절연막 (6) 과 봉지재 (3) 의 고온 처리시의 밀착성이 우수하다. 그 이유는 확실하지 않지만, 본 발명자들은, 이하와 같이 추측한다.
팬 아웃형의 반도체 장치 (1) (도 1 참조) 의 제조 과정에서, 재배선층 (4) 을 형성하기 위해서, 반도체 칩 (2) 및 봉지재 (3) 로 구성되는 칩 봉지체 상에, 감광성 수지 조성물을 도포한다. 계속해서, 감광성 수지 조성물을, i 선을 포함하는 광으로 노광한다. 그 후, 감광성 수지 조성물을 현상, 경화시킴으로써, 감광성 수지 조성물의 경화물이 있는 부분과 없는 부분을 선택적으로 형성한다. 감광성 수지 조성물의 경화물은, 층간 절연막 (6) 이 된다. 또한, 감광성 수지 조성물의 경화물이 없는 부분에는, 배선 (5) 이 형성된다. 통상적으로, 재배선층 (4) 은 다층이 되는 경우가 많다. 즉, 층간 절연막 (6) 과 배선 (5) 상에 추가로 감광성 수지 조성물이 도포, 노광, 현상, 및 경화된다.
그런데, 층간 절연막 (6) 과 배선 (5) 을 형성하는 공정에서는, 제조 방법에 따라서는, 리플로우 공정이 포함되는 경우가 있다. 리플로우 공정에서는, 긴 시간 봉지재에 열을 가하면, 봉지재로부터 가스가 발생할 가능성이 있다. 층간 절연막 (6) 이 면내 방향으로 분자 사슬이 제대로 나열되어 있고, 패킹되어 있는 경우, 즉, 굴절률차가 큰 경우, 봉지재로부터 발생한 가스가 층간 절연막 (6) 을 통과할 수 없어, 밖으로 빠져나오기 어렵다. 그 때문에, 봉지재 (3) 와 층간 절연막 (6) 의 계면에 가스가 모여, 봉지재 (3) 와 층간 절연막 (6) 이 박리되기 쉬워진다. 특히, 에폭시 수지는, 고온 열 이력에 의해 가스가 발생하기 쉽다. 따라서, 봉지재 (3) 에 에폭시 수지를 사용한 경우, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 저하가 촉진되는 것으로 생각된다.
본 실시형태의 층간 절연막 (6) 은, 굴절률차가 0.0150 미만으로 작고, 층간 절연막 (6) 의 분자 사슬의 랜덤성이 높다. 이 때문에, 본 실시형태에서는, 층간 절연막 (6) 으로부터 가스가 빠지기 쉬워, 봉지재 (3) 로부터 가스가 발생하기 쉬운 조건하에서도, 층간 절연막 (6) 과 봉지재 (3) 의 박리가 적고, 밀착성이 높은 것으로 추측한다.
층간 절연막 (6) 의 굴절률차는 층간 절연막 (6) 과 봉지재 (3) 의 고온 처리 후의 밀착성의 관점에서, 0.0150 미만인 것이 바람직하고, 0.0145 이하인 것이 바람직하고, 0.0140 이하인 것이 바람직하고, 0.0135 이하인 것이 바람직하고, 0.0130 이하인 것이 바람직하고, 0.0125 이하인 것이 바람직하고, 0.0120 이하인 것이 바람직하고, 0.0115 이하인 것이 바람직하고, 0.0110 이하인 것이 바람직하고, 0.0095 이하인 것이 바람직하고, 0.0090 이하인 것이 바람직하고, 0.0085 이하인 것이 바람직하고, 0.0080 이하인 것이 바람직하고, 0.0075 이하인 것이 바람직하고, 0.0070 이하인 것이 바람직하고, 0.0065 이하인 것이 바람직하고, 0.0060 이하인 것이 바람직하고, 0.0055 이하인 것이 바람직하고, 0.0050 이하인 것이 바람직하고, 0.0045 이하인 것이 바람직하고, 0.0040 이하인 것이 바람직하고, 0.0035 이하인 것이 바람직하고, 0.0030 이하인 것이 바람직하고, 0.0025 이하인 것이 바람직하고, 0.0020 이하인 것이 바람직하고, 0.0010 이하인 것이 바람직하다.
또한, 층간 절연막 (6) 의 굴절률차의 하한에 대해서는 특별히 한정은 없지만, 0.0000 이상이어도 되고, 0.0005 이상이어도 되고, 0.0010 이상이어도 되고, 0.0015 이상이어도 된다.
또한, 재배선층 (4) 중의 층간 절연막 (6) 은 다층이어도 된다. 즉, 재배선층 (4) 은, 재배선층 (4) 을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 제 1 층간 절연막층과 제 2 층간 절연막층 사이에 형성된 중간층을 포함하고 있어도 된다. 중간층이란 예를 들어 배선 (5) 이다.
제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 조성이어도 되고 상이한 조성이어도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 굴절률차여도 되고 상이한 굴절률차여도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층은 동일한 막 두께여도 되고, 상이한 막 두께여도 된다. 제 1 층간 절연막층과 제 2 층간 절연막층이 상이한 조성이나 상이한 굴절률차나 상이한 막 두께이면, 각 층간 절연막층에 상이한 성질을 갖게 하는 것이 가능해져, 바람직하다.
층간 절연막 (6) 이 다층인 경우, 복수 있는 층 중, 적어도 1 층의 층간 절연막 (6) 의 굴절률차가 0.0150 미만이면 되지만, 봉지재 (3) 와 층간 절연막층 사이가 가스에 의해 박리되기 쉽기 때문에, 봉지재 (3) 와 접하는 층간 절연막층의 층간 절연막 (6) 의 굴절률차가 0.0150 미만인 것이 바람직하다. 봉지재 (3) 에 접하는 층간 절연막층의 층간 절연막 (6) 의 굴절률차가 0.0150 미만이면, 봉지재 (3) 에서 발생한 가스를 효율적으로 빼내는 것이 가능해진다.
각 층간 절연막층의 바람직한 굴절률차는, 층간 절연막 (6) 의 바람직한 굴절률차와 동일하다.
(층간 절연막의 조성)
층간 절연막 (6) 의 조성에는 특별히 한정은 없지만, 예를 들어, 폴리이미드, 폴리벤조옥사졸, 또는, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 개의 화합물을 포함하는 막인 것이 바람직하다.
(층간 절연막을 형성하는 수지 조성물)
층간 절연막 (6) 의 형성에 사용하는 수지 조성물은, 감광성의 수지 조성물이면 특별히 한정은 없지만, 폴리이미드 전구체, 폴리벤조옥사졸 전구체, 또는, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 개의 화합물을 포함하는 감광성 수지 조성물인 것이 바람직하다. 층간 절연막 (6) 의 형성에 사용하는 수지 조성물은, 액체상이어도 되고 필름상이어도 된다. 또한, 층간 절연막 (6) 의 형성에 사용하는 수지 조성물은, 네거티브형의 감광성 수지 조성물이어도 되고, 포지티브형의 감광성 수지 조성물이어도 된다.
본 실시형태에서는, 감광성 수지 조성물을 노광, 및, 현상한 후의 패턴을 릴리프 패턴이라고 하고, 릴리프 패턴을 가열 경화시킨 것을 경화 릴리프 패턴이라고 한다. 이 경화 릴리프 패턴이, 층간 절연막 (6) 이 된다.
＜폴리이미드 전구체 조성물＞
(A) 감광성 수지
폴리이미드 전구체 조성물에 사용하는 감광성 수지로는, 폴리아미드, 폴리아미드산에스테르 등을 들 수 있다. 예를 들어, 폴리아미드산에스테르로는, 하기 일반식 (11) 로 나타내는 반복 단위를 포함하는 폴리아미드산에스테르를 사용할 수 있다.
[화학식 43]
Figure pat00043
R1 및 R2 는, 각각 독립적으로, 수소 원자, 탄소수 1 ∼ 30 의 포화 지방족기, 방향족기, 탄소 탄소 불포화 이중 결합을 갖는 1 가의 유기기, 또는, 탄소 탄소 불포화 이중 결합을 갖는 1 가의 이온이다. X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다. m 은 2 이상이 바람직하고, 5 이상이 보다 바람직하다.
상기 일반식 (11) 의, R1 및 R2 가 1 가의 양이온으로서 존재할 때, O 는, 부 (負) 의 전하를 띤다 (-O- 로서 존재한다). 또한, X1 과 Y1 은, 수산기를 포함하고 있어도 된다.
일반식 (11) 중의 R1 및 R2 는, 보다 바람직하게는, 하기 일반식 (12) 로 나타내는 1 가의 유기기, 또는, 하기 일반식 (13) 으로 나타내는 1 가의 유기기의 말단에 암모늄 이온을 갖는 구조이다.
[화학식 44]
Figure pat00044
(일반식 (12) 중, R3, R4 및 R5 는, 각각 독립적으로, 수소 원자 또는 탄소수 1 ∼ 5 의 유기기이고, 그리고 m1 은, 1 ∼ 20 의 정수이다.)
[화학식 45]
Figure pat00045
(일반식 (13) 중, R6, R7 및 R8 은, 각각 독립적으로, 수소 원자 또는 탄소수 1 ∼ 5 의 유기기이고, 그리고 m2 는, 1 ∼ 20 의 정수) 이다.
일반식 (11) 로 나타내는 폴리아미드산에스테르를 복수 혼합해도 된다. 또한, 일반식 (11) 로 나타내는 폴리아미드산에스테르끼리를 공중합시킨 폴리아미드산에스테르를 사용해도 된다.
X1 에 특별히 한정은 없지만, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, X1 은 방향족기를 포함하는 4 가의 유기기인 것이 바람직하다. 구체적으로는, X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 4 가의 유기기인 것이 바람직하다.
[화학식 46]
Figure pat00046
[화학식 47]
Figure pat00047
[화학식 48]
Figure pat00048
(일반식 (4) 중, R9 는 산소 원자, 황 원자, 2 가의 유기기의 어느 것이다.)
일반식 (4) 중의 R9 는 예를 들어, 탄소수 1 ∼ 40 의 2 가의 유기기나 할로겐 원자이다. R9 는 수산기를 포함해도 된다.
층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, X1 은 하기 일반식 (5) 로 나타내는 구조를 포함하는 4 가의 유기기가 특히 바람직하다.
[화학식 49]
Figure pat00049
Y1 에 특별히 한정은 없지만, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, Y1 은 방향족기를 포함하는 2 가의 유기기인 것이 바람직하다. 구체적으로는, Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 2 가의 유기기인 것이 바람직하다.
[화학식 50]
Figure pat00050
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
[화학식 51]
Figure pat00051
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 52]
Figure pat00052
(R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
일반식 (8) 중의 R22 는, 예를 들어, 탄소수 1 ∼ 40 의 2 가의 유기기나 할로겐 원자이다.
층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 2 가의 유기기가 특히 바람직하다.
[화학식 53]
Figure pat00053
상기 폴리아미드산에스테르에 있어서, 그 반복 단위 중의 X1 은, 원료로서 사용하는 테트라카르복실산 2 무수물에서 유래하고, Y1 은 원료로서 사용하는 디아민에서 유래한다.
원료로서 사용하는 테트라카르복실산 2 무수물로는, 예를 들어, 무수 피로멜리트산, 디페닐에테르-3,3',4,4'-테트라카르복실산 2 무수물, 벤조페논-3,3',4,4'-테트라카르복실산 2 무수물, 비페닐-3,3',4,4'-테트라카르복실산 2 무수물, 디페닐술폰-3,3',4,4'-테트라카르복실산 2 무수물, 디페닐메탄-3,3',4,4'-테트라카르복실산 2 무수물, 2,2-비스(3,4-무수 프탈산)프로판, 2,2-비스(3,4-무수 프탈산)-1,1,1,3,3,3-헥사플루오로프로판 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 또한, 이들은 단독으로도, 2 종 이상을 혼합하여 사용해도 된다.
원료로서 사용하는 디아민으로는, 예를 들어, p-페닐렌디아민, m-페닐렌디아민, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐에테르, 4,4'-디아미노디페닐술피드, 3,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐술피드, 4,4'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 4,4'-디아미노비페닐, 3,4'-디아미노비페닐, 3,3'-디아미노비페닐, 4,4'-디아미노벤조페논, 3,4'-디아미노벤조페논, 3,3'-디아미노벤조페논, 4,4'-디아미노디페닐메탄, 3,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐메탄, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,3-비스(3-아미노페녹시)벤젠, 비스〔4-(4-아미노페녹시)페닐〕술폰, 비스〔4-(3-아미노페녹시)페닐〕술폰, 4,4-비스(4-아미노페녹시)비페닐, 4,4-비스(3-아미노페녹시)비페닐, 비스〔4-(4-아미노페녹시)페닐〕에테르, 비스〔4-(3-아미노페녹시)페닐〕에테르, 1,4-비스(4-아미노페닐)벤젠, 1,3-비스(4-아미노페닐)벤젠, 9,10-비스(4-아미노페닐)안트라센, 2,2-비스(4-아미노페닐)프로판, 2,2-비스(4-아미노페닐)헥사플루오로프로판, 2,2-비스〔4-(4-아미노페녹시)페닐)프로판, 2,2-비스〔4-(4-아미노페녹시)페닐)헥사플루오로프로판, 1,4-비스(3-아미노프로필디메틸실릴)벤젠, 오르토-톨리딘 술폰, 9,9-비스(4-아미노페닐)플루오렌 등을 들 수 있다. 또한, 이들 벤젠 고리 상의 수소 원자의 일부가 치환된 것이어도 된다. 또한, 이들은 단독으로도, 2 종 이상을 혼합하여 사용해도 된다.
폴리아미드산에스테르 (A) 의 합성에 있어서는, 통상적으로, 후술하는 테트라카르복실산 2 무수물의 에스테르화 반응을 실시하여 얻어진 테트라카르복실산디에스테르를, 그대로 디아민과의 축합 반응에 부여하는 방법을 바람직하게 사용할 수 있다.
상기의 테트라카르복실산 2 무수물의 에스테르화 반응에 사용하는 알코올류는, 올레핀성 이중 결합을 갖는 알코올이다. 구체적으로는, 2-하이드록시에틸메타크릴레이트, 2-메타크릴로일옥시에틸알코올, 글리세린디아크릴레이트, 글리세린디메타크릴레이트 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 이들 알코올류는, 단독 또는 2 종 이상을 혼합하여 사용할 수 있다.
본 실시형태에 사용하는 폴리아미드산에스테르 (A) 의 구체적인 합성 방법에 관해서는, 종래 공지된 방법을 채용할 수 있다. 합성 방법에 대해서는, 예를 들어, 국제 공개 제00/43439호 팜플렛에 나타나 있는 방법을 들 수 있다. 즉, 테트라카르복실산디에스테르를, 한 번 테트라카르복실산디에스테르디산염화물로 변환하고, 그 테트라카르복실산디에스테르디산염화물과 디아민을 염기성 화합물의 존재하에서 축합 반응에 부여하여, 폴리아미드산에스테르 (A) 를 제조하는 방법을 들 수 있다. 또한, 테트라카르복실산디에스테르와 디아민을 유기 탈수제의 존재하에서 축합 반응에 부여하는 방법에 의해 폴리아미드산에스테르 (A) 를 제조하는 방법을 들 수 있다.
유기 탈수제의 예로는, 디시클로헥실카르보디이미드 (DCC), 디에틸카르보디이미드, 디이소프로필카르보디이미드, 에틸시클로헥실카르보디이미드, 디페닐카르보디이미드, 1-에틸-3-(3-디메틸아미노프로필)카르보디이미드, 1-시클로헥실-3-(3-디메틸아미노프로필)카르보디이미드 염산염 등을 들 수 있다.
본 실시형태에 사용하는 폴리아미드산에스테르 (A) 의 중량 평균 분자량은, 6000 ∼ 150000 인 것이 바람직하고, 7000 ∼ 50000 인 것이 보다 바람직하고, 7000 ∼ 20000 인 것이 보다 바람직하다.
(B1) 광 개시제
층간 절연막 (6) 의 형성에 사용하는 수지 조성물이 네거티브형의 감광성 수지인 경우, 광 개시제를 첨가한다. 광 개시제로는, 예를 들어, 벤조페논, o-벤조일벤조산메틸, 4-벤조일-4'-메틸디페닐케톤, 디벤질케톤, 및 플루오레논 등의 벤조페논 유도체, 2,2'-디에톡시아세토페논, 및 2-하이드록시-2-메틸프로피오페논 등의 아세토페논 유도체, 1-하이드록시시클로헥실페닐케톤, 티오크산톤, 2-메틸티오크산톤, 2-이소프로필티오크산톤, 및 디에틸티오크산톤 등의 티오크산톤 유도체, 벤질, 벤질디메틸케탈 및, 벤질-β-메톡시에틸아세탈 등의 벤질 유도체, 벤조인메틸에테르 등의 벤조인 유도체, 2,6-디(4'-디아지도벤잘)-4-메틸시클로헥사논, 및 2,6'-디(4'-디아지도벤잘)시클로헥사논 등의 아지드류, 1-페닐-1,2-부탄디온-2-(O-메톡시카르보닐)옥심, 1-페닐프로판디온-2-(O-메톡시카르보닐)옥심, 1-페닐프로판디온-2-(O-에톡시카르보닐)옥심, 1-페닐프로판디온-2-(O-벤조일)옥심, 1,3-디페닐프로판트리온-2-(O-에톡시카르보닐)옥심, 1-페닐-3-에톡시프로판트리온-2-(O-벤조일)옥심 등의 옥심류, N-페닐글리신 등의 N-아릴글리신류, 벤조일퍼옥시드 등의 과산화물류, 방향족 비이미다졸류, 그리고 티타노센류 등이 사용된다. 이들 중, 광 감도의 점에서 상기 옥심류가 바람직하다.
이들 광 개시제의 첨가량은, 폴리아미드산에스테르 (A) 100 질량부에 대하여, 1 ∼ 40 질량부가 바람직하고, 2 ∼ 20 질량부가 보다 바람직하다. 광 개시제를 폴리아미드산에스테르 (A) 100 질량부에 대하여 1 질량부 이상 첨가함으로써, 광 감도가 우수하다. 또한, 40 질량부 이하 첨가함으로써 후막 경화성이 우수하다.
(B2) 광 산발생제
층간 절연막 (6) 의 형성에 사용하는 수지 조성물이 포지티브형의 감광성 수지인 경우, 광 산발생제를 첨가한다. 광 산발생제를 함유함으로써, 자외선 노광부에 산이 발생하고, 노광부의 알칼리 수용액에 대한 용해성이 증대한다. 이에 의해, 포지티브형 감광성 수지 조성물로서 사용할 수 있다.
광 산발생제로는, 퀴논디아지드 화합물, 술포늄염, 포스포늄염, 디아조늄염, 요오드늄염 등을 들 수 있다. 이 중에서도 우수한 용해 억제 효과를 발현하고, 고감도의 포지티브형 감광성 수지 조성물이 얻어진다는 점에서, 퀴논디아지드 화합물이 바람직하게 사용된다. 또한, 광 산발생제를 2 종 이상 함유해도 된다.
(C) 첨가제
본 실시의 제 1 양태에 있어서의 층간 절연막의 i 선 투과율은, 첨가제의 양으로 조절할 수 있다. i 선 투과율을 저하시키는 첨가제로는, 예를 들어, 2-(5-클로로-2H-벤조트리아졸-2-일)-6-t-부틸-4-메틸페놀, 2,4,6-트리스(2-하이드록시-4-헥실록시-3-메틸페닐)-1,3,5-트리아진 등을 사용할 수 있다.
본 실시의 제 2 양태에서는, 층간 절연막 (6) 의 중량 감소 온도는, 첨가제의 종류나 양으로 조절할 수 있다. 휘발하기 쉬운 첨가제를 사용함으로써 층간 절연막의 밀도를 낮게 하여, 중량 감소 온도를 낮게 할 수 있다. 중량 감소 온도를 낮게 하는 첨가제로는, 예를 들어, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등을 사용할 수 있다. 첨가제의 양은 목표로 하는 중량 감소 온도에 따라 적절히 조정하면 된다. 이 외에, 릴리프 패턴의 열 경화의 온도를 낮게 함으로써 층간 절연막 (6) 의 중량 감소 온도를 낮게 할 수 있다.
본 실시의 제 3 양태에서는, 층간 절연막 (6) 의 면내 굴절률과 면외 굴절률의 차는, 첨가제의 종류나 양으로 조절할 수 있다. 부피가 큰 구조를 갖는 첨가제를 사용하면, 폴리머 분자 사슬 사이에 첨가제가 들어가, 폴리머 분자 사슬의 나열이 흐트러진다. 폴리머 분자 사슬의 나열이 흐트러짐으로써, 폴리머 분자 사슬 사이의 분자간력이 저하하여, 분자 사슬이 면내 방향, 면외 방향으로 랜덤상으로 나열되기 쉬워져, 면내 굴절률과 면외 굴절률의 차를 작게 할 수 있다. 부피가 큰 구조를 갖는 첨가제로는, 예를 들어 비시클로 구조를 갖는 첨가제 등을 들 수 있다. 굴절률차를 작게 하는 첨가제로는, 예를 들어, 비시클로옥탄, 아다만탄 등을 사용할 수 있다. 또한, 첨가제의 양에 대해서는 목표로 하는 면내 굴절률과 면외 굴절률의 차에 따라 적절히 조정하면 된다. 이 외에, 릴리프 패턴의 열 경화시의 온도를 낮게 함으로써 면내 굴절률과 면외 굴절률의 차를 작게 할 수도 있다.
(D) 용매
각 성분이 용해 또는 분산 가능한 용매이면 특별히 한정되지 않는다. 예를 들어, N-메틸-2-피롤리돈, γ-부티로락톤, 아세톤, 메틸에틸케톤, 디메틸술폭시드 등을 들 수 있다. 이들 용매는, 도포 막 두께, 점도에 따라, (A) 감광성 수지 100 질량부에 대하여, 30 ∼ 1500 질량부의 범위로 사용할 수 있다.
(E) 그 외
폴리이미드 전구체 조성물에는 가교제를 함유시켜도 된다. 가교제로는, 폴리이미드 전구체 조성물을 노광, 현상한 후, 가열 경화할 때에, (A) 감광성 수지를 가교할 수 있거나, 또는 가교제 자체가 가교 네트워크를 형성할 수 있는 가교제를 사용할 수 있다. 가교제를 사용함으로써, 경화막 (층간 절연막) 의 내열성 및 내약품성을 더욱 강화할 수 있다.
그 외, 광 감도를 향상시키기 위한 증감제, 기재와의 접착성 향상을 위한 접착 보조제 등을 포함하고 있어도 된다.
(현상)
폴리이미드 전구체 조성물을 노광한 후, 불필요 부분을 현상액으로 씻어낸다. 사용하는 현상액으로는, 특별히 제한은 없지만, 용제로 현상을 실시하는 폴리이미드 전구체 조성물의 경우에는, N,N-디메틸포름아미드, 디메틸술폭시드, N,N-디메틸아세트아미드, N-메틸-2-피롤리돈, 시클로펜타논, γ-부티로락톤, 아세트산에스테르류 등의 양용매, 이들 양용매와 저급 알코올, 물, 방향족 탄화수소 등의 빈용매의 혼합 용매 등이 사용된다. 현상 후에는 필요에 따라 빈용매 등으로 린스 세정을 실시한다.
알칼리성 수용액으로 현상을 실시하는 폴리이미드 전구체 조성물의 경우에는, 수산화테트라메틸암모늄의 수용액, 디에탄올아민, 디에틸아미노에탄올, 수산화나트륨, 수산화칼륨, 탄산나트륨, 탄산칼륨, 트리에틸아민, 디에틸아민, 메틸아민, 디메틸아민, 아세트산디메틸아미노에틸, 디메틸아미노에탄올, 디메틸아미노에틸메타크릴레이트, 시클로헥실아민, 에틸렌디아민, 헥사메틸렌디아민 등의 알칼리성을 나타내는 화합물의 수용액이 바람직하다.
(열 경화)
현상 후, 노광 후의 폴리이미드 전구체 조성물을 가열함으로써, 폴리이미드 전구체를 폐환하여, 폴리이미드를 형성한다. 이 폴리이미드가 경화 릴리프 패턴, 즉, 층간 절연막 (6) 이 된다.
본 실시의 제 1 양태 및 제 2 양태에서는, 가열 온도에 특별히 한정은 없지만, 다른 부재에 대한 영향의 관점에서, 가열 온도는 낮은 온도인 것이 바람직하다. 250 ℃ 이하가 바람직하고, 230 ℃ 이하가 보다 바람직하고, 200 ℃ 이하가 보다 바람직하고, 180 ℃ 이하가 특히 바람직하다.
본 실시의 제 3 양태에서는, 폴리이미드 전구체 조성물의 열 경화를 위한 가열 온도에 특별히 한정은 없지만, 일반적으로 가열 경화 온도가 낮을 수록, 굴절률차가 작아지는 경향이 있다. 본 실시형태의 굴절률차인 0.0150 미만을 발현하는 관점에서, 당해 가열 온도는, 200 ℃ 이하가 바람직하고, 180 ℃ 이하가 바람직하고, 160 ℃ 이하가 바람직하다.
＜폴리이미드＞
상기 폴리이미드 전구체 조성물로부터 형성되는 경화 릴리프 패턴의 구조는, 하기 일반식 (1) 이 된다.
[화학식 54]
Figure pat00054
일반식 (1) 중의 X1, Y1, m 은, 일반식 (11) 중의 X1, Y1, m 과 동일하게, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다. 일반식 (11) 중의 바람직한 X1, Y1, m 은, 동일한 이유에 의해, 일반식 (1) 의 폴리이미드에 있어서도 바람직하다.
알칼리 가용성 폴리이미드의 경우에는, 폴리이미드의 말단을 수산기로 해도 된다.
＜폴리벤조옥사졸 전구체 조성물＞
(A) 감광성 수지
폴리벤조옥사졸 전구체 조성물에 사용하는 감광성 수지로는, 하기 일반식 (14) 로 나타내는 반복 단위를 포함하는 폴리(o-하이드록시아미드) 를 사용할 수 있다.
[화학식 55]
Figure pat00055
(일반식 (14) 중, U 와 V 는 2 가의 유기기이다.)
층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것이 바람직하고, 탄소수 1 ∼ 15 의 사슬형 알킬렌기 (단, 사슬형 알킬렌의 수소 원자는 할로겐 원자로 치환되어 있어도 된다) 가 보다 바람직하고, 탄소수 1 ∼ 8 이고 또한 수소 원자가 불소 원자로 치환된 사슬형 알킬렌기가 특히 바람직하다.
또한, 층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, V 는, 방향족기를 포함하는 2 가의 유기기인 것이 바람직하고, 보다 바람직하게는 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 2 가의 유기기인 것이 바람직하다.
[화학식 56]
Figure pat00056
(R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
[화학식 57]
Figure pat00057
(R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
[화학식 58]
Figure pat00058
(R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
일반식 (8) 중의 R22 는, 예를 들어, 탄소수 1 ∼ 40 의 2 가의 유기기나 할로겐 원자이다.
층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 2 가의 유기기가 특히 바람직하다.
[화학식 59]
Figure pat00059
층간 절연막 (6) 과 봉지재 (3) 의 밀착성의 관점에서, V 는, 탄소수 1 ∼ 40 의 2 가의 유기기가 바람직하고, 탄소수 1 ∼ 40 의 2 가의 사슬형 지방족기가 보다 바람직하고, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기가 특히 바람직하다.
폴리벤조옥사졸 전구체는, 일반적으로 디카르복실산 유도체와 하이드록시기 함유 디아민류로부터 합성할 수 있다. 구체적으로는, 디카르복실산 유도체를 디할라이드 유도체로 변환 후, 디아민류와의 반응을 실시함으로써 합성할 수 있다. 디할라이드 유도체로는, 디클로라이드 유도체가 바람직하다.
디클로라이드 유도체는, 디카르복실산 유도체에 할로겐화제를 작용시켜 합성할 수 있다. 할로겐화제로는, 통상적인 카르복실산의 산 클로라이드화 반응에 사용되는, 염화티오닐, 염화포스포릴, 옥시염화인, 5 염화인 등을 사용할 수 있다.
디클로라이드 유도체를 합성하는 방법으로는, 디카르복실산 유도체와 상기 할로겐화제를 용매 중에서 반응시키는 방법, 과잉의 할로겐화제 중에서 반응을 실시한 후, 과잉분을 증류 제거하는 방법 등으로 합성할 수 있다.
디카르복실산 유도체에 사용하는 디카르복실산으로는, 예를 들어, 이소프탈산, 테레프탈산, 2,2-비스(4-카르복시페닐)-1,1,1,3,3,3-헥사플루오로프로판, 4,4'-디카르복시비페닐, 4,4'-디카르복시디페닐에테르, 4,4'-디카르복시테트라페닐실란, 비스(4-카르복시페닐)술폰, 2,2-비스(p-카르복시페닐)프로판, 5-tert-부틸이소프탈산, 5-브로모이소프탈산, 5-플루오로이소프탈산, 5-클로로이소프탈산, 2,6-나프탈렌디카르복실산, 말론산, 디메틸말론산, 에틸말론산, 이소프로필말론산, 디-n-부틸말론산, 숙신산, 테트라플루오로숙신산, 메틸숙신산, 2,2-디메틸숙신산, 2,3-디메틸숙신산, 디메틸메틸숙신산, 글루타르산, 헥사플루오로글루타르산, 2-메틸글루타르산, 3-메틸글루타르산, 2,2-디메틸글루타르산, 3,3-디메틸글루타르산, 3-에틸-3-메틸글루타르산, 아디프산, 옥타플루오로아디프산, 3-메틸아디프산, 옥타플루오로아디프산, 피멜산, 2,2,6,6-테트라메틸피멜산, 수베르산, 도데카플루오로수베르산, 아젤라산, 세바스산, 헥사데카플루오로세바스산, 1,9-노난이산, 도데칸이산, 트리데칸이산, 테트라데칸이산, 펜타데칸이산, 헥사데칸이산, 헵타데칸이산, 옥타데칸이산, 노나데칸이산, 에이코산이산, 헨에이코산이산, 도코산이산, 트리코산이산, 테트라코산이산, 펜타코산이산, 헥사코산이산, 헵타코산이산, 옥타코산이산, 노나코산이산, 트리아콘탄이산, 헨트리아콘탄이산, 도트리아콘탄이산, 디글리콜산 등을 들 수 있다. 이들을 혼합하여 사용해도 된다.
하이드록시기 함유 디아민으로는, 예를 들어, 3,3'-디아미노-4,4'-디하이드록시비페닐, 4,4'-디아미노-3,3'-디하이드록시비페닐, 비스(3-아미노-4-하이드록시페닐)프로판, 비스(4-아미노-3-하이드록시페닐)프로판, 비스(3-아미노-4-하이드록시페닐)술폰, 비스(4-아미노-3-하이드록시페닐)술폰, 2,2-비스(3-아미노-4-하이드록시페닐)-1,1,1,3,3,3-헥사플루오로프로판, 2,2-비스(4-아미노-3-하이드록시페닐)-1,1,1,3,3,3-헥사플루오로프로판 등을 들 수 있다. 이들을 혼합하여 사용해도 된다.
(B2) 광 산발생제
광 산발생제는, 광 조사부의 알칼리 수용액 가용성을 증대시키는 기능을 갖는 것이다. 광 산발생제로는, 디아조나프토퀴논 화합물, 아릴디아조늄염, 디아릴요오드늄염, 트리아릴술포늄염 등을 들 수 있다. 이 중, 디아조나프토퀴논 화합물은, 감도가 높아 바람직하다.
(C) 첨가제
바람직한 첨가제의 종류나 양은, 폴리이미드 전구체 조성물의 항목에서 기재한 내용과 동일하다.
(D) 용매
각 성분을 용해 또는 분산 가능한 용매이면 특별히 한정되지 않는다.
(E) 그 외
폴리벤조옥사졸 전구체 조성물은, 가교제, 증감제, 접착 보조제, 열 산발생제 등을 포함할 수 있다.
(현상)
폴리벤조옥사졸 전구체 조성물을 노광한 후, 불필요 부분을 현상액으로 씻어낸다. 사용하는 현상액으로는 특별히 제한은 없지만, 예를 들어, 수산화나트륨, 수산화칼륨, 규산나트륨, 암모니아, 에틸아민, 디에틸아민, 트리에틸아민, 트리에탄올아민, 테트라메틸암모늄하이드록시드 등의 알칼리 수용액을 바람직한 것으로서 들 수 있다.
상기에서는, 포지티브형의 폴리벤조옥사졸 전구체 조성물을 중심으로 설명했지만, 네거티브형의 폴리벤조옥사졸 전구체 조성물이어도 된다.
(열 경화)
현상 후, 폴리벤조옥사졸 전구체 조성물을 가열함으로써 폴리벤조옥사졸 전구체를 폐환하여, 폴리벤조옥사졸을 형성한다. 이 폴리벤조옥사졸이 경화 릴리프 패턴, 즉, 층간 절연막 (6) 이 된다.
폴리벤조옥사졸 전구체 조성물의 열 경화를 위한 가열 온도에, 특별히 한정은 없지만, 다른 부재에 대한 영향의 관점에서, 가열 온도는 낮은 온도인 것이 바람직하다. 당해 가열 온도는, 250 ℃ 이하가 바람직하고, 230 ℃ 이하가 보다 바람직하고, 200 ℃ 이하가 보다 바람직하고, 180 ℃ 이하가 특히 바람직하다.
＜폴리벤조옥사졸＞
상기 폴리벤조옥사졸 전구체 조성물로부터 형성되는 경화 릴리프 패턴의 구조는, 하기 일반식 (10) 이 된다.
[화학식 60]
Figure pat00060
일반식 (10) 중의 U, V 는, 일반식 (14) 중의 U, V 와 동일하다. 일반식 (14) 중의 바람직한 U, V 는, 동일한 이유에 의해, 일반식 (10) 의 폴리벤조옥사졸에 있어서도 바람직하다.
＜페놀성 수산기를 갖는 폴리머＞
(A) 감광성 수지
분자 중에 페놀성 수산기를 갖는 수지이고, 알칼리에 대하여 가용이다. 그 구체예로는, 폴리(하이드록시스티렌) 등의 페놀성 수산기를 갖는 모노머 단위를 포함하는 비닐 중합체, 페놀 수지, 폴리(하이드록시아미드), 폴리(하이드록시페닐렌)에테르, 폴리나프톨을 들 수 있다.
이들 중에서, 비용이 저렴한 것이나 경화시의 체적 수축이 작은 점에서, 페놀 수지가 바람직하고, 노볼락형 페놀 수지가 특히 바람직하다.
페놀 수지는, 페놀 또는 그 유도체와 알데히드류의 중축합 생성물이다. 중축합은, 산 또는 염기 등의 촉매 존재하에서 실시된다. 산 촉매를 사용한 경우에 얻어지는 페놀 수지를 특별히 노볼락형 페놀 수지라고 한다.
페놀 유도체로는, 예를 들어, 페놀, 크레졸, 에틸페놀, 프로필페놀, 부틸페놀, 아밀페놀, 벤질페놀, 아다만탄페놀, 벤질옥시페놀, 자일레놀, 카테콜, 레조르시놀, 에틸레조르시놀, 헥실레조르시놀, 하이드로퀴논, 피로갈롤, 플로로글리시놀, 1,2,4-트리하이드록시벤젠, 파라로졸산, 비페놀, 비스페놀 A, 비스페놀 AF, 비스페놀 B, 비스페놀 F, 비스페놀 S, 디하이드록시디페닐메탄, 1,1-비스(4-하이드록시페닐)시클로헥산, 1,4-비스(3-하이드록시페녹시벤젠), 2,2-비스(4-하이드록시-3-메틸페닐)프로판, α,α'-비스(4-하이드록시페닐)-1,4-디이소프로필벤젠, 9,9-비스(4-하이드록시-3-메틸페닐)플루오렌, 2,2-비스(3-시클로헥실-4-하이드록시페닐)프로판, 2,2-비스(2-하이드록시-5-비페닐일)프로판, 디하이드록시벤조산 등을 들 수 있다.
알데히드 화합물로는, 포름알데히드, 파라포름알데히드, 아세트알데히드, 프로피온알데히드, 피발알데히드, 부틸알데히드, 펜타날, 헥사날, 트리옥산, 글리옥살, 시클로헥실알데히드, 디페닐아세트알데히드, 에틸부틸알데히드, 벤즈알데히드, 글리옥실산, 5-노르보르넨-2-카르복시알데히드, 말론디알데히드, 숙신디알데히드, 글루타르알데히드, 살리실알데히드, 나프토알데히드, 테레프탈알데히드 등을 들 수 있다.
(A) 성분은, (a) 불포화 탄화수소기를 가지지 않는 페놀 수지와, (b) 불포화 탄화수소기를 갖는 변성 페놀 수지를, 포함하는 것이 바람직하다. 상기 (b) 성분은, 페놀성 수산기와 다염기산 무수물의 반응에 의해 추가로 변성되어 있는 것이 보다 바람직하다.
또한, (b) 성분으로는, 기계 특성 (파단 신장, 탄성률 및 잔류 응력) 을 보다 향상시킬 수 있는 관점에서, 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지를 사용하는 것이 바람직하다.
(b) 불포화 탄화수소기를 갖는 변성 페놀 수지는, 일반적으로, 페놀 또는 그 유도체와 불포화 탄화수소기를 갖는 화합물 (바람직하게는 탄소수가 4 ∼ 100 인 것) (이하, 경우에 따라 간단히 「불포화 탄화수소기 함유 화합물」 이라고 한다) 의 반응 생성물 (이하 「불포화 탄화수소기 변성 페놀 유도체」 라고 한다) 과, 알데히드류의 축중합 생성물, 또는, 페놀 수지와 불포화 탄화수소기 함유 화합물의 반응 생성물이다.
여기서 말하는 페놀 유도체는, (A) 성분으로서의 페놀 수지의 원료로서 상기 서술한 페놀 유도체와 동일한 것을 사용할 수 있다.
불포화 탄화수소기 함유 화합물의 불포화 탄화수소기는, 레지스트 패턴의 밀착성 및 내열 충격성의 관점에서, 2 이상의 불포화기를 포함하는 것이 바람직하다. 또한, 수지 조성물로 했을 때의 상용성 및 경화막의 가요성의 관점에서는, 불포화 탄화수소기 함유 화합물은 탄소수 8 ∼ 80 의 것이 바람직하고, 탄소수 10 ∼ 60 의 것이 보다 바람직하다.
불포화 탄화수소기 함유 화합물로는, 예를 들어, 탄소수 4 ∼ 100 의 불포화 탄화수소, 카르복실기를 갖는 폴리부타디엔, 에폭시화폴리부타디엔, 리놀릴알코올, 올레일알코올, 불포화 지방산 및 불포화 지방산 에스테르이다. 바람직한 불포화 지방산으로는, 크로톤산, 미리스트올레산, 팔리톨레산, 올레산, 엘라이드산, 바크센산, 가돌레산, 에루크산, 네르본산, 리놀레산, α-리놀렌산, 엘레오스테아르산, 스테아리돈산, 아라키돈산, 에이코사펜타엔산, 클루파노돈산 및 도코사헥사엔산을 들 수 있다. 이들 중에서도 특히, 탄소수 8 ∼ 30 의 불포화 지방산과, 탄소수 1 ∼ 10 의 1 가 내지 3 가의 알코올의 에스테르가 보다 바람직하고, 탄소수 8 ∼ 30 의 불포화 지방산과 3 가의 알코올인 글리세린의 에스테르가 특히 바람직하다.
탄소수 8 ∼ 30 의 불포화 지방산과 글리세린의 에스테르는, 식물유로서 상업적으로 입수 가능하다. 식물유는, 요오드가가 100 이하인 불건성유, 100 을 초과하고 130 미만인 반건성유 또는 130 이상인 건성유가 있다. 불건성유로서, 예를 들어, 올리브유, 나팔꽃 종자유, 카슈 열매유, 산다화유, 동백유, 피마자유 및 땅콩유를 들 수 있다. 반건성유로서, 예를 들어, 콘유, 면실유 및 참기름을 들 수 있다. 건성유로는, 예를 들어, 오동나무유, 아마인유, 대두유, 호두유, 새플라워유, 해바라기유, 들기름 및 겨자유를 들 수 있다. 또한, 이들 식물유를 가공하여 얻어지는 가공 식물유를 사용해도 된다.
상기 식물유 중에서, 페놀 혹은 그 유도체 또는 페놀 수지와 식물유의 반응에 있어서, 과도한 반응의 진행에 수반하는 겔화를 방지하여, 수율이 향상되는 관점에서, 불건성유를 사용하는 것이 바람직하다. 한편, 레지스트 패턴의 밀착성, 기계 특성 및 내열 충격성이 향상되는 관점에서는 건성유를 사용하는 것이 바람직하다. 건성유 중에서도, 본 발명에 의한 효과를 보다 유효하고 또한 확실하게 발휘할 수 있는 점에서, 오동나무유, 아마인유, 대두유, 호두유 및 새플라워유가 바람직하고, 오동나무유 및 아마인유가 보다 바람직하다.
이들 불포화 탄화수소기 함유 화합물은, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.
(b) 성분을 조제하는 데에 있어서, 먼저, 상기 페놀 유도체와 상기 불포화 탄화수소기 함유 화합물을 반응시켜, 불포화 탄화수소기 변성 페놀 유도체를 제작한다. 상기 반응은, 50 ∼ 130 ℃ 에서 실시하는 것이 바람직하다. 페놀 유도체와 불포화 탄화수소기 함유 화합물의 반응 비율은, 경화막 (레지스트 패턴) 의 가요성을 향상시키는 관점에서, 페놀 유도체 100 질량부에 대하여, 불포화 탄화수소기 함유 화합물 1 ∼ 100 질량부인 것이 바람직하고, 5 ∼ 50 질량부인 것이 보다 바람직하다. 불포화 탄화수소기 함유 화합물이 1 질량부 미만에서는, 경화막의 가요성이 저하하는 경향이 있고, 100 질량부를 초과하면, 경화막의 내열성이 저하하는 경향이 있다. 상기 반응에 있어서는, 필요에 따라, p-톨루엔술폰산, 트리플루오로메탄술폰산 등을 촉매로서 사용해도 된다.
상기 반응에 의해 생성되는 불포화 탄화수소기 변성 페놀 유도체와, 알데히드류를 중축합시킴으로써, 불포화 탄화수소기 함유 화합물에 의해 변성된 페놀 수지가 생성된다. 알데히드류는, 페놀 수지를 얻기 위해서 사용되는 알데히드류로서 상기 서술한 것과 동일한 것을 사용할 수 있다.
상기 알데히드류와 상기 불포화 탄화수소기 변성 페놀 유도체의 반응은, 중축합 반응이고, 종래 공지된 페놀 수지의 합성 조건을 사용할 수 있다. 반응은, 산 또는 염기 등의 촉매의 존재하에서 실시하는 것이 바람직하고, 산 촉매를 사용하는 것이 보다 바람직하다. 산 촉매로는, 예를 들어, 염산, 황산, 포름산, 아세트산, p-톨루엔술폰산 및 옥살산을 들 수 있다. 이들 산 촉매는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.
상기 반응은, 통상적으로 반응 온도 100 ∼ 120 ℃ 에서 실시하는 것이 바람직하다. 또한, 반응 시간은 사용하는 촉매의 종류나 양에 따라 상이하지만, 통상적으로 1 ∼ 50 시간이다. 반응 종료 후, 반응 생성물을 200 ℃ 이하의 온도에서 감압 탈수함으로써 불포화 탄화수소기 함유 화합물에 의해 변성된 페놀 수지가 얻어진다. 또한, 반응에는, 톨루엔, 자일렌, 메탄올 등의 용매를 사용할 수 있다.
불포화 탄화수소기 함유 화합물에 의해 변성된 페놀 수지는, 상기 서술한 불포화 탄화수소기 변성 페놀 유도체를, m-자일렌과 같은 페놀 이외의 화합물과 함께 알데히드류와 중축합함으로써 얻을 수도 있다. 이 경우, 페놀 유도체와 불포화 탄화수소기 함유 화합물을 반응시켜 얻어지는 화합물에 대한 페놀 이외의 화합물의 몰비는, 0.5 미만인 것이 바람직하다.
(b) 성분은, 상기 (a) 성분의 페놀 수지와 불포화 탄화수소기 함유 화합물을 반응시켜 얻을 수도 있다.
페놀 수지와 반응시키는 불포화 탄화수소기 함유 화합물은, 상기 서술한 불포화 탄화수소기 함유 화합물과 동일한 것을 사용할 수 있다.
페놀 수지와 불포화 탄화수소기 함유 화합물의 반응은, 통상적으로, 50 ∼ 130 ℃ 에서 실시하는 것이 바람직하다. 또한, 페놀 수지와 불포화 탄화수소기 함유 화합물의 반응 비율은, 경화막 (레지스트 패턴) 의 가요성을 향상시키는 관점에서, 페놀 수지 100 질량부에 대하여, 불포화 탄화수소기 함유 화합물 1 ∼ 100 질량부인 것이 바람직하고, 2 ∼ 70 질량부인 것이 보다 바람직하고, 5 ∼ 50 질량부인 것이 더욱 바람직하다. 불포화 탄화수소기 함유 화합물이 1 질량부 미만에서는, 경화막의 가요성이 저하하는 경향이 있고, 100 질량부를 초과하면, 반응 중에 겔화할 가능성이 높아지는 경향, 및, 경화막의 내열성이 저하하는 경향이 있다. 이 때, 필요에 따라, p-톨루엔술폰산, 트리플루오로메탄술폰산 등을 촉매로서 사용해도 된다. 또한, 반응에는 톨루엔, 자일렌, 메탄올, 테트라하이드로푸란 등의 용매를 사용할 수 있다.
이상과 같은 방법에 의해 생성되는 불포화 탄화수소기 함유 화합물에 의해 변성된 페놀 수지 중에 남은 페놀성 수산기에, 추가로 다염기산 무수물을 반응시킨다. 이에 의해, 산 변성한 페놀 수지를 (b) 성분으로서 사용할 수도 있다. 다염기산 무수물로 산 변성함으로써, 카르복실기가 도입되고, (b) 성분의 알칼리 수용액 (현상액) 에 대한 용해성이 보다 더욱 향상된다.
다염기산 무수물은, 복수의 카르복실기를 갖는 다염기산의 카르복실기가 탈수 축합하여 형성된 산무수물기를 가지고 있으면, 특별히 한정되지 않는다. 다염기산 무수물로는, 예를 들어, 무수 프탈산, 무수 숙신산, 옥테닐 무수 숙신산, 펜타도데세닐 무수 숙신산, 무수 말레산, 무수 이타콘산, 테트라하이드로 무수 프탈산, 헥사하이드로 무수 프탈산, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 나딕산, 3,6-엔도메틸렌테트라하이드로 무수 프탈산, 메틸엔도메틸렌테트라하이드로 무수 프탈산, 테트라브로모 무수 프탈산 및 무수 트리멜리트산 등의 2 염기산 무수물, 비페닐테트라카르복실산 2 무수물, 나프탈렌테트라카르복실산 2 무수물, 디페닐에테르테트라카르복실산 2 무수물, 부탄테트라카르복실산 2 무수물, 시클로펜탄테트라카르복실산 2 무수물, 무수 피로멜리트산 및 벤조페논테트라카르복실산 2 무수물 등의 방향족 4 염기산 2 무수물을 들 수 있다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용해도 된다. 이들 중에서도, 다염기산 무수물은, 2 염기산 무수물인 것이 바람직하고, 테트라하이드로 무수 프탈산, 무수 숙신산 및 헥사하이드로 무수 프탈산으로 이루어지는 군에서 선택되는 1 종 이상인 것이 보다 바람직하다. 이 경우, 더욱 양호한 형상을 갖는 레지스트 패턴을 형성할 수 있다는 이점이 있다.
또한, (A) 페놀성 수산기를 갖는 알칼리 가용성 수지는, 추가로 다염기산 무수물을 반응시켜 산 변성한 페놀 수지를 함유할 수 있다. (A) 성분이 다염기산 무수물로 산 변성한 페놀 수지를 함유함으로써, (A) 성분의 알칼리 수용액 (현상액) 에 대한 용해성이 보다 더욱 향상된다.
상기 다염기산 무수물로는, 예를 들어, 무수 프탈산, 무수 숙신산, 옥테닐 무수 숙신산, 펜타도데세닐 무수 숙신산, 무수 말레산, 무수 이타콘산, 테트라하이드로 무수 프탈산, 헥사하이드로 무수 프탈산, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 나딕산, 3,6-엔도메틸렌테트라하이드로 무수 프탈산, 메틸엔도메틸렌테트라하이드로 무수 프탈산, 테트라브로모 무수 프탈산, 무수 트리멜리트산 등의 2 염기산 무수물, 비페닐테트라카르복실산 2 무수물, 나프탈렌테트라카르복실산 2 무수물, 디페닐에테르테트라카르복실산 2 무수물, 부탄테트라카르복실산 2 무수물, 시클로펜탄테트라카르복실산 2 무수물, 무수 피로멜리트산, 벤조페논테트라카르복실산 2 무수물 등의 지방족, 방향족 4 염기산 2 무수물 등을 들 수 있다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용해도 된다. 이들 중에서도, 다염기산 무수물은, 2 염기산 무수물인 것이 바람직하고, 예를 들어, 테트라하이드로 무수 프탈산, 무수 숙신산 및 헥사하이드로 무수 프탈산으로 이루어지는 군에서 선택되는 1 종 이상인 것이 보다 바람직하다.
(B2) 광 산발생제
광 산발생제로는, 디아조나프토퀴논 화합물, 아릴디아조늄염, 디아릴요오드늄염, 트리아릴술포늄염 등을 들 수 있다. 이 중, 디아조나프토퀴논 화합물은, 감도가 높아 바람직하다.
(C) 첨가제
바람직한 첨가제의 종류나 양은, 폴리이미드 전구체 조성물의 항목에서 기재한 내용과 동일하다.
(D) 용매
각 성분을 용해 또는 분산 가능한 용매이면 특별히 한정되지 않는다.
(E) 그 외
열 가교제, 증감제, 접착 보조제, 염료, 계면 활성제, 용해 촉진제, 가교 촉진제 등을 포함할 수 있다. 이 중, 열 가교제를 함유함으로써, 패턴 형성 후의 감광성 수지막을 가열하여 경화시킬 때에, 열 가교제 성분이 (A) 성분과 반응하여 가교 구조가 형성된다. 이에 의해, 저온에서의 경화가 가능해져, 막의 물러짐이나 막의 용융을 방지할 수 있다. 열 가교제 성분으로서, 구체적으로는, 페놀성 수산기를 갖는 화합물, 하이드록시메틸아미노기를 갖는 화합물, 에폭시기를 갖는 화합물을 바람직한 것으로서 사용할 수 있다.
(현상)
페놀성 수산기를 갖는 폴리머를 노광한 후, 불필요 부분을 현상액으로 씻어낸다. 사용하는 현상액으로는 특별히 제한은 없지만, 예를 들어, 수산화나트륨, 수산화칼륨, 규산나트륨, 암모니아, 에틸아민, 디에틸아민, 트리에틸아민, 트리에탄올아민, 수산화테트라메틸암모늄 (TMAH) 등의 알칼리 수용액이 바람직하게 사용된다.
(열 경화)
현상 후, 페놀성 수산기를 갖는 폴리머를 가열함으로써 페놀성 수산기를 갖는 폴리머끼리를 열 가교한다. 이 가교 후의 폴리머가 경화 릴리프 패턴, 즉, 층간 절연막 (6) 이 된다.
페놀성 수산기를 갖는 폴리머의 열 경화를 위한 가열 온도에, 특별히 한정은 없지만, 다른 부재에 대한 영향의 관점에서, 가열 온도는 낮은 온도인 것이 바람직하다. 당해 가열 온도는, 250 ℃ 이하가 바람직하고, 230 ℃ 이하가 보다 바람직하고, 200 ℃ 이하가 보다 바람직하고, 180 도 이하가 특히 바람직하다.
(반도체 장치의 제조 방법)
본 실시형태에 있어서의 반도체 장치의 제조 방법에 대하여 도 3 을 사용하여 설명한다. 도 3A 에서는, 전 공정이 완료된 웨이퍼 (10) 를 준비한다. 그리고, 도 3B 에서, 전 공정이 완료된 웨이퍼 (10) 를 다이싱하여 복수의 반도체 칩 (2) 을 형성한다. 반도체 칩 (2) 은 구입품이어도 된다. 이와 같이 하여 준비된 반도체 칩 (2) 을, 도 3C 에 나타내는 바와 같이, 지지체 (11) 상에 소정 간격으로 첩부한다.
계속해서, 반도체 칩 (2) 상으로부터 지지체 (11) 상에 걸쳐 몰드 수지 (12) 를 도포하고, 도 3D 에 나타내는 바와 같이 몰드 봉지한다. 계속해서, 지지체 (11) 를 박리하고, 몰드 수지 (12) 를 반전시킨다 (도 3E 참조). 도 3E 에 나타내는 바와 같이, 반도체 칩 (2) 과 몰드 수지 (12) 는, 대략 동일 평면에서 나타난다. 계속해서, 도 3F 에 나타내는 공정에서는, 감광성 수지 조성물 (13) 을, 반도체 칩 (2) 상 및 몰드 수지 (12) 상에 도포한다. 그리고, 도포된 감광성 수지 조성물 (13) 을 노광 현상하여, 릴리프 패턴을 형성한다 (릴리프 패턴 형성 공정). 또한, 감광성 수지 조성물 (13) 은, 포지티브형이어도 되고 네거티브형이어도 되고 어느 것이어도 된다. 또한, 릴리프 패턴을 가열하여 경화 릴리프 패턴을 형성한다 (층간 절연막 형성 공정). 또한, 경화 릴리프 패턴을 형성하지 않는 지점에 배선을 형성한다 (배선 형성 공정).
또한, 본 실시형태에서는, 상기의 릴리프 패턴 형성 공정과 층간 절연막 형성 공정과 배선 형성 공정을 합쳐서, 반도체 칩 (2) 에 접속하는 재배선층을 형성하는 재배선층 형성 공정이라고 한다.
재배선층 중의 층간 절연막은 다층이어도 된다. 따라서, 재배선층 형성 공정은 복수회의 릴리프 패턴 형성 공정과 복수회의 층간 절연막 형성 공정과 복수회의 배선 형성 공정을 포함하고 있어도 된다.
그리고, 도 3G 에서는, 각 반도체 칩 (2) 에 대응하는 복수의 외부 접속 단자 (7) 를 형성하고 (범프 형성), 각 반도체 칩 (2) 사이를 다이싱한다. 이에 의해, 도 3H 에 나타내는 바와 같이, 반도체 장치 (반도체 IC) (1) 를 얻을 수 있다. 본 실시형태에서는, 도 3 에 나타내는 제조 방법에 의해, 팬 아웃형의 반도체 장치 (1) 를 복수 얻을 수 있다.
본 실시형태에서는, 상기 공정을 거쳐 형성된 경화 릴리프 패턴 (층간 절연막) 의 i 선 투과율을, 80 ％ 이하로 할 수 있다. 여기서, 층간 절연막의 i 선 투과율은, 첨가제의 양으로 조절할 수 있다.
본 실시형태에서는, 상기한 층간 절연막 형성 공정에서는, 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 것이 바람직하다.
본 실시의 제 1 양태에서는, 상기 공정을 거쳐 형성된 경화 릴리프 패턴 (층간 절연막) 의 i 선 투과율을, 80 ％ 이하로 할 수 있다. 여기서, 층간 절연막의 i 선 투과율은, 첨가제의 양으로 조절할 수 있다.
본 실시의 제 2 양태에서는, 상기 공정을 거쳐 형성된 경화 릴리프 패턴 (층간 절연막) 의 중량 감소 온도는 300 ℃ 이하로 할 수 있다. 여기서, 층간 절연막의 중량 감소 온도는, 첨가제의 양으로 조절할 수 있다.
본 실시의 제 3 양태에서는, 상기 공정을 거쳐 형성된 경화 릴리프 패턴 (층간 절연막) 의 굴절률차는 0.0150 미만으로 할 수 있다. 여기서, 층간 절연막의 굴절률차는, 첨가제의 양으로 조절할 수 있다.
본 실시형태에서는, 상기한 층간 절연막 형성 공정에서는, 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 것이 바람직하다.
실시예
이하, 본 발명의 효과를 명확하게 하기 위해서 실시한 실시예에 대하여 설명한다. 실시예에 있어서는, 이하의 재료 및 측정 방법을 사용하였다.
[실시예]
이하, 본 발명의 효과를 명확하게 하기 위해서 실시한 실시예에 대하여 설명한다.
(폴리머 A-1 : 폴리이미드 전구체의 합성)
테트라카르복실산 2 무수물로서 4,4'-옥시디프탈산 2 무수물 (ODPA) 을 2 리터 용량의 세퍼러블 플라스크에 넣었다. 또한, 2-하이드록시에틸메타크릴레이트 (HEMA) 와 γ-부티로락톤을 넣어 실온하에서 교반하고, 교반하면서 피리딘을 첨가하여 반응 혼합물을 얻었다. 반응에 의한 발열의 종료 후에 실온까지 방냉하고, 16 시간 방치하였다.
다음으로, 빙냉하에 있어서, 디시클로헥실카르보디이미드 (DCC) 를 γ-부티로락톤에 용해시킨 용액을 교반하면서 40 분에 걸쳐 반응 혼합물에 첨가하였다. 계속해서 디아민으로서 4,4'-디아미노디페닐에테르 (DADPE) 를 γ-부티로락톤에 현탁한 것을 교반하면서 60 분에 걸쳐 첨가하였다. 추가로, 실온에서 2 시간 교반한 후, 에틸알코올을 첨가하여 1 시간 교반하고, 다음으로, γ-부티로락톤을 첨가하였다. 반응 혼합물에 발생한 침전물을 여과에 의해 제거하여, 반응액을 얻었다.
얻어진 반응액을, 에틸알코올에 첨가하여 미정제 폴리머로 이루어지는 침전물을 생성하였다. 생성된 미정제 폴리머를 여과 분리하고, 테트라하이드로푸란에 용해시켜 미정제 폴리머 용액을 얻었다. 얻어진 미정제 폴리머 용액을 물에 적하하여 폴리머를 침전시키고, 얻어진 침전물을 여과 분리한 후, 진공 건조시켜 분말상의 폴리머 (폴리이미드 전구체 (폴리머 A-1)) 를 얻었다. 성분 A-1 에서 사용한 화합물의 질량에 대해서는, 하기에 나타내는 표 A1 과 같다.
(폴리머 A-2 ∼ A-4 의 합성)
테트라카르복실산 2 무수물과 디아민을 하기 표 1 과 같이 변경한 것 이외에는 전술한 폴리머 A-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리이미드 전구체 (폴리머 A-2 ∼ A-4) 를 얻었다.
(폴리머 B-1 : 폴리벤조옥사졸 전구체의 합성)
교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, 디카르복실산으로서 4,4'-디페닐에테르디카르복실산 15.48 g, N-메틸피롤리돈을 주입하였다. 플라스크를, 5 ℃ 로 냉각시킨 후, 염화티오닐을 적하하고, 30 분간 반응시켜, 디카르복실산클로라이드의 용액을 얻었다. 이어서, 교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, N-메틸피롤리돈을 주입하였다. 비스아미노페놀로서 비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판 18.30 g 과, m-아미노페놀 2.18 g 을 교반 용해시킨 후, 피리딘을 첨가하였다. 그리고, 온도를 0 ∼ 5 ℃ 로 유지하면서, 디카르복실산클로라이드의 용액을 30 분 동안 적하한 후, 30 분간 교반을 계속하였다. 용액을 3 리터의 물에 투입하고, 석출물을 회수, 순수로 3 회 세정한 후, 감압 건조시켜 폴리머 (폴리벤조옥사졸 전구체 (폴리머 B-1)) 를 얻었다. 폴리머 B-1 에서 사용한 화합물의 질량에 대해서는 하기의 표 1 과 같다.
(폴리머 B-2 ∼ B-3 의 합성)
디카르복실산과 비스아미노페놀을 하기에 나타내는 표 1 과 같이 변경한 것 이외에는 전술한 폴리머 B-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리벤조옥사졸 전구체 (폴리머 B-2 ∼ B-3) 를 얻었다.
(폴리머 C-1 : 페놀 수지의 합성)
하기에 나타내는 C1 수지를 85 g 과, 하기에 나타내는 C2 수지를 15 g 포함하는 페놀 수지를 폴리머 C-1 로서 준비하였다.
C1 : 크레졸 노볼락 수지 (크레졸/포름알데히드 노볼락 수지, m-크레졸/p-크레졸 (몰비) = 60/40, 폴리스티렌 환산 중량 평균 분자량 = 12,000, 아사히 유기재 공업사 제조, 상품명 「EP4020G」)
C2 : C2 는 이하와 같이 하여 합성하였다.
＜C2 : 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지의 합성＞
페놀 100 질량부, 아마인유 43 질량부 및 트리플루오로메탄술폰산 0.1 질량부를 혼합하고, 120 ℃ 에서 2 시간 교반하여, 식물유 변성 페놀 유도체 (a) 를 얻었다. 이어서, 식물유 변성 페놀 유도체 (a) 130 g, 파라포름알데히드 16.3 g 및 옥살산 1.0 g 을 혼합하고, 90 ℃ 에서 3 시간 교반하였다. 이어서, 120 ℃ 로 승온하여 감압하에서 3 시간 교반한 후, 반응액에 무수 숙신산 29 g 및 트리에틸아민 0.3 g 을 첨가하고, 대기압하, 100 ℃ 에서 1 시간 교반하였다. 반응액을 실온까지 냉각시켜, 반응 생성물인 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지 (이하, 「C2 수지」 라고 한다) 를 얻었다 (산가 120 mgKOH/g).
(폴리머 C-2 의 합성)
하기 C1 수지 100 g 을 폴리머 C-2 로서 준비하였다.
Figure pat00061
[실시예 1 ∼ 11, 비교예 1 ∼ 2]
하기에 나타내는 표 2 와 같이 배합하여, 감광성 수지 조성물의 용액을 얻었다. 또한, 표 2 의 단위는 질량부이다.
표 2 에 기재된 화합물을 사용하여, 표 3 및 표 4 에 기재된 배합량으로, 실시예 1 ∼ 11, 및, 비교예 1 ∼ 2 의 각 감광성 수지 조성물을 제작하였다.
제작한 감광성 수지 조성물에 대하여 (1) i 선 투과율 측정 시험, (2) 봉지재 열화 시험, (3) 봉지재와의 밀착성 시험을 실시하였다. 각 시험의 결과는, 하기의 표 3 에 나타나 있다.
(1) i 선 투과율 측정 시험
각 실시예, 및 각 비교예에서 제작한 감광성 수지 조성물을 사용하여, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작하였다. 제작한 반도체 장치로부터 두께 10 ㎛ 의 층간 절연막을 가능한 한 깔끔하게 취출하였다. 취출한 층간 절연막을 시마즈 제작소사 제조의 UV-1800 장치를 사용하여, 스캔 스피드 중속, 샘플링 피치 0.5 ㎚ 의 조건으로 측정을 실시함으로써, i 선 투과율을 측정하였다.
(2) 봉지재 열화 시험
에폭시계 봉지재로서, 나가세 켐텍스사 제조의 R4000 시리즈를 준비하였다. 이어서, 알루미늄 스퍼터한 실리콘 웨이퍼 상에 봉지재를 두께가 약 150 미크론이 되도록 스핀 코트하고, 130 ℃ 에서 열 경화시켜 에폭시계 봉지재를 경화시켰다. 상기 에폭시계 경화막 상에, 각 실시예, 및 각 비교예에서 제작한 감광성 수지 조성물을 최종 막 두께가 10 미크론이 되도록 도포하였다. 도포한 감광성 수지 조성물을 실시예 1 ∼ 4, 10, 및 비교예 1 에 대해서는, 200 mJ/㎠, 실시예 5 ∼ 7, 11, 및 비교예 2 에 대해서는, 500 mJ/㎠, 실시예 8, 9 에 대해서는, 700 mJ/㎠ 의 노광 조건으로 전체면을 노광하였다. 그 후, 200 ℃, 2 시간으로 열 경화시켜, 두께 10 미크론의 1 층째의 경화막을 제작하였다.
상기 1 층째의 경화막 상에, 1 층째의 경화막 형성에서 사용한 감광성 수지 조성물을 도포하고, 1 층째의 경화막 제작시와 동일한 조건으로 전체면을 노광한 후, 열 경화시켜, 두께 10 미크론의 2 층째의 경화막을 제작하였다.
2 층째의 경화막 형성 후의 시험편을, FIB 장치 (니혼 전자사 제조, JIB-4000) 로 단면을 절단한 후에, 에폭시 부분의 보이드의 유무를 확인함으로써, 열화의 정도를 평가하였다. 보이드를 볼 수 없는 것을 ○, 보이드를 1 개라도 볼 수 있는 것을 × 라고 하였다.
(3) 봉지재와의 밀착성 시험
봉지재 열화 시험에서 제작한 샘플에 핀을 세워, 인취 시험기 (콰드 그룹사 제조, 세바스찬 5 형) 를 사용하여 밀착성 시험을 실시하였다. 즉, 에폭시계 봉지재와 각 실시예, 및 각 비교예에서 제작한 감광성 수지 조성물로부터 제작된 경화 릴리프 패턴의 밀착성을 시험하였다.
평가 : 접착 강도 70 ㎫ 이상·········밀착력 ◎
50 ㎫ 이상 -70 ㎫ 미만···밀착력 ○
30 ㎫ 이상 -50 ㎫ 미만···밀착력 △
30 ㎫ 미만·········밀착력 ×
Figure pat00062
Figure pat00063
Figure pat00064
실시예 1 ∼ 11 에 기재된 감광성 수지 조성물을 사용하여, 몰드 수지에 에폭시 수지를 포함하는 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작한 결과, 문제 없이 동작하였다.
(폴리머 H-1 : 폴리이미드 전구체의 합성)
테트라카르복실산 2 무수물로서 4,4'-옥시디프탈산 2 무수물 (ODPA) 을 2 리터 용량의 세퍼러블 플라스크에 넣었다. 또한, 2-하이드록시에틸메타크릴레이트 (HEMA) 와 γ-부티로락톤을 넣어 실온하에서 교반하고, 교반하면서 피리딘을 첨가하여 반응 혼합물을 얻었다. 반응에 의한 발열의 종료 후에 실온까지 방냉하고, 16 시간 방치하였다.
다음으로, 빙냉하에 있어서, 디시클로헥실카르보디이미드 (DCC) 를 γ-부티로락톤에 용해시킨 용액을 교반하면서 40 분에 걸쳐 반응 혼합물에 첨가하였다. 계속해서 디아민으로서 4,4'-디아미노디페닐에테르 (DADPE) 를 γ-부티로락톤에 현탁한 것을 교반하면서 60 분에 걸쳐 첨가하였다. 추가로, 실온에서 2 시간 교반한 후, 에틸알코올을 첨가하여 1 시간 교반하고, 다음으로, γ-부티로락톤을 첨가하였다. 반응 혼합물에 발생한 침전물을 여과에 의해 제거하여, 반응액을 얻었다.
얻어진 반응액을, 에틸알코올에 첨가하여 미정제 폴리머로 이루어지는 침전물을 생성하였다. 생성된 미정제 폴리머를 여과 분리하고, 테트라하이드로푸란에 용해시켜 미정제 폴리머 용액을 얻었다. 얻어진 미정제 폴리머 용액을 물에 적하하여 폴리머를 침전시키고, 얻어진 침전물을 여과 분리한 후, 진공 건조시켜 분말상의 폴리머 (폴리이미드 전구체 (폴리머 H-1)) 를 얻었다. 성분 H-1 에서 사용한 화합물의 질량에 대해서는, 하기에 나타내는 표 5 와 같다.
(폴리머 H-2 ∼ H-4 의 합성)
테트라카르복실산 2 무수물과 디아민을 하기 표 5 와 같이 변경한 것 이외에는 전술한 폴리머 H-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리이미드 전구체 (폴리머 H-2 ∼ H-4) 를 얻었다.
(폴리머 I-1 : 폴리벤조옥사졸 전구체의 합성)
교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, 디카르복실산으로서 4,4'-디페닐에테르디카르복실산 15.48 g, N-메틸피롤리돈을 주입하였다. 플라스크를, 5 ℃ 로 냉각시킨 후, 염화티오닐을 적하하고, 30 분간 반응시켜, 디카르복실산클로라이드의 용액을 얻었다. 이어서, 교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, N-메틸피롤리돈을 주입하였다. 비스아미노페놀로서 비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판 18.30 g 과, m-아미노페놀 2.18 g 을 교반 용해시킨 후, 피리딘을 첨가하였다. 그리고, 온도를 0 ∼ 5 ℃ 로 유지하면서, 디카르복실산클로라이드의 용액을 30 분 동안 적하한 후, 30 분간 교반을 계속하였다. 용액을 3 리터의 물에 투입하고, 석출물을 회수, 순수로 3 회 세정한 후, 감압 건조시켜 폴리머 (폴리벤조옥사졸 전구체 (폴리머 I-1)) 를 얻었다. 폴리머 I-1 에서 사용한 화합물의 질량에 대해서는 하기의 표 5 와 같다.
(폴리머 I-2 ∼ I-3 의 합성)
디카르복실산과 비스아미노페놀을 하기에 나타내는 표 5 와 같이 변경한 것 이외에는 전술한 폴리머 I-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리벤조옥사졸 전구체 (폴리머 I-2 ∼ I-3) 를 얻었다.
(폴리머 J-1 : 페놀 수지의 합성)
하기에 나타내는 J1 수지를 85 g 과, 하기에 나타내는 J2 수지를 15 g 포함하는 페놀 수지를 폴리머 J-1 로서 준비하였다.
J1 : 크레졸 노볼락 수지 (크레졸/포름알데히드 노볼락 수지, m-크레졸/p-크레졸 (몰비) = 60/40, 폴리스티렌 환산 중량 평균 분자량 = 12,000, 아사히 유기재 공업사 제조, 상품명 「EP4020G」)
J2 : J2 는 이하와 같이 하여 합성하였다.
＜J2 : 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지의 합성＞
페놀 100 질량부, 아마인유 43 질량부 및 트리플루오로메탄술폰산 0.1 질량부를 혼합하고, 120 ℃ 에서 2 시간 교반하여, 식물유 변성 페놀 유도체 (a) 를 얻었다. 이어서, 식물유 변성 페놀 유도체 (a) 130 g, 파라포름알데히드 16.3 g 및 옥살산 1.0 g 을 혼합하고, 90 ℃ 에서 3 시간 교반하였다. 이어서, 120 ℃ 로 승온하여 감압하에서 3 시간 교반한 후, 반응액에 무수 숙신산 29 g 및 트리에틸아민 0.3 g 을 첨가하고, 대기압하, 100 ℃ 에서 1 시간 교반하였다. 반응액을 실온까지 냉각시켜, 반응 생성물인 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지 (이하, 「J2 수지」 라고 한다) 를 얻었다 (산가 120 mgKOH/g).
(폴리머 J-2 의 합성)
하기 J1 수지 100 g 을 폴리머 J-2 로서 준비하였다.
Figure pat00065
[실시예 12 ∼ 22, 비교예 3 ∼ 4]
하기에 나타내는 표 6 과 같이 배합하여, 감광성 수지 조성물의 용액을 얻었다. 또한, 표 6 의 단위는 질량부이다.
표 6 에 기재된 화합물을 사용하여, 표 7 및 표 8 에 기재된 배합량으로, 실시예 12 ∼ 22, 및, 비교예 3 ∼ 4 의 각 감광성 수지 조성물을 제작하였다.
제작한 감광성 수지 조성물에 대하여 (4) 5 ％ 중량 감소 온도 측정 시험, (5) 봉지재의 리플로우 내성 시험, (6) 봉지재와의 밀착성 시험을 실시하였다. 각 시험의 결과는, 하기의 표 7 에 나타나 있다.
(4) 5 ％ 중량 감소 온도 측정 시험
실시예, 및 비교예에서 제작한 감광성 수지 조성물을 사용하여 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작하였다. 제작한 반도체 장치로부터 두께 10 ㎛ 의 층간 절연막을 가능한 한 깔끔하게 취출하였다. 취출한 층간 절연막을 시마즈 제작소사 제조의 DTG-60A 장치를 사용하여, 질소 분위기하, 승온 속도 10 ℃／분으로 측정을 실시하여, 5 ％ 중량 감소 온도를 측정하였다.
(5) 봉지재의 리플로우 내성 시험
에폭시계 봉지재로서 나가세 켐텍스사 제조의 R4000 시리즈를 준비하였다. 이어서, 알루미늄 스퍼터한 실리콘 웨이퍼 상에 봉지재를 두께가 약 150 ㎛ 가 되도록 스핀 코트하고, 130 ℃ 에서 열 경화시켜 에폭시계 봉지재를 경화시켰다.
상기 에폭시계 경화막 상에 실시예, 및 비교예에서 제작한 감광성 수지 조성물을 최종 막 두께가 10 ㎛ 가 되도록 도포하였다. 도포한 감광성 수지 조성물을 실시예 12 ∼ 15, 21, 비교예 3 은 200 mJ/㎠, 실시예 16 ∼ 18, 22, 비교예 4 는 500 mJ/㎠, 실시예 19, 20 은 700 mJ/㎠ 의 노광 조건으로 전체면을 노광한 후, 180 ℃, 2 시간 열 경화시켜, 두께 10 ㎛ 의 1 층째의 경화막을 제작하였다.
상기 1 층째의 경화막 상에 1 층째의 경화막 형성에서 사용한 감광성 수지 조성물을 도포하고, 1 층째의 경화막 제작시와 동일한 조건으로 전체면을 노광한 후, 열 경화시켜, 두께 10 ㎛ 의 2 층째의 경화막을 제작하였다.
2 층째의 경화막 형성 후의 시험편을 메시 벨트식 연속 소성노 (코요 서모 시스템사 제조, 형식명 6841-20AMC-36) 를 사용한 모의적인 땜납 리플로우 조건으로, 질소 분위기하, 피크 온도 260 ℃ 까지 가열하였다. 모의적인 리플로우 조건이란, 반도체 장치의 평가 방법에 관한 미국 반도체 업계 단체의 표준 규격인 IPC/JEDEC J-STD-020A 의 7.6 항에 기재된 땜납 리플로우 조건에 준거하는 형태로, 땜납 융점을 고온인 220 ℃ 라고 가정하고, 규격화하였다.
상기 모의적인 리플로우 조건에 의한 처리 후의 경화막을 FIB 장치 (니혼 전자사 제조, JIB-4000) 로 단면을 절단한 후에, 에폭시 부분의 보이드의 유무를 확인함으로써, 열화의 정도를 평가하였다. 보이드를 볼 수 없는 것을 ○, 보이드를 1 개라도 볼 수 있었던 것을 × 라고 하였다.
(6) 봉지재와의 밀착성 시험
(5) 의 시험에서 제작한 샘플의 감광성 수지 경화막 상에 핀을 세워, 인취 시험기 (콰드 그룹사 제조, 세바스찬 5 형) 를 사용하여 밀착성 시험을 실시하였다.
평가 : 접착 강도 70 ㎫ 이상·········밀착력 ◎
50 ㎫ 이상 -70 ㎫ 미만···밀착력 ○
30 ㎫ 이상 -50 ㎫ 미만···밀착력 △
30 ㎫ 미만·········밀착력 ×
Figure pat00066
Figure pat00067
Figure pat00068
표 7, 8 로부터 분명한 바와 같이, 실시예 12 ∼ 22 의 감광성 수지 조성물에 대하여 실시한 (4) ∼ (6) 의 시험의 결과로부터, 5 ％ 중량 감소 온도가 300 ℃ 이하인 경우, 봉지재의 리플로우 내성 시험에 있어서 에폭시 부분에 보이드가 보이지 않고, 또한, 봉지재와의 밀착성 시험에 있어서 밀착력의 평가가 ◎, ○, △ 의 어느 것인 것이 확인되었다.
한편, 표 7, 8 로부터 분명한 바와 같이, 비교예 3, 4 의 감광성 수지 조성물에 대하여 실시한 (4) ∼ (6) 의 시험의 결과로부터, 5 ％ 중량 감소 온도가 300 ℃ 를 초과하는 경우, 봉지재의 리플로우 내성 시험에 있어서 에폭시 부분에 보이드를 볼 수 있고, 또한, 봉지재와의 밀착성 시험에 있어서 밀착력의 평가가 × 인 것이 확인되었다.
실시예 12 ∼ 22 의 감광성 수지 조성물을 사용하여, 몰드 수지에 에폭시 수지를 포함하는 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작한 결과, 문제 없이 동작하였다.
(폴리머 O-1 : 폴리이미드 전구체의 합성)
테트라카르복실산 2 무수물로서 4,4'-옥시디프탈산 2 무수물 (ODPA) 을 2 리터 용량의 세퍼러블 플라스크에 넣었다. 또한, 2-하이드록시에틸메타크릴레이트 (HEMA) 와 γ-부티로락톤을 넣어 실온하에서 교반하고, 교반하면서 피리딘을 첨가하여 반응 혼합물을 얻었다. 반응에 의한 발열의 종료 후에 실온까지 방냉하고, 16 시간 방치하였다.
다음으로, 빙냉하에 있어서, 디시클로헥실카르보디이미드 (DCC) 를 γ-부티로락톤에 용해시킨 용액을 교반하면서 40 분에 걸쳐 반응 혼합물에 첨가하였다. 계속해서 디아민으로서 4,4'-디아미노디페닐에테르 (DADPE) 를 γ-부티로락톤에 현탁한 것을 교반하면서 60 분에 걸쳐 첨가하였다. 또한, 실온에서 2 시간 교반한 후, 에틸알코올을 첨가하여 1 시간 교반하고, 다음으로, γ-부티로락톤을 첨가하였다. 반응 혼합물에 발생한 침전물을 여과에 의해 제거하여, 반응액을 얻었다.
얻어진 반응액을, 에틸알코올에 첨가하여 미정제 폴리머로 이루어지는 침전물을 생성하였다. 생성된 미정제 폴리머를 여과 분리하고, 테트라하이드로푸란에 용해시켜 미정제 폴리머 용액을 얻었다. 얻어진 미정제 폴리머 용액을 물에 적하하여 폴리머를 침전시키고, 얻어진 침전물을 여과 분리한 후, 진공 건조시켜 분말상의 폴리머 (폴리이미드 전구체 (폴리머 O-1)) 를 얻었다. 성분 O-1 에서 사용한 화합물의 질량에 대해서는, 하기에 나타내는 표 9 와 같다.
(폴리머 O-2 ∼ O-4 의 합성)
테트라카르복실산 2 무수물과 디아민을 하기 표 9 와 같이 변경한 것 이외에는 전술한 폴리머 O-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리이미드 전구체 (폴리머 O-2 ∼ O-4) 를 얻었다.
(폴리머 P-1 : 폴리벤조옥사졸 전구체의 합성)
교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, 디카르복실산으로서 4,4'-디페닐에테르디카르복실산 15.48 g, N-메틸피롤리돈을 주입하였다. 플라스크를, 5 ℃ 로 냉각시킨 후, 염화티오닐을 적하하고, 30 분간 반응시켜, 디카르복실산클로라이드의 용액을 얻었다. 이어서, 교반기, 온도계를 구비한 0.5 리터의 플라스크 중에, N-메틸피롤리돈을 주입하였다. 비스아미노페놀로서 비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판 18.30 g 과, m-아미노페놀 2.18 g 을 교반 용해시킨 후, 피리딘을 첨가하였다. 그리고, 온도를 0 ∼ 5 ℃ 로 유지하면서, 디카르복실산클로라이드의 용액을 30 분 동안 적하한 후, 30 분간 교반을 계속하였다. 용액을 3 리터의 물에 투입하고, 석출물을 회수, 순수로 3 회 세정한 후, 감압 건조시켜 폴리머 (폴리벤조옥사졸 전구체 (폴리머 P-1)) 를 얻었다. 폴리머 P-1 에서 사용한 화합물의 질량에 대해서는 하기의 표 9 와 같다.
(폴리머 P-2 ∼ P-3 의 합성)
디카르복실산과 비스아미노페놀을 하기에 나타내는 표 9 와 같이 변경한 것 이외에는 전술한 폴리머 P-1 에 기재된 방법과 동일하게 하여 반응을 실시하여, 폴리벤조옥사졸 전구체 (폴리머 P-2 ∼ P-3) 를 얻었다.
(폴리머 Q-1 : 페놀 수지의 합성)
하기에 나타내는 Q1 수지를 85 g 과, 하기에 나타내는 Q2 수지를 15 g 포함하는 페놀 수지를 폴리머 Q-1 로서 준비하였다.
Q1 : 크레졸 노볼락 수지 (크레졸/포름알데히드 노볼락 수지, m-크레졸/p-크레졸 (몰비) = 60/40, 폴리스티렌 환산 중량 평균 분자량 = 12,000, 아사히 유기재 공업사 제조, 상품명 「EP4020G」)
Q2 : Q2 는 이하와 같이 하여 합성하였다.
＜Q2 : 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지의 합성＞
페놀 100 질량부, 아마인유 43 질량부 및 트리플루오로메탄술폰산 0.1 질량부를 혼합하고, 120 ℃ 에서 2 시간 교반하여, 식물유 변성 페놀 유도체 (a) 를 얻었다. 이어서, 식물유 변성 페놀 유도체 (a) 130 g, 파라포름알데히드 16.3 g 및 옥살산 1.0 g 을 혼합하고, 90 ℃ 에서 3 시간 교반하였다. 이어서, 120 ℃ 로 승온하여 감압하에서 3 시간 교반한 후, 반응액에 무수 숙신산 29 g 및 트리에틸아민 0.3 g 을 첨가하고, 대기압하, 100 ℃ 에서 1 시간 교반하였다. 반응액을 실온까지 냉각시켜, 반응 생성물인 탄소수 4 ∼ 100 의 불포화 탄화수소기를 갖는 화합물로 변성된 페놀 수지 (이하, 「Q2 수지」 라고 한다) 를 얻었다 (산가 120 mgKOH/g).
(폴리머 Q-2 의 합성)
하기 Q1 수지 100 g 을 폴리머 Q-2 로서 준비하였다.
Figure pat00069
[실시예 23 ∼ 33, 비교예 5 ∼ 6]
하기에 나타내는 표 10 와 같이 배합하여, 감광성 수지 조성물의 용액을 얻었다. 또한, 표 10 의 단위는 질량부이다.
표 10 에 기재된 화합물을 사용하여, 표 11 및 표 12 에 기재된 배합량으로, 실시예 23 ∼ 33, 및, 비교예 5 ∼ 6 의 각 감광성 수지 조성물을 제작하였다.
제작한 감광성 수지 조성물에 대하여 (7) 굴절률차 측정 시험, (8) 봉지재의 리플로우 내성 시험, (9) 봉지재와의 밀착성 시험을 실시하였다. 각 시험의 결과는, 하기의 표 11 에 나타나 있다.
(7) 굴절률차 측정 시험
실시예 및 비교예에서 제작한 감광성 수지 조성물을 사용하여 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작하였다. 제작한 반도체 장치로부터 두께 10 ㎛ 의 층간 절연막을 가능한 한 깔끔하게 취출하였다. 취출한 층간 절연막을 METRICON 사 제조의 프리즘 커플러 장치 (PC-2010) 를 사용하여, 측정 파장 1310 ㎚ 의 면내 굴절률과 면외 굴절률의 차를 측정하였다.
(8) 봉지재의 리플로우 내성 시험
에폭시계 봉지재로서 나가세 켐텍스사 제조의 R4000 시리즈를 준비하였다. 이어서, 알루미늄 스퍼터한 실리콘 웨이퍼 상에 봉지재를 두께가 약 150 ㎛ 가 되도록 스핀 코트하고, 130 ℃ 에서 열 경화시켜 에폭시계 봉지재를 경화시켰다.
상기 에폭시계 경화막 상에 실시예 및 비교예에서 제작한 감광성 수지 조성물을 최종 막 두께가 10 ㎛ 가 되도록 도포하였다. 도포한 감광성 수지 조성물을 실시예 23 ∼ 26, 32, 비교예 5 는 200 mJ/㎠, 실시예 27 ∼ 29, 33, 비교예 6 은 500 mJ/㎠, 의 노광 조건으로 전체면을 노광한 후, 150 ℃, 4 시간 열 경화시켜, 두께 10 ㎛ 의 1 층째의 경화막을 제작하였다.
상기 1 층째의 경화막 상에 1 층째의 경화막 형성에서 사용한 감광성 수지 조성물을 도포하고, 1 층째의 경화막 제작시와 동일한 조건으로 전체면을 노광한 후, 열 경화시켜, 두께 10 ㎛ 의 2 층째의 경화막을 제작하였다.
2 층째의 경화막 형성 후의 시험편을 메시 벨트식 연속 소성노 (코요 서모 시스템사 제조, 형식명 6841-20AMC-36) 를 사용한 모의적인 땜납 리플로우 조건으로, 질소 분위기하, 피크 온도 260 ℃ 까지 가열하였다. 모의적인 리플로우 조건이란, 반도체 장치의 평가 방법에 관한 미국 반도체 업계 단체의 표준 규격인 IPC/JEDEC J-STD-020A 의 7.6 항에 기재된 땜납 리플로우 조건에 준거하는 형태로, 땜납 융점을 고온인 220 ℃ 라고 가정하고, 규격화하였다.
상기 모의적인 리플로우 조건에 의한 처리 후의 경화막을 FIB 장치 (니혼 전자사 제조, JIB-4000) 로 단면을 절단한 후에, 에폭시 부분의 보이드의 유무를 확인함으로써, 열화의 정도를 평가하였다. 보이드가 보이지 않는 것을 ○, 보이드를 1 개라도 볼 수 있었던 것을 × 라고 하였다.
(9) 봉지재와의 밀착성 시험
(8) 의 시험에서 제작한 샘플의 감광성 수지 경화막 상에 핀을 세워, 인취 시험기 (콰드 그룹사 제조, 세바스찬 5 형) 를 사용하여 밀착성 시험을 실시하였다.
평가 : 접착 강도 70 ㎫ 이상·········밀착력 ◎
50 ㎫ 이상 -70 ㎫ 미만···밀착력 ○
30 ㎫ 이상 -50 ㎫ 미만···밀착력 △
30 ㎫ 미만·········밀착력 ×
Figure pat00070
Figure pat00071
Figure pat00072
표 11, 12 로부터 분명한 바와 같이, 실시예 23 ∼ 33 의 감광성 수지 조성물에 대하여 실시한 (7) ∼ (9) 의 시험의 결과로부터, 굴절률차가 0.0150 미만인 경우, 봉지재의 리플로우 내성 시험에 있어서 에폭시 부분에 보이드가 보이지 않고, 또한, 봉지재와의 밀착성 시험에 있어서 밀착력의 평가가 ◎, ○, △ 의 어느 것인 것이 확인되었다.
한편, 표 11, 12 로부터 분명한 바와 같이, 비교예 5, 6 의 감광성 수지 조성물에 대하여 실시한 (7) ∼ (9) 의 시험의 결과로부터, 굴절률차가 0.0150 을 초과하는 경우, 봉지재의 리플로우 내성 시험에 있어서 에폭시 부분에 보이드를 볼 수 있고, 또한, 봉지재와의 밀착성 시험에 있어서 밀착력의 평가가 × 인 것이 확인되었다.
또한, 실시예 23 ∼ 33 의 감광성 수지 조성물을 사용하여, 몰드 수지에 에폭시 수지를 포함하는 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치를 제작한 결과, 문제 없이 동작하였다.
산업상 이용가능성
본 발명은, 반도체 칩과, 반도체 칩에 접속되는 재배선층을 갖는 반도체 장치, 특히, 팬 아웃 (Fan-Out) 형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치에 바람직하게 적용된다.
1 ; 반도체 장치
2 ; 반도체 칩
3 ; 봉지재
4 ; 재배선층
5 ; 배선
6 ; 층간 절연막
7 ; 외부 접속 단자
10 ; 웨이퍼
11 ; 지지체
12 ; 몰드 수지
13 ; 감광성 수지 조성물

Claims (108)

  1. 반도체 칩과,
    상기 반도체 칩을 덮는 봉지재와,
    평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 봉지재는, 상기 층간 절연막과 직접 접하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지재는, 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 1]
    Figure pat00073

    (일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
  6. 제 5 항에 있어서,
    상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고,
    상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 2]
    Figure pat00074

    [화학식 3]
    Figure pat00075

    [화학식 4]
    Figure pat00076

    (일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
  8. 제 7 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 5]
    Figure pat00077
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 6]
    Figure pat00078

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
    [화학식 7]
    Figure pat00079

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 8]
    Figure pat00080

    (R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
  10. 제 9 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 9]
    Figure pat00081
  11. 제 4 항에 있어서,
    상기 폴리벤조옥사졸이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 10]
    Figure pat00082

    (일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
  12. 제 11 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것을 특징으로 하는 반도체 장치.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 11]
    Figure pat00083

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
    [화학식 12]
    Figure pat00084

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 13]
    Figure pat00085

    (R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
  16. 제 15 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 14]
    Figure pat00086
  17. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것을 특징으로 하는 반도체 장치.
  19. 제 4 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제 4 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것을 특징으로 하는 반도체 장치.
  22. 제 21 항에 있어서,
    상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것을 특징으로 하는 반도체 장치.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것을 특징으로 하는 반도체 장치.
  24. 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 제 2 층간 절연막층의 i 선 투과율은, 상기 제 1 층간 절연막층의 i 선 투과율과 상이한 것을 특징으로 하는 반도체 장치.
  25. 제 1 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것을 특징으로 하는 반도체 장치.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 70 ％ 이하인 것을 특징으로 하는 반도체 장치.
  27. 제 26 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 60 ％ 이하인 것을 특징으로 하는 반도체 장치.
  28. 제 26 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 50 ％ 이하인 것을 특징으로 하는 반도체 장치.
  29. 제 26 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 40 ％ 이하인 것을 특징으로 하는 반도체 장치.
  30. 제 26 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 30 ％ 이하인 것을 특징으로 하는 반도체 장치.
  31. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 5 ％ 이상인 것을 특징으로 하는 반도체 장치.
  32. 제 31 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 10 ％ 이상인 것을 특징으로 하는 반도체 장치.
  33. 제 31 항에 있어서,
    상기 재배선층의 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 20 ％ 이상인 것을 특징으로 하는 반도체 장치.
  34. 반도체 칩을 봉지재로 덮는 공정과,
    평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고,
    상기 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  35. 제 34 항에 있어서,
    상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제 35 항에 있어서,
    상기 층간 절연막 형성 공정은, 상기 층간 절연막의 i 선 투과율이, 두께 10 ㎛ 환산으로 80 ％ 이하가 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  37. 반도체 칩과,
    상기 반도체 칩을 덮는 봉지재와,
    평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것
    을 특징으로 하는 반도체 장치.
  38. 제 37 항에 있어서,
    상기 봉지재는, 상기 층간 절연막과 직접 접하는 것을 특징으로 하는 반도체 장치.
  39. 제 37 항 또는 제 38 항에 있어서,
    상기 봉지재는, 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  40. 제 37 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치.
  41. 제 40 항에 있어서,
    상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 15]
    Figure pat00087

    (일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
  42. 제 41 항에 있어서,
    상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고,
    상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  43. 제 41 항 또는 제 42 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 16]
    Figure pat00088

    [화학식 17]
    Figure pat00089

    [화학식 18]
    Figure pat00090

    (일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
  44. 제 43 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 19]
    Figure pat00091
  45. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 20]
    Figure pat00092

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
    [화학식 21]
    Figure pat00093

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 22]
    Figure pat00094

    (R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
  46. 제 45 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 23]
    Figure pat00095
  47. 제 40 항에 있어서,
    상기 폴리벤조옥사졸이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 24]
    Figure pat00096

    (일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
  48. 제 47 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  49. 제 48 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것을 특징으로 하는 반도체 장치.
  50. 제 47 항 내지 제 49 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  51. 제 50 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 25]
    Figure pat00097

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
    [화학식 26]
    Figure pat00098

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 27]
    Figure pat00099

    (R22 는 2 가의 유기기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
  52. 제 51 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 28]
    Figure pat00100
  53. 제 47 항 내지 제 49 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  54. 제 53 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것을 특징으로 하는 반도체 장치.
  55. 제 40 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  56. 제 40 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  57. 제 37 항 내지 제 56 항 중 어느 한 항에 있어서,
    상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것을 특징으로 하는 반도체 장치.
  58. 제 57 항에 있어서,
    상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  59. 제 57 항 또는 제 58 항에 있어서,
    상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것을 특징으로 하는 반도체 장치.
  60. 제 57 항 내지 제 59 항 중 어느 한 항에 있어서,
    상기 제 2 층간 절연막층의 5 ％ 중량 감소 온도는, 상기 제 1 층간 절연막층의 5 ％ 중량 감소 온도와 상이한 것을 특징으로 하는 반도체 장치.
  61. 제 37 항 내지 제 60 항 중 어느 한 항에 있어서,
    상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것을 특징으로 하는 반도체 장치.
  62. 제 37 항 내지 제 61 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 280 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  63. 제 62 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 260 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  64. 제 62 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 240 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  65. 제 62 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 220 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  66. 제 62 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 200 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  67. 제 37 항 내지 제 66 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 80 ℃ 이상인 것을 특징으로 하는 반도체 장치.
  68. 제 67 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 100 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  69. 제 67 항에 있어서,
    상기 재배선층의 층간 절연막의 5 ％ 중량 감소 온도가 150 ℃ 이하인 것을 특징으로 하는 반도체 장치.
  70. 반도체 칩을 봉지재로 덮는 공정과,
    평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고,
    상기 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  71. 제 70 항에 있어서,
    상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  72. 제 71 항에 있어서,
    상기 층간 절연막 형성 공정은, 상기 층간 절연막의 5 ％ 중량 감소 온도가 300 ℃ 이하가 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  73. 반도체 칩과,
    상기 반도체 칩을 덮는 봉지재와,
    평면에서 보아 상기 반도체 칩보다 면적이 큰 재배선층을 구비하고,
    상기 재배선층의 층간 절연막의 파장 1310 ㎚ 에 있어서의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것을 특징으로 하는 반도체 장치.
  74. 제 73 항에 있어서,
    상기 봉지재는, 상기 층간 절연막과 직접 접하는 것을 특징으로 하는 반도체 장치.
  75. 제 73 항 또는 제 74 항에 있어서,
    상기 봉지재는, 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  76. 제 73 항 내지 제 75 항 중 어느 한 항에 있어서,
    상기 층간 절연막은, 폴리이미드, 폴리벤조옥사졸, 및, 페놀성 수산기를 갖는 폴리머에서 선택되는 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치.
  77. 제 76 항에 있어서,
    상기 층간 절연막은, 이하의 일반식 (1) 의 구조를 포함하는 폴리이미드를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 29]
    Figure pat00101

    (일반식 (1) 중, X1 은 4 가의 유기기이고, Y1 은 2 가의 유기기이고, m 은 1 이상의 정수이다.)
  78. 제 77 항에 있어서,
    상기 일반식 (1) 중의 X1 이, 방향족 고리를 포함하는 4 가의 유기기이고,
    상기 일반식 (1) 중의 Y1 이, 방향족 고리를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  79. 제 77 항 또는 제 78 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (2) ∼ 일반식 (4) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 30]
    Figure pat00102

    [화학식 31]
    Figure pat00103

    [화학식 32]
    Figure pat00104

    (일반식 (4) 중, R9 는 산소 원자, 황 원자, 또는 2 가의 유기기이다.)
  80. 제 79 항에 있어서,
    상기 일반식 (1) 중의 X1 은, 하기 일반식 (5) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 33]
    Figure pat00105
  81. 제 77 항 내지 제 80 항 중 어느 한 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (6) ∼ 일반식 (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 34]
    Figure pat00106

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
    [화학식 35]
    Figure pat00107

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기 또는 수산기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 36]
    Figure pat00108

    (R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기 또는 수산기이고, 동일해도 되고 상이해도 된다.)
  82. 제 81 항에 있어서,
    상기 일반식 (1) 중의 Y1 은, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 37]
    Figure pat00109
  83. 제 76 항에 있어서,
    상기 폴리벤조옥사졸이, 이하의 일반식 (10) 의 구조를 포함하는 폴리벤조옥사졸을 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 38]
    Figure pat00110

    (일반식 (10) 중, U 와 V 는, 2 가의 유기기이다.)
  84. 제 83 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 30 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  85. 제 84 항에 있어서,
    상기 일반식 (10) 의 U 는, 탄소수 1 ∼ 8 이고 또한 수소 원자의 일부 또는 전부가 불소 원자로 치환된 사슬형 알킬렌기인 것을 특징으로 하는 반도체 장치.
  86. 제 83 항 내지 제 85 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 방향족기를 포함하는 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  87. 제 86 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (6) ∼ (8) 로 나타내는 적어도 1 개의 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 39]
    Figure pat00111

    (R10, R11, R12 및 R13 은, 수소 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
    [화학식 40]
    Figure pat00112

    (R14 ∼ R21 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 유기기이고, 서로 상이해도 되고, 동일해도 된다.)
    [화학식 41]
    Figure pat00113

    (R22 는 2 가의 기이고, R23 ∼ R30 은, 수소 원자, 할로겐 원자, 탄소수가 1 ∼ 5 인 1 가의 지방족기이고, 동일해도 되고 상이해도 된다.)
  88. 제 87 항에 있어서,
    상기 일반식 (10) 의 V 는, 하기 일반식 (9) 로 나타내는 구조를 포함하는 것을 특징으로 하는 반도체 장치.
    [화학식 42]
    Figure pat00114
  89. 제 83 항 내지 제 85 항 중 어느 한 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 40 의 2 가의 유기기인 것을 특징으로 하는 반도체 장치.
  90. 제 89 항에 있어서,
    상기 일반식 (10) 의 V 는, 탄소수 1 ∼ 20 의 2 가의 사슬형 지방족기인 것을 특징으로 하는 반도체 장치.
  91. 제 76 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 노볼락형 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  92. 제 76 항에 있어서,
    상기 페놀성 수산기를 갖는 폴리머가, 불포화 탄화수소기를 가지지 않는 페놀 수지와 불포화 탄화수소기를 갖는 변성 페놀 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  93. 제 73 항 내지 제 92 항 중 어느 한 항에 있어서,
    상기 재배선층은, 상기 재배선층을 단면에서 보았을 때에, 제 1 층간 절연막층과, 제 2 층간 절연막층과, 상기 제 1 층간 절연막층 및 상기 제 2 층간 절연막층과는 상이한 층이고 상기 제 1 층간 절연막층과 상기 제 2 층간 절연막층 사이에 형성된 중간층을 포함하는 것을 특징으로 하는 반도체 장치.
  94. 제 93 항에 있어서,
    상기 제 1 층간 절연막층은, 상기 봉지재와 접하고 있고, 상기 제 1 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것을 특징으로 하는 반도체 장치.
  95. 제 93 항 또는 제 94 항에 있어서,
    상기 제 2 층간 절연막층은, 상기 제 1 층간 절연막층과는 상이한 조성인 것을 특징으로 하는 반도체 장치.
  96. 제 93 항 내지 제 95 항 중 어느 한 항에 있어서,
    상기 제 2 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치는, 상기 제 1 층간 절연막층의 면내 굴절률과 면외 굴절률의 차의 절대치와 상이한 것을 특징으로 하는 반도체 장치.
  97. 제 73 항 내지 제 96 항 중 어느 한 항에 있어서,
    상기 반도체 장치가, 팬 아웃형의 웨이퍼 레벨 칩 사이즈 패키지형의 반도체 장치인 것을 특징으로 하는 반도체 장치.
  98. 제 73 항 내지 제 97 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0145 이하인 것을 특징으로 하는 반도체 장치.
  99. 제 98 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0140 이하인 것을 특징으로 하는 반도체 장치.
  100. 제 98 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0135 이하인 것을 특징으로 하는 반도체 장치.
  101. 제 98 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0130 이하인 것을 특징으로 하는 반도체 장치.
  102. 제 98 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0120 이하인 것을 특징으로 하는 반도체 장치.
  103. 제 73 항 내지 제 102 항 중 어느 한 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0005 이상인 것을 특징으로 하는 반도체 장치.
  104. 제 103 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0010 이상인 것을 특징으로 하는 반도체 장치.
  105. 제 103 항에 있어서,
    상기 재배선층의 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0015 이상인 것을 특징으로 하는 반도체 장치.
  106. 반도체 칩을 봉지재로 덮는 공정과,
    평면에서 보아 상기 반도체 칩보다 면적이 크고, 또한, 층간 절연막을 포함하는 재배선층을 형성하는 공정을 포함하고,
    상기 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만인 것을 특징으로 하는 반도체 장치의 제조 방법.
  107. 제 106 항에 있어서,
    상기 층간 절연막을, 폴리이미드, 폴리벤조옥사졸, 페놀성 수산기를 갖는 폴리머의 적어도 1 개의 화합물을 형성 가능한 감광성 수지 조성물로 형성하는 층간 절연막 형성 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  108. 제 107 항에 있어서,
    상기 층간 절연막 형성 공정은, 상기 층간 절연막의 면내 굴절률과 면외 굴절률의 차의 절대치가 0.0150 미만이 되도록 첨가제로 조정된 상기 감광성 수지 조성물로 상기 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020180080224A 2017-07-11 2018-07-10 반도체 장치, 및 그 제조 방법 KR20190006926A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017135111A JP7088636B2 (ja) 2017-07-11 2017-07-11 半導体装置、及びその製造方法
JPJP-P-2017-135111 2017-07-11
JPJP-P-2017-149058 2017-08-01
JP2017149060A JP7088640B2 (ja) 2017-08-01 2017-08-01 半導体装置、及びその製造方法
JPJP-P-2017-149060 2017-08-01
JP2017149058A JP7088639B2 (ja) 2017-08-01 2017-08-01 半導体装置、及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026503A Division KR20210025569A (ko) 2017-07-11 2021-02-26 반도체 장치, 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20190006926A true KR20190006926A (ko) 2019-01-21

Family

ID=65277781

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180080224A KR20190006926A (ko) 2017-07-11 2018-07-10 반도체 장치, 및 그 제조 방법
KR1020210026503A KR20210025569A (ko) 2017-07-11 2021-02-26 반도체 장치, 및 그 제조 방법
KR1020230114917A KR20230132404A (ko) 2017-07-11 2023-08-30 반도체 장치, 및 그 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210026503A KR20210025569A (ko) 2017-07-11 2021-02-26 반도체 장치, 및 그 제조 방법
KR1020230114917A KR20230132404A (ko) 2017-07-11 2023-08-30 반도체 장치, 및 그 제조 방법

Country Status (2)

Country Link
KR (3) KR20190006926A (ko)
TW (3) TWI762676B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129767A (ja) 2009-12-18 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656674A (zh) * 2009-12-14 2012-09-05 住友电木株式会社 电子装置的制造方法、电子装置、电子装置封装的制造方法和电子装置封装
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
WO2017033833A1 (ja) * 2015-08-21 2017-03-02 旭化成株式会社 感光性樹脂組成物、ポリイミドの製造方法および半導体装置
WO2017038913A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129767A (ja) 2009-12-18 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201908372A (zh) 2019-03-01
TW201946953A (zh) 2019-12-16
TW202328296A (zh) 2023-07-16
TWI716978B (zh) 2021-01-21
KR20230132404A (ko) 2023-09-15
TWI762676B (zh) 2022-05-01
TW202229413A (zh) 2022-08-01
KR20210025569A (ko) 2021-03-09

Similar Documents

Publication Publication Date Title
JP7370229B2 (ja) 半導体装置、及びその製造方法
KR102616333B1 (ko) 반도체 장치, 및 그 제조 방법
JP7395654B2 (ja) 半導体装置、及びその製造方法、並びに、層間絶縁膜
JP2022123007A (ja) 半導体装置、及びその製造方法、並びに、層間絶縁膜
JP2022123006A (ja) 半導体装置、及びその製造方法、並びに、層間絶縁膜
JP2022123008A (ja) 半導体装置、及びその製造方法、並びに、層間絶縁膜
KR20190006926A (ko) 반도체 장치, 및 그 제조 방법
TWI818743B (zh) 半導體裝置及其製造方法
TWI840154B (zh) 半導體裝置、及其製造方法
TWI832754B (zh) 半導體裝置、及其製造方法
JP2022167937A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101000502; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210226

Effective date: 20210927