JP2009111287A - 電子部品モジュール及びその回路基板 - Google Patents

電子部品モジュール及びその回路基板 Download PDF

Info

Publication number
JP2009111287A
JP2009111287A JP2007284330A JP2007284330A JP2009111287A JP 2009111287 A JP2009111287 A JP 2009111287A JP 2007284330 A JP2007284330 A JP 2007284330A JP 2007284330 A JP2007284330 A JP 2007284330A JP 2009111287 A JP2009111287 A JP 2009111287A
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
component module
insulator layer
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007284330A
Other languages
English (en)
Inventor
Koji Ogasawara
孝治 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2007284330A priority Critical patent/JP2009111287A/ja
Priority to US12/259,869 priority patent/US20090107714A1/en
Priority to CNA2008101749869A priority patent/CN101426332A/zh
Publication of JP2009111287A publication Critical patent/JP2009111287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】グランド面のシールド効果を損なうことなく、リフロー半田付けによる反りや捩れを抑制した回路基板(特に、高周波用の回路基板)を備えた電子部品モジュール及びその回路基板を提供すること。
【解決手段】絶縁体層と、前記絶縁体層の各表面に形成された複数の導電体層を有し、一の前記導電体層からなり、前記表面の大半を覆うグランド面と、他の前記表面に形成された前記導電体層からなる配線を備えた回路基板と、前記回路基板に搭載され、前記配線により結線された電子部品からなる電子部品モジュールにおいて、前記導電体層が除かれてなる複数のスリットが、前記グランド面内に設けられていること。
【選択図】 図7

Description

本発明は、電子部品と当該電子部品が搭載された回路基板とからなる電子部品モジュール及びその回路基板に関し、特に、リフロー半田付け工程を経ても反ったり捩れたりしない薄型回路基板を備えた電子部品モジュール及びその回路基板に関する。
携帯電話等の電子装置のマザーボードに搭載される電子部品モジュールの小型化は、近年、顕著である。それに伴い、電子部品モジュールが形成される回路基板(所謂、プリント基板)も、薄型化している。
このような回路基板に電子部品を実装(搭載)するためには、リフロー半田付け技術が用いられる。リフロー半田付けでは、まず、回路基板上の電子部品の実装箇所にクリーム半田を印刷する。次に、このクリーム半田に、電子部品を仮に固定する。この状態で、回路基板全体を半田クリームの融点以上に加熱することによって、電子部品を回路基板に半田付けする。
回路基板は、例えば、ガラスエポキシ系樹脂からなる絶縁体層と、この絶縁体層の表面上に形成された、例えば、銅箔等の金属薄膜(導電体層)からなる配線によって構成されている。
このように構成された回路基板の薄型化は近年著しく、その厚さは、1mm以下(例えば、400μm)に達している。このような回路基板に対してリフロー半田付けを施すと、回路基板の加熱とその後の冷却過程で、回路基板に反りや捩れが発生してしまう。
この反りや捩れを防止する方法としては、金属薄膜をエッチングして絶縁体層の表面に配線を形成する際、配線以外の部分にも適宜、円形や直角三角形の多数の微小金属薄膜を残す方法がある。上述した方法では、配線以外に残された金属薄膜も含めた全金属膜の面積を、複数の配線層間で等しくしている(特許文献1)。尚、絶縁体層の表面積に対する上記全金属膜の面積の割合を、以下、残存率と呼ぶ。
図1は、このような残存率調整用の金属薄膜(ダミーパターン2)が形成された回路基板4の表面の構成を説明する図である。図1に示すように、この回路基板4は、絶縁体層8と、その表面に形成された配線6と、残存率調整用の金属薄膜(ダミーパターン2;円形パターン及び斜辺が向かい合うように配置された直角三角形対)によって構成されている。
ところで、配線6は、通常、銅箔をエッチングして形成される。従って、以後の説明では、配線6は銅箔によって形成されているものとし、金属薄膜の残存率を、残銅率と呼ぶこととする。
近年の回路基板4は、多層化されている。すなわち、回路基板4は、複数の絶縁体層10と、配線6からなる複数の配線層によって構成されている。各配線層において配線全体が占める面積は、夫々の配線層に形成される配線パターンによって異なる。従って、配線6だけによって構成された配線層の残銅率は一定しない。
回路基板にリフロー半田付けを施すと、回路基板を加熱する過程で、配線層8(例えば、銅箔)は、絶縁体層(例えば、ガラスエポキシ系樹脂)より大きく熱膨張する。その結果、夫々の配線層8は、夫々が接している絶縁体層に引張応力を及ぼす。
図2は、回路基板を構成する一の絶縁体層10と、その正面側12及び背面側14に形成された配線6とからなる回路基板4の断面を説明する図である。
配線層8が、絶縁体層10に及ぼす応力は、配線層8の残銅率が高いほど大きい。従って、上述したような、残銅率が異なる複数の配線層8からなる回路基板4では、絶縁体層10の正面側12に形成された配線層10と背面側14に形成された配線層8から異なった大きさの引張応力が、絶縁体層10に作用する。この引張応力によって絶縁体層10は伸張する。ここで、正面側と背面側では引張応力の大きさが異なるので、図3のように、残銅率がより高く引張応力がより強く作用する側を外側として、絶縁体層10は反る。尚、図3には、リフロー半田付け前の回路基板の要部断面図を破線で示してある。
更に、正面と背面の引張応力の相違に加え、絶縁体層10の表面における引張応力の面内分布に不均一が存在する場合等には、絶縁体層10に捩れが発生する。
回路基板4が冷却する過程では、配線層8は収縮する。しかし、絶縁体層10の変形は不可逆的であり、回路基板4の温度が室温に戻った後も、絶縁体層10の変形は残存している。その結果、リフロー半田付け後の回路基板4には、反り又は捩れが固定される。
このような回路基板4の変形を回避するためには、絶縁体層の正面側12と背面側14で、残銅率を等しくすればよい。このようにすれば、絶縁体層10の正面側12及び背面側14夫々に作用する応力が等しくなるので、リフロー半田付けによる絶縁体層10の変形は発生しない。すなわち、回路基板は変形しない。
ダミーパターンを用いる上記方法は、各配線層8の残銅率を一定とし、絶縁体層10の正面側12と背面側14で発生する応力を一定にして、回路基板の変形を抑制するものである。
特開2004−200265号公報
ダミーパターンを用いる上記方法は、回路基板4が使用される周波数帯域が低い場合には有効である。
しかし、回路基板4の使用される周波数が高くなると種々の問題が発生する。
ダミーパターン2が存在すると、寄生容量や寄生インダクタンスが発生する。周波数帯域が高くなると、寄生容量によるアドミッタンスや寄生インダクタンスによるインピーダンスが大きくなる。その結果、これら寄生容量や寄生インダクタンスを介して、配線間で信号の漏洩等の問題が生じる(第1の問題点)。
また、高周波帯域で使用される回路基板では、通常、マザーボードと対面する絶縁体層の表面に、グランド面が設けられる。これは、回路基板上に設けられた配線とグランド面によって伝送路を構成し、高周波信号を円滑に伝播させるためだけではなく、回路基板を伝播する高周波信号をマザーボードからシールドして、マザーボードに雑音が誘起されないようにするためでもある。
ダミーパターン2を用いて残銅率を調整する上記方法を、このような回路基板に適用しようとすると、以下に説明する通り、高周波信号に対するシールド効果が減殺され、本来は強化されなければならないグランド面の機能が損なわれる。
即ち、上記方法を高周波回路基板に適用しようとすると、グランド面のシールド効果とグランド強化に悪影響が及ぶ。
図4は、電子部品モジュール18が、マザーボード16に搭載された状態を説明する断面図である。電子部品モジュール18は、複数の電子部品20と、この電子部品20を搭載した回路基板4によって構成されている。回路基板4は、通常、複数の絶縁体層によって構成されており、(最もマザーボード16に近い絶縁体層の表面であって)マザーボードに対向した面22には、グランド面が形成されている。
グランド面は、通常、面内構造を有しないベタパターンによって構成される。また、グランド面は、マザーボードに対向した面22(以下、対向面と呼ぶ)の大半(例えば、6割以上、好ましくは7割以上、更に好ましくは8割以上、最も好ましくは9割以上)を覆うように形成される。一方、この対向面以外の絶縁体層の表面には、配線層が形成される。
上述したように、高周波回路基板にダミーパターン2を設けることは好ましくない。しかし、回路基板に反りや捩れが発生しないようにするために、配線層に敢えてダミーパターン2を設けることも考えられる。
しかし、ダミーパターンを配線層に設けたとしても、配線層の残銅率は、絶縁体層の表面の大半を覆う、高周波配線基板用のグランド面の残銅率よりは低くなる。
一方、ダミーパターンを用いる上記方法では、グランド面が形成された導電体層を含め、全ての導電体層で、残銅率を一定にする必要がある。
従って、上記方法を採用するためには、グランド面の残銅率を、ダミーパターンの設けられた配線層の残銅率に合わせて、低くしなければならない。このため、グランド面の面積が小さくせざるをえない。
その結果、高周波信号に対するグランド面のシールド効果が減殺され、本来は強化されなければならないグランド面の機能が損なわれてしまう(第2の問題点)。
更に、図4に示すように、マザーボード16に搭載される回路基板4には、電子部品20は片面のみに実装される。一方、電子部品20が実装される面には、配線が集中的に設けられので、ダミーパターン2を設ける余地が殆どない。この点からも、ダミーパターンを設けて残銅率を一定にする上記方法を、採用することは困難である(第3の問題点)。
そこで、本発明の目的は、グランド面のシールド効果を損なうことなく、リフロー半田付けによる反りや捩れを抑制した回路基板(特に、高周波用の回路基板)を備えた電子部品モジュール及びその回路基板を提供することである。
(第1の発明)
上記の目的を達成するために、本発明の第1の側面は、絶縁体層と、前記絶縁体層の各表面に形成された複数の導電体層を有し、一の前記導電体層からなり、前記表面の大半を覆うグランド面と、他の前記表面に形成された前記導電体層からなる配線を備えた回路基板と、前記回路基板に搭載され、前記配線により結線された電子部品からなる電子部品モジュールにおいて、前記導電体層が除かれてなる複数のスリットが、前記グランド面内に設けられていることを特徴とする。
第1の側面によれば、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
(第2の発明)
上記の目的を達成するために、本発明の第2の側面は、第1の側面において、複数の前記絶縁体層が積層されてなることを特徴とする。
第2の側面によれば、複数の前記絶縁体層が積層されてなる回路基板を備えた電子部品モジュールにおいて、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
(第3の発明)
上記の目的を達成するために、本発明の第3の側面は、第1の側面において、前記スリットの伸展方向が、複数であることを特徴とする。
第3の側面によれば、夫々の伸展方向で反りを抑制することができる。
(第4の発明)
上記の目的を達成するために、本発明の第4の側面は、第3の側面において、伸展方向の異なる前記スリットが交差していることを特徴とする。
第4の側面によれば、交差したスリットを1つのスリットパターンとして設計することができ、パターン設計が容易になる。
(第5の発明)
上記の目的を達成するために、本発明の第5の側面は、第4の側面において、前記伸展方向が直交していることを特徴とする。
第5の側面によれば、十字パターンを1つのスリットパターンとして設計することができ、パターン設計が容易となる。
(第6の発明)
上記の目的を達成するために、本発明の第6の側面は、第3の側面において、請求項3に記載の電子部品モジュールにおいて、前記回路基板の形状が矩形であり、一方の前記伸展方向が、前記矩形の一方の辺に平行であり、他方の前記伸展方向が、前記矩形の他方の辺に平行であることを特徴とする。
第6の側面によれば、CAD(Computer−Aided Design)上の座標軸(X軸-Y軸)と、スリットの伸展方向を一致させることができる。従って、パターン設計が容易になる。
(第7の発明)
上記の目的を達成するために、本発明の第7の側面は、第1の側面において、前記スリットが、前記グランド面の外縁には達していないことを特徴とする。
第7の側面によれば、グランド面の外縁すなわち最外閉曲線によって囲まれる面積が縮小しないので、グランド面のシールド効果が損なわれることはない。
(第8の発明)
上記の目的を達成するために、本発明の第8の側面は、第1の側面において、少なくても一の直線に複数の前記スリットが交差するように、配置されていることを特徴とする。
第8の側面によれば、グランド面の膨張によって発生する応力をより細分化することができるので、回路基板の反りや捩れをより効果的に抑制することができる。
(第9の発明)
上記の目的を達成するために、本発明の第9側面は、第1乃至8の何れかの側面において、前記絶縁体層が、ガラスエポキシ系樹脂からなることを特徴とする。
第9の側面によれば、絶縁体層がガラスエポキシ系樹脂からなる回路基板を備えた電子部品モジュールにおいて、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
(第10の発明)
上記の目的を達成するために、本発明の第10の側面は、絶縁体層と、前記絶縁体層の各表面に形成された複数の導電体層を有し、一の前記導電体層からなり、前記表面の大半を覆うグランド面と、他の前記表面に形成された前記導電体層からなる配線を備えた回路基板において、 前記導電体層が除かれてなる複数のスリットが、前記グランド面内に設けられていることを特徴とする。
第10の側面によれば、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
(第11の発明)
上記の目的を達成するために、本発明の第11の側面は、第10の側面において、複数の前記絶縁体層が積層されてなることを特徴とする。
第11の側面によれば、複数の前記絶縁体層が積層されてなる回路基板において、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
(第12の発明)
上記の目的を達成するために、本発明の第12の側面は、第10の側面において、前記スリットの伸展方向が、複数であることを特徴とする。
第12の側面によれば、夫々の伸展方向で反りを抑制することができる。
(第13の発明)
上記の目的を達成するために、本発明の第13の側面は、第12の側面において、伸展方向の異なる前記スリットが交差していることを特徴とする。
第13の側面によれば、交差したスリットを1つのスリットパターンとして設計することができ、パターン設計が容易になる。
(第14の発明)
上記の目的を達成するために、本発明の第14の側面は、第13の側面において、前記伸展方向が直交していることを特徴とする。
第14の側面によれば、十字パターンを1つのスリットパターンとして設計することができ、パターン設計が容易となる。
(第15の発明)
上記の目的を達成するために、本発明の第15の側面は、第12の側面において、前記回路基板の形状が矩形であり、一方の前記伸展方向が、前記矩形の一方の辺に平行であり、他方の前記伸展方向が、前記矩形の他方の辺に平行であることを特徴とする。
第15の側面によれば、CAD上の座標軸(X軸-Y軸)と、スリットの伸展方向を一致させることができる。従って、パターン設計が容易になる。
(第16の発明)
上記の目的を達成するために、本発明の第16の側面は、第10の側面において、前記スリットが、前記グランド面の外縁には達していないことを特徴とする。
第16の側面によれば、グランド面の外縁すなわち最外閉曲線によって囲まれる面積が縮小しないので、グランド面のシールド効果が損なわれることはない。
(第17の発明)
上記の目的を達成するために、本発明の第17の側面は、第10の側面において、少なくとも一の直線に複数の前記スリットが交差するように、配置されていることを特徴とする。
第17の側面によれば、グランド面の膨張によって発生する応力をより細分化することができるので、回路基板の反りや捩れをより効果的に抑制することができる。
(第18の発明)
上記の目的を達成するために、本発明の第18の側面は、第10乃至17の何れかの側面において、前記絶縁体層が、ガラスエポキシ系樹脂からなることを特徴とする。
第18の側面によれば、絶縁体層がガラスエポキシ系樹脂からなる回路基板において、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
本発明によれば、グランド面の熱膨張によって発生する応力を、グランド面にスリットを設けることによって分散するので、グランド面のシールド効果を損なうことなく、リフロー半田付けによる回路基板の反りや捩れを抑制することができる。
以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
(実施の形態例1)
本実施の形態は、グランド面に、伸展方向が直交する複数のスリットが設けられた回路基板を備えた電子部品モジュール及びその回路基板に係るものである。
(1)構 成
図5は、本実施の形態に係わる電子部品モジュール24が、例えば、携帯電話のマザーボード16に搭載された状態を説明する断面図である。電子部品モジュール24は、回路基板26と、この回路基板26に搭載され、回路基板26に形成された配線によって結線されたフィルター等の電子部品20とからなる。
図6は、電子部品モジュール24のブロックダイアグラムの一例である。電子部品モジュール24は、例えば、外部のアンテナ30の入力端に接続されたアンテナスイッチ28と、アンテナスイッチ28の出力端に接続された複数のフィルター32によって構成されている。
そして、フィルター32等の電子部品20が搭載された回路基板26は、図5に示すように、例えば、半田バンプ28によって、マザーボード16に搭載されている。
図7は、回路基板26の対抗面(マザーボード16に対向する面)の構成を説明する平面図である。図8は、図7に示したA−A’線における断面図を矢印の方向から見た断面図である。
図8に示すように、回路基板26は、積層された複数の絶縁体層10と、この絶縁体層10の表面に形成された複数の導電体層36を備えている。ここで、絶縁体層10は、ガラスエポキシ系樹脂からなる。
そして、マザーボードに対向する面(対向面22)には、導電体層36からなり、絶縁体層10の表面の大半(例えば、6割以上、好ましくは7割以上、更に好ましくは8割以上、最も好ましくは9割以上)を覆うグランド面38が設けられている(図7参照)。また、グランド面38の周囲には、後述するビアホール40によって配線層に接続されたパッド42が設けられている。パッド42は、半田バンプ28によってマザーボード16内の配線に電気的に接続されている。
また、グランド面38にもパッド領域44(グランドパッド)が設けられ、半田バンプ28によってマザーボード16のグランドに電気的に接続されている。尚、グランド面38の周囲には、半田バンプのはみ出しを防止するため、レジスト46が設けられている。レジスト46は、図7に示した破線と回路基板26の外縁の間に設けられている。但し、レジスト46は、パッド42の表面は覆わないように形成されている。
一方、上記グランド面38が形成された表面とは異なる別の絶縁体層の表面には、例えば、図9のように、導電体層36からなる配線54が設けられている。ここで、図9は、絶縁体層10の上に形成された、複数の配線54からなる配線層8の構成を説明する平面図である。
そして、各導電体層36は、ビアホール40に充填された金属層によって、電気的に接続されている(図8参照)。
そして、導電体層36が除かれた複数のスリット48が、グランド面38内に設けられている。このようにスリットを設けることにより、下記「原理」で説明する通り、リフロー半田付けに起因する回路基板の反りを抑制することができる。
図7に示した例では、2つのスリット48が対になり、夫々の伸展方向が直交している。
すなわち、本実施の形態では、スリットの伸展方向が複数(2つ)である。このようにすると、下記「原理」の説明から明らかなように、夫々の伸展方向で反りを抑制することができる。
また、本実施の形態では、伸展方向の異なるスリット48が交差している。このようにスリット48を交差させると、交差したスリットを1つのスリットパターンとして設計することができ、パターン設計が容易になる。
例えば、スリットが直交している本実施の形態では、十字パターンを1つのスリットパターンとして設計することができ、パターン設計が容易となる。
また、図7から明らかなように、回路基板26の形状は矩形である。ここで、伸展方向が直交した上記スリット48の一方の伸展方向は上記矩形の一方の辺に平行であり、上記スリットの他方の伸展方向が上記矩形の他の辺に平行である。
このようにすると、CAD上の座標軸(X軸-Y軸)と、スリットの伸展方向を一致させることができる。従って、パターン設計が容易になる。
また、図7に示す本実施の形態では、少なくとも一の直線60,62に、複数のスリット48が交差するように配置されている。このようにすることによって、下記「原理」の説明から明らかなように、グランド面38の膨張によって発生する応力をより細分化することができるので、回路基板の反りや捩れをより効果的に抑制することができる。
更に、スリット48は、図7に示すように、グランド面38の外縁には達していないように設けられている。このようにすることによって、グランド面の外縁すなわち最外閉曲線によって囲まれる面積が縮小しないので、グランド面のシールド効果が損なわれることはない。
尚、上記例では、絶縁体層10は複数であるが、絶縁体層10は単数であってもよい。すなわち、一の絶縁体層10の正面に配線層が設けられ、絶縁体層10の背面にグランド面38が設けられていてもよい。即ち、回路基板は、所謂、両面プリント基板であってもよい。
また、マザーボード16への雑音の誘起が問題とならない場合等には、グランド面38は、対向面22ではなく、他の面に設けてもよい。
すなわち、本実施の形態に係る電子部品モジュール24(図5参照)には、絶縁体層10と、上記絶縁体層10の各表面に形成された複数の導電体層36を有し、一の上記導電体層36からなり、上記表面の大半を覆うグランド面38と、他の上記表面に形成された上記導電体層36からなる配線54を備えた回路基板26(図7及び図8参照)と、上記回路基板26に搭載され、上記配線54により結線された電子部品20からなる電子部品モジュール24(図5参照)において、上記導電体層36が除かれてなる複数のスリット48が、上記グランド面内38に設けられている(図7参照)。
(2)原 理
図10は、正面に複数の配線6からなる配線層8を設け、背面にベタパターンからなるグランド面38が設けられた絶縁体層10からなる回路基板26にリフロー半田付けを行った場合の回路基板26の状態を説明する図である。
図10の左側に示した図は、背面側から回路基板26を見た図である。図10の右側に示した図は、左側の図に示したA−A’線における断面を矢印の方向から見た図である。
図10から明らかなように、グランド面38の残銅率は、配線層8の残銅率より高い。このような回路基板26にリフロー半田付けを施すと、昇温乃至加熱過程で膨張したグランド面38が、配線層8より大きな応力56を絶縁体層10に及ぼす。その結果、回路基板26は、図10の右側に示すように、配線層8が設けられた面が内側になるように反ってしまう。
本発明者は、鋭意検討した結果、グランド面38にスリット48を設けることによって、このような反りを緩和できることを発見した。
図11は、グランド面38にスリット48を設けた回路基板26にリフロー半田付けを行った後の状態を説明する図である。図11の左側に示した図は、背面側から回路基板26を見た図である。図11の右側に示した図は、左側の図に示したA−A’線における断面を矢印の方向から見た図である。
図10に示すようにベタパターンからなるグランド面30を備えた矩形の回路基板26では、回路基板26の長辺方向に大きな応力56が発生する。スリット48は、その長辺方向68に交わるように設けられている。このようなスリット48が設けられると、図11の右側に示すように、リフロー半田付けによる回路基板26の反りが緩和される。これは、スリット48によってグランド面38が細分化されると、細分化された個々の領域は小さな応力しか発生しなくなるためと考えられる。すなわち、スリット48によって応力が分散され、一つの大きな力にはならないため反りが抑制されると考えられる。
従って、グランド面38の発生する応力の方向に交わるように、スリットを設けることによって、この応力によって発生する回路基板の反りを抑制することができる。
以上の説明では、回路基板26の長辺方向68における応力のみを考慮した。しかし、実際には、回路基板26の短辺方向70にも応力が発生する。従って、回路基板26の短辺方向に交わるようなスリットも設けて、短辺方向70における反りを抑制することが好ましい。
(3)特 性
次に、図7に示すグランド面38を備えた回路基板26に対してリフロー半田付けを施した場合に発生する反りの測定結果について説明する。
測定に用いた回路基板26(以下、測定用回路基板と呼ぶ)は、所謂、6層基板であり、ガラスエポキシ系樹脂からなる複数の絶縁体層10によって構成されている。絶縁体層10の正面には、配線層8が設けられている。一方、絶縁体層10の背面には、グランド面38等、図7に示すとおりの構造が形成されている。回路基板26の長辺は、約8.6mmである。一方、回路基板26の短辺は、約6.2mmである。また、基板のトータル厚さは、400μmである。
図12は、スリット48による反り抑制の効果を検証するために用いた、比較用の回路基板(比較用回路基板58)の対向面(マザーボードに対向する面)の構成を説明する平面図である。比較用回路基板58の構成は、グランド面38にスリット48が設けられていない点を除き、図7に示す測定用回路基板と同じである。
図13は、本測定の試料を準備するために用いたリフロー炉の温度変化を説明する図である。縦軸が温度であり、横軸が時間である。すなわち、図7又は図12のようなグランド面を有する回路基板を、上記リフロー炉を用いて、図13のような温度プロファイルで処理した。
図13に示すように、本測定で使用したリフロー半田付け工程では、まず、回路基板を約140℃まで急速に加熱する(昇温;ヒーティング)。次に、200℃まで除々に温度を上昇させながら、所定の時間、回路基板を予備加熱する(予熱;プリヒート)。リフロー半田付けでは、使用するクリーム半田の特性にもよるが、例えば200℃の温度で、クリーム半田が溶融する。その後、250℃まで加熱した後、温度の下降を開始し、200℃まで温度を下げる(加熱;ソルダリング)。最後に、室温まで温度を下げる(降温;クーリング)。
図14は、リフロー半田付け後における測定用回路基板の表面の平坦度を測定した結果を説明する図である。縦軸(Z軸)は、リフロー半田付け前の反りのない回路基板表面を基準として、リフロー半田付け後の回路基板表面が変位した量(以下、平坦度と呼ぶ)を示している。変位の量の符号は、配線層側が内側になるよう反った場合にプラスとなるようにした。XY平面は、回路基板の表面位置を表している。
Y軸に沿って付された符号(S1,S3,S5)は、回路基板の短辺を6等分した位置に対応している。X軸に沿って付された符号(1〜15)は、回路基板の長辺を15等分した位置に対応している。
図14に示すように、リフロー半田付け後の平坦度すなわち回路基板表面(正面)の変位量は、0.01mm以下である。回路基板に反りが発生している場合には、回路基板の中央部分で変位量が大きくなる。このような反りに特徴的な変位は図14には見られず、微小な変位が回路基板全体に亘って見られる。すなわち、図14に示された結果は、図7のようなグランド面を用いることによって、リフロー半田付けよる回路基板の反りの抑制が可能であることを示している。尚、図14には、捩れの発生を示す変移パターンも認められない。
図15は、リフロー半田付け後における比較用回路基板の表面の平坦度を測定した結果を説明する図である。縦軸(Z軸)、X軸、及びY軸が表すものは、図14と同じである。
図15に示すように、リフロー半田付け後の比較用回路基板の表面(正面)は、中央部が大きく変位している。その変位量は、最大で約0.02mmに及ぶ。すなわち、図15に示された結果は、グランド面にスリットを設けていない従来の回路基板(比較用回路基板)は、リフロー半田付けにより大きく反ってしまうことを示している。
すなわち、図14及び図15に示された結果は、グランド面38にスリットを設けることにより、リフロー半田付けよる高周波用回路基板の反りを抑制できることを示している。
一方、グランド面38にスリット48を設けても、スリット48自体の表面積は小さいので、グランド面38のシールド効果が大きく損なわれることはない。更に、本実施の形態ではスリット48がグランド面38の外縁に達していないため、この外縁に沿った最外閉曲線によって囲われる面積が減少することはない。従って、回路基板が放射する電磁界を、この最外閉曲線に沿って誘起される電流によって効果的に遮蔽することができる。
従って、本実施の形態によれば、グランド面のシールド効果を損なうことなく、リフロー半田付けによる反りや捩れを抑制した回路基板(特に、高周波用の回路基板)を具備した電子部品モジュールと、その回路基板を提供することである。
(4)モイスチャー・センシティビティ・レベル(Moisture Sensitivity Level;MSL)の改善
本実施の形態の回路基板は、上述したような反りを抑制するという効果の他に、モイスチャー・センスティブ・レベル(以下、MSLと略す)を改善するという効果も有する。
回路基板を空気中に放置すると、ガラスエポキシ系樹脂等の絶縁体層10は水分を吸収する。このような水分を吸収した絶縁体層10からなる回路基板26に対してリフロー半田付けを行うと、吸収されていた水分が、昇温乃至加熱工程で急激に絶縁体層10から放出される。
グランド面38を構成する導電体層は、銅箔等の金属膜によって構成される。従って、グランド面38は、このような水分の放出を妨げる。特に、従来の回路基板のように、グランド面38がベタパターンである場合には、水分に逃げ道がない。このため、このような回路基板にリフロー半田付けを施すと、200℃以上に加熱され膨張した水分が発生する圧力によって、回路基板が破壊されてしまう。
このような破壊を防ぐため、回路基板は、通常、乾燥窒素等の乾燥雰囲気中に保持され、水分を吸収しないように管理される。このようにすれば、吸収された水分の熱膨張によって回路基板が破壊されることはない。
或いは、回路基板を管理するため、基板に吸収されている水分量を測定し、空気中に保管した場合、何日以内にリフロー半田付けを行うべきかの指標すなわちMSLを決定する。このMSLによって指定された期間内に、リフロー半田付けを行えば、回路基板の破壊を防止することができる。
本実施の形態に係る回路基板では、グランド面38にスリット48が設けられている。このため、リフロー半田付けにおける昇温乃至加熱工程で膨張した水分は、このスリット48から空気中に逃げ出して行く。このため、本実施の形態の回路基板を用いれば、MSLが改善される。例えば、MSLを、無期限でリフロー半田付けを行うことのできるフリークラスにすることも可能である。
(実施の形態2)
本実施の形態は、グランド面に、伸展方向が異なるが交差はしてない複数のスリットが設けられた回路基板を備えた電子部品モジュール及びその回路基板に係るものである。
本実施の形態における電子部品モジュール及びその回路基板は、回路基板のグランド面38に設けられたスリット48の構成及びその配置を除き、実施の形態1の電子部品モジュール及びその回路基板と同じである。
図16は、本実施例に係る回路基板26の対向面(マザーボードに対向する面)の構成を説明する平面図である。
本実施の形態では、図16に示すように、回路基板26の長辺方向68に平行な複数の第1のスリット64と回路基板26の短辺方向70に平行な複数の第2のスリット66が、グランド面38に交互に配置されている。
このようにしても、本実施の形態に係る電子部品モジュール及びその回路基板は、上記実施の形態1に係る電子部品モジュール及びその回路基板と殆ど同じ効果を有する。
ただし、実施の形態1の回路基板と同数のスリットをグランド面38に設けようとした場合、例えば、銅箔を加工してグランド面38等を形成するためにフォトリソグラフィー工程に必要なフォトマスクパターンの設計に必要な労力が増す。
(実施の形態3)
本実施の形態は、グランド面に、伸展方向が一方向のみの複数のスリットが設けられた回路基板を備えた電子部品モジュール及びその回路基板に係るものである。
本実施の形態における電子部品モジュール及びその回路基板は、回路基板のグランド面38に設けられたスリット48の構成及びその配置を除き、実施の形態2の電子部品モジュール及びその回路基板と同じである。
図17は、回路基板26の対向面(マザーボードに対向する面)の構成を説明する平面図である。
本実施の形態では、図17に示すように、回路基板26の短辺方向70に平行な複数のスリット68のみが、グランド面38に配置されている。
このようにしても、本実施の形態に係る電子部品モジュール及びその回路基板は、上記実施の形態2に係る電子部品モジュール及びその回路基板と殆ど同じ効果を奏する。
ただし、本実施の形態に係る電子部品モジュール及びその回路基板では、回路基板26の短辺方向に平行なスリットが設けられていないので、短辺方向における反りを抑制することができない。
上述した例では、スリットの伸展方向は、回路基板の長辺方向又は短辺方向の何れか一方であった。しかし、スリットの伸展方向は、このような方向に限られるものではない。例えば、回路基板の対角線に平行な方向であってもよい。
また、以上の例では、伸展方向の異なるスリットが交差する角度は直角であった。しかし、一の直線に交差する角度は必ずしも直角である必要はなく、例えば45°であってもよい。
更に、以上の例では、スリットが一の直線に直交するように配置されている。しかし、交差角度は必ずしも直角である必要はなく、例えば45°であってもよい。
ダミーパターンを形成して、金属膜の残存率を絶縁体層の各表面で等しくした回路基板を説明する平面図である。 回路基板を構成する一の絶縁体層と、その正面及び背面に形成された配線とからなる回路基板の断面を説明する図である。 リフロー半田付けによって、反った回路基板の断面を説明する図である。 電子部品モジュールがマザーボードに搭載された状態を説明する断面図である。 実施の形態に係わる電子部品モジュールが、マザーボードに搭載された状態を説明する断面図である。 実施の形態に係わる電子部品モジュールのブロックダイアグラムの一例である。 実施の形態1に係わる回路基板の対向面(マザーボードに対向する面)の構成を説明する平面図である。 実施の形態に係わる回路基板の構成を説明する断面図である。 実施の形態に係わる回路基板を構成する絶縁体層の上に形成された、複数の配線からなる配線層の構成を説明する平面図である。 正面に複数の配線からなる配線層を設け、背面にベタパターンからなるグランド面が設けられた絶縁体層からなる回路基板にリフロー半田付けを行った後の状態を説明する図である。 グランド面にスリットを設けた回路基板にリフロー半田付けを行った後の状態を説明する図である。 比較用回路基板の対向面(マザーボードに対向する面)の構成を説明する平面図である。 反り測定用の試料準備に用いたリフロー炉の温度変化を説明する図である。 リフロー半田付け後における測定用回路基板の表面の平坦度を測定した結果を説明する図である。 リフロー半田付け後における比較用回路基板の表面の平坦度を測定した結果を説明する図である。 実施の形態2に係わる回路基板の対向面(マザーボードに対向する面)の構成を説明する平面図である。 実施の形態3に係わる回路基板の対向面(マザーボードに対向する面)の構成を説明する平面図である。
符号の説明
2・・・ダミーパターン 4・・・回路基板 6・・・配線
8・・・配線層 10・・・絶縁体層 12・・・絶縁体層の正面側
14・・・絶縁体層の背面側 16・・・マザーボード
18・・・電子部品モジュール 20・・・電子部品
22・・・マザーボード側の面(対向面)
24・・・実施の形態に係わる電子部品モジュール
26・・・実施の形態に係わる回路基板
28・・・半田バンプ
30・・・アンテナ 28・・・アンテナスイッチ
32・・・フィルター 36・・・導電体層 38・・・グランド面
40・・・ビアホール 42・・・パッド
44・・・グランド面内のパッド領域(グランドパッド) 46・・・レジスト
48・・・スリット 50,52・・・伸展方向 54・・・配線
56・・・応力 58・・・比較用回路基板 60,62・・・直線
64・・・第1のスリット(実施の形態2)
66・・・第2のスリット(実施の形態2)
68・・・長辺方向 70・・・短辺方向

Claims (18)

  1. 絶縁体層と、
    前記絶縁体層の各表面に形成された複数の導電体層を有し、
    一の前記導電体層からなり、前記表面の大半を覆うグランド面と、
    他の前記表面に形成された前記導電体層からなる配線を備えた回路基板と、
    前記回路基板に搭載され、前記配線により結線された電子部品からなる電子部品モジュールにおいて、
    前記導電体層が除かれてなる複数のスリットが、前記グランド面内に設けられていることを
    特徴とする電子部品モジュール。
  2. 請求項1に記載の電子部品モジュールにおいて、
    複数の前記絶縁体層が積層されてなることを
    特徴とする電子部品モジュール。
  3. 請求項1に記載の電子部品モジュールにおいて、
    前記スリットの伸展方向が、複数であることを
    特徴とする電子部品モジュール。
  4. 請求項3に記載の電子部品モジュールにおいて、
    伸展方向の異なる前記スリットが交差していることを
    特徴とする電子部品モジュール。
  5. 請求項4に記載の電子部品モジュールにおいて、
    前記伸展方向が直交していることを
    特徴とする電子部品モジュール。
  6. 請求項3に記載の電子部品モジュールにおいて、
    前記回路基板の形状が矩形であり、
    一方の前記伸展方向が、前記矩形の一方の辺に平行であり、
    他方の前記伸展方向が、前記矩形の他方の辺に平行であることを
    特徴とする電子部品モジュール。
  7. 請求項1に記載の電子部品モジュールにおいて、
    前記スリットが、前記グランド面の外縁には達していないことを
    特徴とする電子部品モジュール。
  8. 請求項1に記載の電子部品モジュールにおいて、
    少なくとも一の直線に複数の前記スリットが交差するように、配置されていることを
    特徴とする電子部品モジュール。
  9. 請求項1乃至8の何れか1項に記載の電子部品モジュールにおいて、
    前記絶縁体層が、ガラスエポキシ系樹脂からなることを
    特徴とする電子部品モジュール。
  10. 絶縁体層と、
    前記絶縁体層の各表面に形成された複数の導電体層を有し、
    一の前記導電体層からなり、前記表面の大半を覆うグランド面と、
    他の前記表面に形成された前記導電体層からなる配線を備えた回路基板において、
    前記導電体層が除かれてなる複数のスリットが、前記グランド面内に設けられていることを
    特徴とする回路基板。
  11. 請求項10に記載の回路基板において、
    複数の前記絶縁体層が積層されてなることを
    特徴とする回路基板。
  12. 請求項10に記載の回路基板において、
    前記スリットの伸展方向が、複数であることを
    特徴とする回路基板。
  13. 請求項12に記載の回路基板において、
    伸展方向の異なる前記スリットが交差していることを
    特徴とする回路基板。
  14. 請求項13に記載の回路基板において、
    前記伸展方向が直交していることを
    特徴とする回路基板。
  15. 請求項12に記載の回路基板において、
    前記回路基板の形状が矩形であり、
    一方の前記伸展方向が、前記矩形の一方の辺に平行であり、
    他方の前記伸展方向が、前記矩形の他方の辺に平行であることを
    特徴とする回路基板。
  16. 請求項10に記載の回路基板において、
    前記スリットが、前記グランド面の外縁には達していないことを
    特徴とする回路基板。
  17. 請求項10に記載の回路基板において、
    少なくとも一の直線に複数の前記スリットが交差するように、配置されていることを
    特徴とする回路基板。
  18. 請求項10乃至17の何れか1項に記載の回路基板において、
    前記絶縁体層が、ガラスエポキシ系樹脂からなることを
    特徴とする回路基板。
JP2007284330A 2007-10-31 2007-10-31 電子部品モジュール及びその回路基板 Pending JP2009111287A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007284330A JP2009111287A (ja) 2007-10-31 2007-10-31 電子部品モジュール及びその回路基板
US12/259,869 US20090107714A1 (en) 2007-10-31 2008-10-28 Electronic component module and circuit board thereof
CNA2008101749869A CN101426332A (zh) 2007-10-31 2008-10-31 电子组件模块及其电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007284330A JP2009111287A (ja) 2007-10-31 2007-10-31 電子部品モジュール及びその回路基板

Publications (1)

Publication Number Publication Date
JP2009111287A true JP2009111287A (ja) 2009-05-21

Family

ID=40581357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007284330A Pending JP2009111287A (ja) 2007-10-31 2007-10-31 電子部品モジュール及びその回路基板

Country Status (3)

Country Link
US (1) US20090107714A1 (ja)
JP (1) JP2009111287A (ja)
CN (1) CN101426332A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
KR101350610B1 (ko) * 2011-12-09 2014-01-13 삼성전기주식회사 반도체 패키지
US10573589B2 (en) 2018-02-05 2020-02-25 Samsung Electronics Co., Ltd. Semiconductor package
WO2022154294A1 (ko) * 2021-01-12 2022-07-21 삼성전자 주식회사 차폐 구조를 갖는 기판을 포함하는 전자 장치
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8011950B2 (en) * 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR102260431B1 (ko) * 2014-12-18 2021-06-04 삼성디스플레이 주식회사 표시장치
WO2017068917A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 ガラス配線基板およびパワーモジュール
KR102581708B1 (ko) * 2016-01-08 2023-09-25 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229642A (en) * 1980-09-01 1993-07-20 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
US4916457A (en) * 1988-06-13 1990-04-10 Teledyne Industries, Inc. Printed-circuit crossed-slot antenna
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129874A (ja) * 2008-11-28 2010-06-10 Toshiba Corp プリント配線板
JP4538069B2 (ja) * 2008-11-28 2010-09-08 株式会社東芝 プリント配線板
US7919716B2 (en) 2008-11-28 2011-04-05 Kabushiki Kaisha Toshiba Printed wiring board and electronic apparatus
KR101350610B1 (ko) * 2011-12-09 2014-01-13 삼성전기주식회사 반도체 패키지
US10573589B2 (en) 2018-02-05 2020-02-25 Samsung Electronics Co., Ltd. Semiconductor package
US10872851B2 (en) 2018-02-05 2020-12-22 Samsung Electronics Co., Ltd. Semiconductor package
WO2022154294A1 (ko) * 2021-01-12 2022-07-21 삼성전자 주식회사 차폐 구조를 갖는 기판을 포함하는 전자 장치
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure

Also Published As

Publication number Publication date
CN101426332A (zh) 2009-05-06
US20090107714A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP2009111287A (ja) 電子部品モジュール及びその回路基板
JP4942811B2 (ja) 配線基板、電気信号伝送システムおよび電子機器
JP3866058B2 (ja) 半導体装置、配線基板及びテープキャリア
KR101389899B1 (ko) 휨 방지를 위한 회로기판 및 그 제조 방법
JP2011071454A (ja) パッケージ基板
US20100252936A1 (en) Semiconductor module and portable devices
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
JP2007005452A (ja) 半導体装置
JP2008010848A (ja) ビルドアップ基板、それを有する電子部品及び電子機器
JP2004200265A (ja) プリント配線板
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
JP2015126182A (ja) プリント配線板
JP2009158571A (ja) 配線基板および配線基板の製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP5466218B2 (ja) 半導体パッケージ
JP5438965B2 (ja) プリント基板
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
JP2000077798A (ja) プリント配線板、半導体装置およびそれを用いた液晶表示装置
JP7345278B2 (ja) 電子部品実装基板及びプリント回路基板
EP3709352A1 (en) Ceramic substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091124