JPH0437185A - 金属積層基板 - Google Patents
金属積層基板Info
- Publication number
- JPH0437185A JPH0437185A JP14339190A JP14339190A JPH0437185A JP H0437185 A JPH0437185 A JP H0437185A JP 14339190 A JP14339190 A JP 14339190A JP 14339190 A JP14339190 A JP 14339190A JP H0437185 A JPH0437185 A JP H0437185A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- core plate
- metal
- thermoplastic resin
- metal core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 6
- 239000002905 metal composite material Substances 0.000 claims description 2
- 239000011888 foil Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 239000004020 conductor Substances 0.000 abstract 1
- 239000011889 copper foil Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- MUBKMWFYVHYZAI-UHFFFAOYSA-N [Al].[Cu].[Zn] Chemical compound [Al].[Cu].[Zn] MUBKMWFYVHYZAI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- ZCDOYSPFYFSLEW-UHFFFAOYSA-N chromate(2-) Chemical compound [O-][Cr]([O-])(=O)=O ZCDOYSPFYFSLEW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＰＧＡ（ビングリッドアレー）等のパッケー
ジ用基板や表面実装用印刷基板に好適に使用できる金属
積層基板に関する。
ジ用基板や表面実装用印刷基板に好適に使用できる金属
積層基板に関する。
（従来の技術及びその課題）
近年、高集積度の半導体素子を直接表面に実装できるパ
ッケージ用基板や表面実装用印刷基板の開発が進められ
ている。このようなパッケージとして第３図の断面図に
示すようなＰＧＡが例示される。このようなＰＧＡに使
用される基板５自体の材質は、通常セラミックやプラス
チックからなり、半導体素子４を搭載するなめに基材の
一部で、素子を載置する部分を一定の深さで切削して収
納部分を形成することかなされる。搭載された半導体素
子４は、基板表面に設けた導電回路３とワイヤーボンデ
ィングにより接合させた後、ポツティング樹脂により封
止することがなされ、そのために基板の表面には一定の
高さの封止枠（ダム）６が設けられている。上記ＰＧＡ
では、半導体素子の載置する部分を形成するための切削
に手間がかかり、また封止枠を設けるために加工工程が
多くなるという問題があった。
ッケージ用基板や表面実装用印刷基板の開発が進められ
ている。このようなパッケージとして第３図の断面図に
示すようなＰＧＡが例示される。このようなＰＧＡに使
用される基板５自体の材質は、通常セラミックやプラス
チックからなり、半導体素子４を搭載するなめに基材の
一部で、素子を載置する部分を一定の深さで切削して収
納部分を形成することかなされる。搭載された半導体素
子４は、基板表面に設けた導電回路３とワイヤーボンデ
ィングにより接合させた後、ポツティング樹脂により封
止することがなされ、そのために基板の表面には一定の
高さの封止枠（ダム）６が設けられている。上記ＰＧＡ
では、半導体素子の載置する部分を形成するための切削
に手間がかかり、また封止枠を設けるために加工工程が
多くなるという問題があった。
また第４図の斜視図にはＣＯＤ （電荷結合）素子搭載
用のパッケージの例を示したが、パッケージ本体７はセ
ラミックにより作成され、収納部分に半導体素子（ＣＯ
Ｄ素子）４を載置した後、表面に保護用のガラス板９を
取りつけることがなされるが、ガラス板の大きさに合せ
、嵌合する位置のセラミックを切削加工し、接合段部８
を形成する必要があり、上記と同様に手間がかかるとい
う問題があった。
用のパッケージの例を示したが、パッケージ本体７はセ
ラミックにより作成され、収納部分に半導体素子（ＣＯ
Ｄ素子）４を載置した後、表面に保護用のガラス板９を
取りつけることがなされるが、ガラス板の大きさに合せ
、嵌合する位置のセラミックを切削加工し、接合段部８
を形成する必要があり、上記と同様に手間がかかるとい
う問題があった。
（課題を解決するための手段）
本発明は上記問題点を解消できる金属積層基板を見出し
たものであり、その要旨とするところは、金属芯板１の
表面に、耐熱性熱可塑性樹脂からなる絶縁層２を介して
、導電回路３を形成した基板の半導体素子４搭載部分Ａ
を絞り加工してなる金属複合積層基板にある。
たものであり、その要旨とするところは、金属芯板１の
表面に、耐熱性熱可塑性樹脂からなる絶縁層２を介して
、導電回路３を形成した基板の半導体素子４搭載部分Ａ
を絞り加工してなる金属複合積層基板にある。
以下、本発明を図面により説明する。第１図は本発明基
板を用いてなるＰＧＡの一例を示す断面図、第２図はＣ
ＣＤ素子を搭載したパッケージの一例を示す断面図であ
る。
板を用いてなるＰＧＡの一例を示す断面図、第２図はＣ
ＣＤ素子を搭載したパッケージの一例を示す断面図であ
る。
本発明で使用する金属芯板１としてはアルミニウム、銅
、亜鉛、鉄、ケイ素鋼板、鉄−ニッケル合金等各種金属
からなる金属板が使用でき、厚みは用途により異なるが
０．１〜３．０［ｌＩｌ程度のものが好適に使用でき、
必要に応じて貫通孔を設けたものや、電解処理、アルマ
イト処理及び、クロメート処理等の表面処理を施したも
のが好適に使用できる。
、亜鉛、鉄、ケイ素鋼板、鉄−ニッケル合金等各種金属
からなる金属板が使用でき、厚みは用途により異なるが
０．１〜３．０［ｌＩｌ程度のものが好適に使用でき、
必要に応じて貫通孔を設けたものや、電解処理、アルマ
イト処理及び、クロメート処理等の表面処理を施したも
のが好適に使用できる。
上記金属芯板１の片面又は両面には耐熱性熱可塑性樹脂
からなる絶縁層２を介して導電回路３を形成する必要が
あり、耐熱性熱可塑性樹脂としては、ポリエーテルイミ
ド、ポリエーテルエーテルゲトン、ポリエーテルサルフ
ォン（ＰＥＳ）等の成形加工性が良好でかつ高周波特性
に優れた樹脂が好適に使用できる。
からなる絶縁層２を介して導電回路３を形成する必要が
あり、耐熱性熱可塑性樹脂としては、ポリエーテルイミ
ド、ポリエーテルエーテルゲトン、ポリエーテルサルフ
ォン（ＰＥＳ）等の成形加工性が良好でかつ高周波特性
に優れた樹脂が好適に使用できる。
またガラス繊維布等の補強材を絞り加工性を阻害しない
範囲で使用してもよい。
範囲で使用してもよい。
上記絶縁層の表面には必要な回路パターンからなる導電
回路３を形成しである。ここで導電回路用いる金属箔と
しては延性に富む、例えば圧延アニール箔が好適に使用
でき、また半田レジストを用いる場合、同様に延性に富
むものが好ましい。
回路３を形成しである。ここで導電回路用いる金属箔と
しては延性に富む、例えば圧延アニール箔が好適に使用
でき、また半田レジストを用いる場合、同様に延性に富
むものが好ましい。
基板５の製造方法の例について説明すると、まず、上記
金属芯板１表面の片面又は両面に耐熱性熱可塑性樹脂か
らなるフィルムを所定枚数積み重ね、最外層に鋼箔など
の金属箔を載置後、使用する樹脂の融点以上で通常の真
空プレス機などにより熱圧着し一体化する。 得られた
基板を用いサブトラクティブ法などの通常の回路形成法
によって表面の金属箔に導電回路を形成する。必要によ
っては、所定の箇所にスルーホールを設けてもよい。
金属芯板１表面の片面又は両面に耐熱性熱可塑性樹脂か
らなるフィルムを所定枚数積み重ね、最外層に鋼箔など
の金属箔を載置後、使用する樹脂の融点以上で通常の真
空プレス機などにより熱圧着し一体化する。 得られた
基板を用いサブトラクティブ法などの通常の回路形成法
によって表面の金属箔に導電回路を形成する。必要によ
っては、所定の箇所にスルーホールを設けてもよい。
上記構成の基板５を用いて半導体素子４の塔載部分Ａを
絞り加工する。絞り深さや形状は素子の形状や大きさな
どにより訣めればよく、絞り加工方法としてはオス型、
メス型からなる型内に基板を挿入し、回路が変形しない
条件で冷間法または使用する樹脂の融点を越えない温度
で加熱し、加圧する熱間法により得ることができる。
絞り加工する。絞り深さや形状は素子の形状や大きさな
どにより訣めればよく、絞り加工方法としてはオス型、
メス型からなる型内に基板を挿入し、回路が変形しない
条件で冷間法または使用する樹脂の融点を越えない温度
で加熱し、加圧する熱間法により得ることができる。
絞り加工した塔載部分Ａには半導体素子４を載置し導電
回路３とワイヤーボンディングにより接合する。塔載部
分Ａにはボッティング樹脂を流入し封圧することができ
、従来のように基板表面に封止枠を設ける必要がない。
回路３とワイヤーボンディングにより接合する。塔載部
分Ａにはボッティング樹脂を流入し封圧することができ
、従来のように基板表面に封止枠を設ける必要がない。
さらに第１図に示すように塔載部分Ａの下部凸部の絶縁
層を切削するとより放熱性を向上できるが、この凸部の
絶縁層は平面状で切削できるなめ加工がやりやすいとい
う利点がある。
層を切削するとより放熱性を向上できるが、この凸部の
絶縁層は平面状で切削できるなめ加工がやりやすいとい
う利点がある。
また第２図には本発明の他の実施例を示したが、半導体
素子４として第４図に示したものと同−ＣＣＤ素子を用
いたものであり、上記基板と同一構成の基板４を用い素
子搭載用凹部とカラス板接合段部８とを絞り加工した後
、塔載部分ＡにＣＣＤ素子を塔載し、空間上部には保護
用のガラス板９を接着剤で接合しである。従来のセラミ
ックからなるパッケージと異なりガラス板の位置合せ等
が極めて容易であり加工工程を減らせる。第１，２図は
パッケージの実施例を示したが、本発明基板は、他の電
子部品を塔載できる表面実装用印刷基板への利用も可能
である。
素子４として第４図に示したものと同−ＣＣＤ素子を用
いたものであり、上記基板と同一構成の基板４を用い素
子搭載用凹部とカラス板接合段部８とを絞り加工した後
、塔載部分ＡにＣＣＤ素子を塔載し、空間上部には保護
用のガラス板９を接着剤で接合しである。従来のセラミ
ックからなるパッケージと異なりガラス板の位置合せ等
が極めて容易であり加工工程を減らせる。第１，２図は
パッケージの実施例を示したが、本発明基板は、他の電
子部品を塔載できる表面実装用印刷基板への利用も可能
である。
（発 明 の 効 果 ）
上述したように本発明の金属積層基板によれば、半導体
素子を塔載するための切削加工や封止枠を設ける必要が
ない等の利点があり、ＰＧＡ等のバラゲージ用基板や表
面実装用印刷基板としての利用性が大である。
素子を塔載するための切削加工や封止枠を設ける必要が
ない等の利点があり、ＰＧＡ等のバラゲージ用基板や表
面実装用印刷基板としての利用性が大である。
第１図は本発明基板を用いてなるＰＧＡの一例を示す断
面図、第２図はＣＣＤ素子を搭載したパラゲージの一例
を示す断面図、第３図は従来のＰＧＡを示す断面図、第
４図は従来のＣＯＤ素子搭載用のバラゲージを示す斜視
図である。 １・・・・・・金属芯板 ２・・・・・・絶縁層 ３・・・・・・導電回路 ４・・・・・・半導体素子 Ａ・・・・・・搭載部分
面図、第２図はＣＣＤ素子を搭載したパラゲージの一例
を示す断面図、第３図は従来のＰＧＡを示す断面図、第
４図は従来のＣＯＤ素子搭載用のバラゲージを示す斜視
図である。 １・・・・・・金属芯板 ２・・・・・・絶縁層 ３・・・・・・導電回路 ４・・・・・・半導体素子 Ａ・・・・・・搭載部分
Claims (1)
- 金属芯板（１）の表面に、耐熱性熱可塑性樹脂からな
る絶縁層（２）を介して、導電回路（３）を形成した基
板の半導体素子（４）搭載部分Ａを絞り加工してなる金
属複合積層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143391A JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2143391A JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437185A true JPH0437185A (ja) | 1992-02-07 |
| JP2815462B2 JP2815462B2 (ja) | 1998-10-27 |
Family
ID=15337678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2143391A Expired - Lifetime JP2815462B2 (ja) | 1990-06-01 | 1990-06-01 | 金属積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815462B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297499A (ja) * | 1994-04-25 | 1995-11-10 | Nec Corp | 多層配線用基板のｉｃベアチップ実装部気密封止構造 |
| JPH10340973A (ja) * | 1997-04-09 | 1998-12-22 | Mitsui Chem Inc | 金属ベース半導体回路基板 |
| JP2011530005A (ja) * | 2008-07-31 | 2011-12-15 | ピーピージー インダストリーズ オハイオ，インコーポレイテッド | 不動態化金属コア基板およびその調製方法 |
-
1990
- 1990-06-01 JP JP2143391A patent/JP2815462B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297499A (ja) * | 1994-04-25 | 1995-11-10 | Nec Corp | 多層配線用基板のｉｃベアチップ実装部気密封止構造 |
| JPH10340973A (ja) * | 1997-04-09 | 1998-12-22 | Mitsui Chem Inc | 金属ベース半導体回路基板 |
| EP0871219A3 (en) * | 1997-04-09 | 1999-08-11 | Mitsui Chemicals, Inc. | Metal-based semiconductor circuit substrates |
| JP2011530005A (ja) * | 2008-07-31 | 2011-12-15 | ピーピージー インダストリーズ オハイオ，インコーポレイテッド | 不動態化金属コア基板およびその調製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2815462B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198796B2 (ja) | モールドモジュール | |
| TW538663B (en) | Multilayer wiring board and method of fabrication thereof | |
| US4737208A (en) | Method of fabricating multilayer structures with nonplanar surfaces | |
| US8642896B2 (en) | Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board | |
| WO2009141413A1 (en) | Printed circuit board with co-planar plate and method of manufacturing therefor | |
| WO1998049726A1 (fr) | Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur | |
| JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| KR19980081172A (ko) | 금속베이스반도체회로기판 및 그 제법 | |
| US7759784B2 (en) | 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules | |
| JPH0437185A (ja) | 金属積層基板 | |
| JP2001223295A (ja) | 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置 | |
| JPH03242992A (ja) | 曲面形状を有するプリント配線板の製法 | |
| JP3885169B2 (ja) | 半導体装置製造方法 | |
| JPH01289151A (ja) | 集積回路装置 | |
| EP3395783B1 (en) | Method for producing a sintered joint between a ceramic substrate and a carrier | |
| JPH0358552B2 (ja) | ||
| US6750537B2 (en) | Substrate structure | |
| JP7268988B2 (ja) | 電子部品及び電子部品の製造方法 | |
| JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
| JPH02304961A (ja) | 半導体装置 | |
| JPH04162454A (ja) | 混成集積回路装置 | |
| JPH08186344A (ja) | プリント基板およびその製造法ならびに該基板を使用したプリント回路アセンブリ | |
| JPH02137392A (ja) | プリント配線板 | |
| CN117412493A (zh) | 一种单面金属基电路板防翘曲加工方法 | |
| KR101163905B1 (ko) | 리드 프레임 및 이의 제조 방법 |