JPH10340973A - 金属ベース半導体回路基板 - Google Patents

金属ベース半導体回路基板

Info

Publication number
JPH10340973A
JPH10340973A JP10037653A JP3765398A JPH10340973A JP H10340973 A JPH10340973 A JP H10340973A JP 10037653 A JP10037653 A JP 10037653A JP 3765398 A JP3765398 A JP 3765398A JP H10340973 A JPH10340973 A JP H10340973A
Authority
JP
Japan
Prior art keywords
metal
based semiconductor
semiconductor circuit
circuit board
glass transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10037653A
Other languages
English (en)
Other versions
JP3982895B2 (ja
Inventor
Moriji Morita
守次 森田
Hirobumi Tanaka
博文 田中
Kazuto Fujita
和人 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP03765398A priority Critical patent/JP3982895B2/ja
Priority to US09/055,232 priority patent/US5990553A/en
Priority to TW087105240A priority patent/TW419796B/zh
Priority to EP98302753A priority patent/EP0871219A3/en
Priority to SG1998000720A priority patent/SG66452A1/en
Priority to KR1019980012333A priority patent/KR100306447B1/ko
Publication of JPH10340973A publication Critical patent/JPH10340973A/ja
Application granted granted Critical
Publication of JP3982895B2 publication Critical patent/JP3982895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 外部端子との接合部の平坦性が良い、温度変
化での形状変化が小さい、マザーボードへの実装性が良
好である、半田リフロー時における赤外線吸収性が改善
されている、メッキレジスト性がある、接続信頼性が高
いなどの特性を有する金属ベース半導体回路基板とその
製造方法の提供。 【解決手段】 ポリイミド層を絶縁体とする金属ベース
半導体回路基板のベース金属裏面上に特定の物性を有す
るポリイミド層を積層する。ここでは（ａ）熱可塑性ポ
リイミド（１）の層、非熱可塑性ポリイミドの層を順に
ベース金属上に積層する、（ｂ）熱可塑性ポリイミド
（１）の層、非熱可塑性ポリイミドの層、熱可塑性ポリ
イミド（２）の層を順にベース金属上に積層する、
（ｃ）非熱可塑性ポリイミドの層をベース金属上に積層
する、（ｄ）熱可塑性ポリイミド（２）の層をベース金
属上に積層する、の４つの積層方法が用いられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は金属ベース半導体回
路基板およびその製法に関する。さらに詳しくは本発明
は、軽量で加工し易く外部回路基板との接合信頼性に優
れた金属ベース半導体回路基板およびその製法に関す
る。
【０００２】
【従来の技術】近年金属ベース半導体回路基板はマイク
ロコンピュータ、マイクロプロセッサ等の半導体パッケ
ージ向けの利用が高まっている。金属ベース半導体回路
基板の代表的な用途例としてはＵＳＰ５，４２０，４６
０号に開示されている金属ベースのボール・グリッド・
アレイ（Ball Grid Array 、以下ＢＧＡと略す）と特開
平６−５３６２１号（ＵＳＰ５，６３９，９９０）に開
示されている金属ベースのメタル・クワッド・パッケー
ジ（Metal Quad Package、以下ＭＱＰと略す）がある。
このＭＱＰでは配線基板を絞り加工して箱体状とし、そ
の開口面の周辺にリード部が形成されている。
【０００３】金属ベース半導体回路基板は放熱性、電磁
遮蔽性等に優れている。金属ベース半導体回路基板に用
いるベース金属は回路の補強材、半導体で発生する熱の
放熱材、電気的なアース材などの役割を持っている。ベ
ース金属の表裏において、回路形成面を表面とし、反対
面を裏面とする。裏面は金属ベース半導体回路基板の放
熱面としての役割と金属ベース半導体回路基板をＩＲリ
フローを用いてマザーボードへ実装する際のＩＲ吸収面
としての役割、場合によっては絶縁層の役割等を持って
いる。
【０００４】しかるに、特開平７−３２１２５０（ＵＳ
Ｐ５，５８３，３７８）等に記載されている様に、従来
の金属ベース半導体回路基板の裏面にはエポキシまたは
それ以外の適当な材料の層を設けることができる。この
層は単なる保護層としての役割をはたしている。通常
は、裏面はステンレススティール（ＳＵＳ）表面や亜鉛
クロメート処理された銅表面であるか、Ｎｉメッキ処理
による保護層、Ｎｉメッキ＋Ａｕメッキ処理による保護
層またはエポキシ樹脂層で被覆されている。
【０００５】エポキシ樹脂層で被覆される場合を除け
ば、金属ベースの裏面の輻射電熱係数が小さく、放熱の
際の輻射が小さく、リフロー炉内、特にＩＲリフロー炉
内でのＩＲ吸収効率が低い。そのため、リフロー炉内で
マザーボードに実装されるＱＦＰ等の他の部品よりパッ
ケージの温度が低い。その結果、種々の部品を同時に実
装するリフロー炉の条件のマージンが狭く半田強度が不
安定になる。
【０００６】また、金属ベースの回路用基板を作成した
後に回路加工を行う場合、ワイヤーボンドパッドは裏面
と同時にＮｉ／Ａｕメッキされる。そのため、裏面はＡ
ｕメッキが不必要であるにも係わらずＡｕメッキされ、
金属ベース半導体回路基板のコストを上げてしまう。さ
らに、ベース金属には熱的、電気的特性から銅が使用さ
れることが多い。その場合Ｎｉメッキ層はベース銅より
熱膨張率が低いため一種のバイメタルが形成される。そ
の結果、温度変化でパッケージが変形する。
【０００７】ベース金属の厚さが０．１〜０．４ｍｍの
金属ベース半導体回路基板を薄型金属ベース半導体回路
基板とする。薄型金属ベース半導体回路基板は多くの場
合、ベース金属にＳＵＳあるいは銅が使われることが多
い。特に伝熱特性、電気特性に優れた銅あるいは銅合金
が使われることが多く、曲げ剛性が小さく、温度変化で
変形しやすい。
【０００８】変形を生じる原因は、金属ベース半導体回
路基板に使われる材料の熱膨張率が異なることにある。
２５℃での熱膨張率の例は概略次の通りである。順番は
積層順である。 １．Ｎｉ／Ａｕメッキ層 ：１３×１０-6／ｄｅｇ ２．ＳＵＳ、銅、銅合金のベース金属 ：１７×１０-6／ｄｅｇ ３．回路絶縁用ポリイミド樹脂層 ：２０〜５５×１０-6／ｄｅｇ ４．回路用銅箔 ：１７×１０-6／ｄｅｇ ５．レジストインク層 ：６０〜８０×１０-6／ｄｅｇ 上記の様に層構成を熱膨張率の観点から見ると、Ｚ軸方
向で熱膨張率が傾斜している。したがって、基板温度が
上昇した場合、裏面が凹面となるように応力が発生す
る。
【０００９】ベース金属の厚さが０．４ｍｍ以下、特に
０．２ｍｍ以下の場合はベース基板の曲げ剛性が小さ
い。特に、１９９６年１２月のザ・サード・ＶＬＳＩ・
パッケージング・ワークショップ・オブ・ジャパン（Th
e Third VLSI PACKAGING WORKSHOP of Japan）でのハイ
・パフォーマンス・キャビィティダウン・メタル・ベー
スト・ＢＧＡ（ＭｅＢＧＡ）・パッケージ（High Perfo
mance Cavity-Down Metal Based BGA(MeBGA) Package
（TECHNICAL DIGEST, Page153 ））で発表された様に、
ベース金属に検出端子用の孔が開いた半導体基板では、
ボール搭載部のべース金属面積が減少し、曲げ剛性が更
に減少する。その結果、基板温度が上昇した場合、反り
量が大きくなる。例えば半田ボールで金属ベース半導体
基板をマザーボードに実装する時、２５℃で基板の平坦
度が良く取り付け実装が容易にできる。しかし、半田ボ
ールが溶解する１８５℃では基板の反りのため基板のコ
ーナーの半田ボールが浮いてしまい適正な半田ボール接
合が出来ない。また、温度変化に対応する半導体基板の
反りは、半導体基板をマザーボードに実装した場合、半
田ボールの接合信頼性に大きく影響する。
【００１０】応力解析による半田ボールの接合信頼性の
シミュレーションではコフィン−マンソン(Coffin-Mans
on) の式を用いた。半田ボール接合の寿命は反りの大小
で数倍以上の範囲で変化した。この欠点を解決できる方
法としては次のようなものが考えられる。
【００１１】第１には熱膨張率が高いエポキシ樹脂層を
裏面に形成する。第２にはベース金属の厚みを厚くして
ベース金属の曲げ剛性を高めて熱膨張率差により発生す
る応力に対抗する。第３にはベース金属の曲げ弾性率の
極めて高い金属を使うことによりベース金属の曲げ剛性
を高めて熱膨張率差により発生する応力に対抗する。第
４に熱膨張率の小さいポリイミド樹脂を回路絶縁用に用
いる。第５にソルダーレジスト層の厚さを通常より薄く
する。第６に熱膨張率の低いソルダーレジストを使用す
る。しかるに、ＩＲ吸収対策や反り対策のためにエポキ
シ樹脂層を裏面に形成する場合には種々問題点が発生す
る。
【００１２】第１には予め裏面にエポキシ樹脂層を形成
したベース金属を用いた場合、絞り加工によりキャビテ
ィー構造を形成するとエポキシ樹脂層にクラックが入
り、金属ベース半導体回路基板の耐久信頼性を損ねた
り、外観を損ねる。
【００１３】第２には、クラックを避けるために、絞り
部を除いてエポキシ系レジストインクで樹脂層を裏面に
形成した場合、樹脂層形成部と樹脂層の無い部分での形
状的段差のため、絞り形状の精度が低下し半導体実装に
適さない。更に、表面の回路加工時に露出した絞り加工
部のベース金属がエッチング液に曝されないように裏面
をマスクする必要がある。
【００１４】第３には裏面に検出端子を設ける場合、微
細パターンのため、検出端子のない裏面部分にだけエポ
キシ樹脂層を形成するのは困難である。キャビティー形
成後にエポキシ樹脂の電着塗装を行うことも考えられ
る。この場合コストが高い。また、接着性の関係でガラ
ス転移温度が低く柔軟なエポキシ樹脂を用いるためワイ
ヤーボンド時に基板加熱用治具にエポキシ樹脂がタック
する。さらに、エポキシ樹脂電着塗装でも不可能な電子
回路がある。
【００１５】ベース金属の厚みを厚くすることは、金属
ベース半導体回路基板の重量増加に繋がったり、絞り加
工や曲げ加工する際の回路や回路下の誘電体の伸びを大
きくする。誘電体の伸びにより、絞り、曲げ加工の際に
曲率半径が制限される。ベース金属の曲げ弾性率を高く
するには限度がある、すなわち、高くすることで曲げ絞
り加工が困難になる。
【００１６】回路絶縁用ポリイミド樹脂の熱膨張率を下
げることは有用であるが、熱膨張率の大きいソルダーレ
ジストとのバランスをとれる迄には至っていない。ま
た、熱膨張率の低いポリイミドは積層接着性が低かった
り、液体あるいはプラズマガスでのエッチング速度が遅
くバイア・ホール（via hole）を形成しにくかったり、
曲げ剛性が高い、伸び率が低い。したがって、絞り加工
時の曲率半径の大きさに制限が生じたり、加工精度が低
下する。
【００１７】ソルダーレジストの厚さを通常より薄くす
ることはソルダーレジストの信頼性の低下につながる。
熱膨張率が３０×１０-6／ｄｅｇより低いソルダーレジ
ストを使用することは好ましいが、感光性で、微細パタ
ーンを形成することができ、熱膨張率が３０×１０-6／
ｄｅｇ以下であるソルダーレジストの入手は不可能であ
った。
【００１８】以上のように、金属ベース半導体回路基板
において絞り加工性を維持しながらリフロー炉内でのＩ
Ｒ吸収性の改良、メッキレジスト性の付与を行うことは
困難であった。特に薄型金属ベース半導体回路基板にお
いては、基板の温度変化がある場合に基板の形状変化を
少なくすることは種々の点で困難であった。
【００１９】図１は従来知られている金属ベース半導体
回路基板の一つである。この基板は、厚さ０．１ｍｍ以
上、５ｍｍ以下のベースとなる金属板００１、厚さ５μ
ｍ以上、２００μｍ以下の誘電体（０１０）、厚さ０．
５μｍ以上、１００μｍ以下の導電体回路（１００）が
その順序で積層形成されている。裏面にはＮｉメッキ等
の保護層（３００）がある。また、ベースとなる金属板
（００１）と導電体回路（１００）が部分的にＢＶＨ
（ブラインド・バイア・ホール、blind via hole）（２
００）で接続されている場合もある。
【００２０】図２は、誘電体（０１０と０１１）や導電
体（１００と１０１）が金属ベース半導体回路基板に積
層され、多層構造をとっているものである。多層の導電
体は適宜、ＢＶＨ（ブラインド・バイア・ホール、blin
d via hole）（２００）、ＩＶＨ（インターステッシャ
ル・バイア・ホール、interstitial via hole ）（２０
１）、ＴＨ（スルー・ホール、through hole）等によっ
て層間接続される。
【００２１】図３は、導電体回路（１００）の一部と金
属板（００１）とをＢＶＨ（２００）で結び、その直下
のベースとなる金属板（００１）を加工し、金属板（０
０１）とは独立した検出端子（４００）を形成したもの
である。これら従来の金属ベース半導体回路基板の製法
は以下に例示する。 １）ベース金属板と誘電体シート、導電体箔を接着剤を
用いたり、誘電体そのものの接着性を利用して積層す
る。次に、常法に則って、導電体箔に回路を形成し、レ
ジスト層を形成し、ＮｉメッキあるいはＮｉメッキ及び
Ａｕメッキ処理を行う。 ２）誘電体シートと導電体箔から形成される積層体を用
いて、常法に則って導体箔に回路を形成し、レジスト層
を形成し、Ｎｉ及びＡｕメッキ処理を行い、回路形成シ
ートを得る。接着剤を用いたり、誘電体そのものの接着
性を利用して、これをベース金属に積層する。 ３）ベース金属板に誘電体を積層した後、いわゆるアデ
ィティブ法で導電体回路を形成し、レジスト層を形成
し、ＮｉおよびＡｕメッキ処理を行う。 ４）前記１〜３で形成した金属ベース半導体回路基板の
裏面に選択的にエポキシ樹脂を電着塗装し絶縁体を形成
する。これにより裏面を絶縁状態とする。 ５）前記１〜３に於いて使われるベース金属の裏側に、
エポキシ樹脂を前もって塗装しておく。
【００２２】上記例１及び３で示した金属ベース半導体
回路基板の裏面には、表面のワイヤーボンドパッド（以
後ＷＢパッドと略す）にＮｉメッキ／Ａｕメッキする関
係でＷＢパッド部と同時に裏面も同様なメッキが形成さ
れる。上記例２では回路形成シートをベース金属に積層
する前に、ベース金属にはＮｉメッキ等の防錆膜が形成
されていることが多い。上記例４ではエポキシ樹脂層が
形成されている。いずれにしても、裏面は防錆能力を持
った金属あるいはエポキシ樹脂からなる保護層で覆われ
ており、前記したような様々な問題点が生じる。
【００２３】
【発明が解決しようとする課題】本発明の目的は、外部
端子との接合部の平坦性が良い、温度変化での形状変化
が小さい、マザーボードへの実装性が極めて良好であ
る、半田リフロー時における赤外線吸収性が改善されて
いる、メッキレジスト性がある、接続信頼性が高い、な
どの特性を有する金属ベース半導体回路基板を提供する
ことにある。また、特にその基板の絞り加工により形成
したキャビティーを有する金属ベース半導体回路基板を
提供することにある。
【００２４】また、金属ベース半導体回路基板がボール
・グリッド・アレイ（Ball Grid Array 、ＢＧＡ) 基
板、ランド・グリッド・アレイ(Land Grid Array、ＬＧ
Ａ) 基板あるいはメタル・クワッド・パッケージ（Meta
l Quad Package、ＭＱＰ) 基板である金属ベース半導体
回路基板を提供することにある。更に、ベース金属の厚
さが回路形成工程で変化しない方法や、絞り加工や曲げ
加工に備えてベース金属の厚さを均一にする方法を提供
することにある。
【００２５】
【課題を解決するための手段】上記した課題は、ベース
金属の表面に誘電体としてポリイミド層を用い、その上
に半導体搭載用回路を形成した金属ベース半導体回路基
板に於いて、ベース金属裏面上のポリイミド積層体の２
５℃での熱膨張率が１４×１０-6／ｄｅｇ〜６０×１０
-6／ｄｅｇの範囲にあり、ポリイミド積層体の伸び率が
５〜１２０％の範囲にあり、ベース金属からみて最も外
側のポリイミド層のガラス転移温度が２００℃以上であ
り、ベース金属からみて最も内側のポリイミド層のベー
ス金属への接着力が０．５ｋｇ／ｃｍ以上である金属ベ
ース半導体回路基板を製造することにより達成される。
【００２６】さらに具体的には、上記した課題は、前記
の金属ベース半導体回路基板において裏面に積層するポ
リイミド層として以下のいずれかに該当するものを用い
て金属ベース半導体回路基板を製造することにより達成
される。 （Ａ）ガラス転移温度が１２０℃以上、３００℃以下で
あり、ガラス転移温度＋３０℃での弾性率がガラス転移
温度での弾性率の１／１００以下である熱可塑性ポリイ
ミド（１）の層、ガラス転移温度が２００℃以上であ
り、ガラス転移温度＋３０℃での弾性率がガラス転移温
度での弾性率の１／１０より大きく、そのポリイミド単
独の２５μｍ厚みのフィルムの伸び率が２０％以上であ
る非熱可塑性ポリイミドの層を順に積層した２層構造の
ポリイミド積層体。 （Ｂ）ガラス転移温度が２００℃以上、３００℃以下で
あり、ガラス転移温度＋３０℃での弾性率がガラス転移
温度での弾性率の１／１０以下である熱可塑性ポリイミ
ド（２）の層あるいは前記（Ａ）で示した非熱可塑性ポ
リイミドの層からなる１層構造のポリイミド層。 （Ｃ）熱可塑性ポリイミド（１）の層、（Ａ）で示した
非熱可塑性ポリイミドの層、熱可塑性ポリイミド（２）
の層を順に積層した３層構造のポリイミド積層体。
【００２７】上記した課題は、回路形成用銅箔、表面ポ
リイミド層、ベース金属、裏面ポリイミド層の順に、あ
るいは回路形成用銅箔、表面ポリイミド層、ベース金
属、裏面ポリイミド層、銅箔の順に積層した後に加熱圧
着して積層基板を製造し、これを回路加工することによ
り達成される。
【００２８】前記した裏面にポリイミド層が形成された
金属ベース半導体回路基板を絞り加工すれば、１段また
は２段のキャビティー構造を持ったＢＧＡ構造またはＬ
ＧＡ構造の金属ベース半導体回路基板が容易に製造でき
る。絞りまたは曲げ加工によりＭＱＰ構造を持った金属
ベース半導体回路基板も製造できる。検出端子付き金属
ベース半導体回路基板の場合、ヒドラジン等の液体、Ｎ
Ｆ3等のプラズマガス、またはレーザー等を用いる常法
に基づき、検出端子を覆っているポリイミド層を選択的
にエッチング加工する。また、検出端子以外の部分のポ
リイミド層を有効に役立てる。回路加工面にバイア・ホ
ール（via hole）を形成するためのポリイミドエッチン
グと裏面の検出端子を形成するためのポリイミドエッチ
ングを、同時に液体あるいはガスで行うこともできる。
【００２９】
【発明の実施の形態】本発明の金属ベース半導体回路基
板の裏面に積層されるポリイミド層は、熱膨張率が１４
×１０-6／ｄｅｇ〜６０×１０-6／ｄｅｇ、より好まし
くは１７×１０-6／ｄｅｇ〜６０×１０-6／ｄｅｇであ
り、赤外線、遠赤外線の吸収能力が高く、延伸性、耐熱
性、耐久性の高いポリイミド層であり、厚さが０．１μ
ｍ以上、５０μｍ以下のものである。
【００３０】このポリイミド層によって得られる効果は
つぎのとおりである。 １）金属ベース半導体回路基板の絞り加工性を損なわな
い。 ２）回路へのＮｉ／Ａｕメッキ加工時に熱膨張率の低い
ＮｉあるいはＮｉ、Ｐ合金等の防錆メッキがベース金属
の裏面に積層されるのを防止できる。 ３）回路の表面に積層される熱膨張率の高いソルダーレ
ジスト等の層と熱膨張率のバランスを取ることができ
る。 ４）裏面の輻射伝熱係数を向上させることができる。
【００３１】このようにして得られた基板は、次の特徴
を持っている。 １）裏面の輻射伝熱係数が向上し、マザーボードへのＩ
Ｒリフロー実装時の裏面のＩＲ吸収効率が向上する。Ｉ
Ｒリフロー実装時の金属ベース半導体回路基板の温度と
樹脂封止されたＱＦＰや他のディスクリート部品の温度
とが同等になる。ＱＦＰや他のディスクリート部品の劣
化を招かない。金属ベース半導体回路基板とマザーボー
ドとの半田結合強度が向上する。 ２）基板の温度が変化した場合の金属ベース半導体回路
基板の形状変化が低減する。 ３）１）、２）の相乗効果で金属ベース半導体回路基板
とマザーボードの接合信頼性が高い。 ４）ポリイミド層はメッキレジスト性をもつため、金属
メッキの付着が防止される。特にＡｕメッキの付着防止
により金属ベース半導体回路基板の製造コストを低下さ
せることができる。
【００３２】５）延伸性、耐熱性、耐久性の高いポリイ
ミド層を積層するので、ポリイミド層の厚みを薄くして
も積層膜の信頼性が高い。そのため、積層膜があるにも
係わらず金属ベース半導体回路基板の特徴の一つである
放熱性を実質上損なわない。 ６）延伸性とベース金属との接着性に優れたポリイミド
層を積層するので、その積層基板を絞り加工してもポリ
イミド層にクラックを生じない。したがって、１段、ま
たは２段、更に必要であれば３段以上のキャビティー構
造を持ったＢＧＡ基板またはＬＧＡ基板やＭＱＰ基板を
形成できる。 ７）検出端子を覆っているポリイミド層を、常法に基づ
き、選択的にエッチング加工することにより、検出端子
以外の部分にポリイミド層を積層した検出端子付き金属
ベース半導体回路基板が製造できる。
【００３３】８）裏面にポリイミド層が積層された２段
のキャビティー構造を持った基板は、以下のように小型
パッケージの典型であるＬＧＡパッケージまたは小径ボ
ールのＢＧＡパッケージには好適である。 ８−１）ボンディングステッチは絞りの第１段（第１段
目のキャビティー）に形成する。回路のある部分の絞り
曲率半径を相対的に大きくして回路のクラック発生を防
ぐ。第２段目（第２段目のキャビティー）で回路の無い
部分の絞り曲率半径を相対的に小さくする。半導体チッ
プとボンディングステッチの距離を短くする。また、半
導体チップのボンディングパッドのレベルとボンディン
グステッチのレベルをほぼ同じにする。これにより金ワ
イヤーの長さを短くできる。 ８−２）絞りの斜面が液状封止材をせき止めるためのダ
ムの役割をする。封止材部分がランド部あるいは小径ボ
ール（０．５ｍｍ以下）部のレベルより上に出っ張らな
い。 ８−３）裏面のポリイミドによる電気的絶縁が良好なた
め、狭い空間の中で他の部品、ケース（筐体）と接触し
ても電気的絶縁が保たれる。
【００３４】べース金属は熱伝導性が良いものとし、
銅、銅合金、ＳＵＳ（ステンレススティール）等が好適
である。特に熱伝導性と共に電気伝導性、絞り加工、曲
げ加工性にも優れた銅、銅合金が好適である。ベース金
属の裏面にポリイミド層を積層する方法には大きく分け
て二つある。一つは熱可塑性ポリイミド層を接着層とし
て加熱圧着する方法である。他の一つは接着性を兼ね備
えたポリイミド樹脂またはその前駆体ワニスをベース金
属に塗布、乾燥、必要によりイミド化する方法である。
ただし、ベース金属の厚みが０．１ｍｍ以上であるた
め、後者の方法はロール・ツー・ロールでのワニス塗工
が行いにくい。１枚ずつの塗工、乾燥は生産性が低いの
で、熱可塑性ポリイミド層を接着層とする前者の方法が
より容易に実行できる。
【００３５】熱可塑性ポリイミド層を接着層とする製法
例は次のようである。 １）ベース金属に熱可塑性ポリイミド（２）のフィル
ム、銅箔を順に積層し加熱圧着した後、銅箔を常法に則
り除去する方法。 ２）ベース金属に熱可塑性ポリイミド（２）のフィルム
を積層し、熱可塑性ポリイミド（２）のフィルムとの接
着力が非常に弱いテフロンフィルムを乗せ、熱圧着した
後、テフロンフィルムを剥離する方法。 ３）ベース金属に熱可塑性ポリイミド（１）のフィル
ム、非熱可塑性ポリイミドのフィルムを順に積層し加熱
圧着する方法。 ４）熱可塑性ポリイミド（１）またはその前駆体のワニ
スを非熱可塑性ポリイミドのフィルムに塗工、乾燥、イ
ミド化した後、熱可塑性ポリイミド（１）の層の面をベ
ース金属の面に合わせて積層、加熱圧着する方法。 ５）銅箔に非熱可塑性ポリイミド前駆体、熱可塑性ポリ
イミド（１）前駆体ワニスを順に塗布し、乾燥、イミド
化した後、熱可塑性ポリイミド（１）の層の面をベース
金属の面に合わせて積層、加熱圧着した後、銅箔を常法
に則り除去する方法。 ６）ベース金属に熱可塑性ポリイミド（１）のフィル
ム、非熱可塑性ポリイミドのフィルム、熱可塑性ポリイ
ミド（２）のフィルムを順に積層し、さらに、熱可塑性
ポリイミド（２）のフィルムとの接着力が非常に弱いテ
フロンフィルムを乗せ、熱圧着した後、テフロンフィル
ムを剥離する方法。 ７）非熱可塑性ポリイミドのフィルムの一の面に熱可塑
性ポリイミド（１）あるいはその前駆体のワニスを、他
の一の面に熱可塑性ポリイミド（２）またはその前駆体
ワニスを塗工、乾燥、イミド化した後、熱可塑性ポリイ
ミド（１）の層の面をベース金属の面に合わせて積層、
加熱圧着する方法。 ８）銅箔に熱可塑性ポリイミド（２）前駆体、非熱可塑
性ポリイミド前駆体、熱可塑性ポリイミド（１）前駆体
ワニスを順に塗布し、乾燥、イミド化した後、熱可塑性
ポリイミド（１）の層の面をベース金属の面に合わせて
積層、加熱圧着した後、銅箔を常法に則り除去する方
法。
【００３６】また、接着性を兼ね備えたポリイミドのま
たはその前駆体のワニスをベース金属に塗布、乾燥、必
要によりイミド化する方法の例は次の通りである。 １）ベース金属に熱可塑性ポリイミド（２）またはその
前駆体のワニスを塗布し、乾燥、必要によりイミド化す
る方法。 ２）ベース金属に非熱可塑性ポリイミドまたはその前駆
体のワニスを塗布、乾燥、必要によりイミド化する方
法。 ３）ベース金属に熱可塑性ポリイミド（１）または
（２）の前駆体のワニス、非熱可塑性ポリイミド前駆体
ワニスを順に塗布し、乾燥、イミド化する方法。
【００３７】上記のように、裏面にポリイミド層を積層
するタイミングはいくつかある。それらの中で、回路形
成用銅箔、表面ポリイミド層、ベース金属、裏面ポリイ
ミド層の順に積層あるいは回路形成用銅箔、表面ポリイ
ミド層、ベース金属、裏面ポリイミド層、銅箔の順に積
層したのち同時に加熱圧着して形成する方法が特に適し
ている。
【００３８】その理由はつぎのとおりである。 １）表裏のポリイミド層を同時に加熱圧着するので、一
回の積層工程でよい。 ２）金属ベース半導体回路基板の絞り加工、曲げ加工に
おいてベース金属厚さは加工精度に影響する。しかし、
ベース金属の表裏をポリイミド層で被覆することによ
り、銅箔に回路を形成する際、ベース金属は銅箔のエッ
チング液に触れず、その厚みを変化させることがない。 ３）回路形成用銅箔、表面ポリイミド層、ベース金属、
裏面ポリイミド層、銅箔の順に積層した場合は更に次の
利点がある。 ３−１）バイア・ホール（via hole）を形成するための
ポリイミドエッチングの後、回路用銅箔とベース金属の
導通を取るために、バイア・ホール（via hole）内のポ
リイミド面に無電解銅メッキおよび電解銅メッキを行
う。裏面がポリイミド層だけで覆われている場合、無電
解銅メッキの電気伝導度が低いため、電解銅メッキの際
水素等のガスが発生して膨れたり、搬送中に剥離が起こ
る。その結果、剥がれた銅箔、銅粉がメッキ槽を汚す等
の問題が起こる。裏面ポリイミド層の大部分が銅箔で被
覆されて場合、ガスの発生などが起こらずに裏面もスム
ースにメッキされる。 ３−２）検出端子付き金属ベース半導体回路基板の場
合、パターン形成した銅箔を裏面のエッチングレジスト
として用いる。検出端子を覆っている裏面ポリイミド層
を選択的にエッチング加工する。このように検出端子以
外の部分のポリイミド層を有効に役立てることができ
る。 ３−３）回路加工面にバイア・ホール（via hole）を形
成するためのポリイミドエッチングと裏面の検出端子を
形成するためのポリイミドエッチングを、同時に液体、
あるいはガスで行うことができる。
【００３９】ポリイミド層をエッチングする液体として
は公知のヒドラジンとＫＯＨの水溶液、ヒドロキシオキ
シムとＫＯＨの水溶液等があり、ガスはＮＦ3 、ＣＦ3
等のプラズマガス等が適している。
【００４０】本発明での、熱可塑性ポリイミド（１）の
層は次のような特性を備えたポリイミド層であればその
構造等は問わない。即ち、ガラス転移温度が１２０℃以
上、３００℃以下であり、ガラス転移温度＋３０℃での
弾性率がガラス転移温度での弾性率の１／１００以下、
好ましくは１／１０００以下のものである。また、その
ポリイミド層を非熱可塑性ポリイミドの層に積層した場
合、その積層フィルムの伸び率が２０％以上、好ましく
は３０％以上である（伸び率はＡＳＴＭ Ｄ８８２によ
って測定する）。ポリイミド層とベース金属とのピール
接着力が０．５ｋｇ／ｃｍ以上、好ましくは０．８ｋｇ
／ｃｍ以上であることが積層信頼性上好ましい。
【００４１】ガラス転移温度が１２０℃より低ければ半
田リフローでの膨れの問題が表面化する。３００℃より
高ければ、ポリイミド層をベース基板へ加熱圧着で積層
する場合、３３０℃以上の高温が必要になり、生産上好
ましくない。ガラス転移温度＋３０℃での弾性率がガラ
ス転移温度での弾性率の１／１００より大きい場合はベ
ース金属へ積層する場合に高温、高圧が必要になる。ま
た、熱可塑性ポリイミド（１）の層と非熱可塑性ポリイ
ミドの層を積層したものの伸び率が２０％より小さい場
合は絞り加工時にフィルムのクラックが発生しやすい。
熱可塑性ポリイミド（１）の層の厚さは１０μｍ以下、
０．５μｍ以上、好ましくは５μｍ以下、１μｍ以上で
ある。１０μｍを越える場合、吸水により半田リフロー
時に膨れの可能性が生じたり、ワイヤーボンディングで
の超音波吸収性が大きくなる。また、０．５μｍ未満で
はポリイミド層とベース金属との接着性が低下する。
【００４２】本発明の熱可塑性ポリイミド（２）の層は
ガラス転移温度が２００℃以上、３５０℃以下、好まし
くは２３０℃以上、３００℃以下であり、ガラス転移温
度＋３０℃での弾性率がガラス転移温度での弾性率の１
／１０以下であり、好ましくは１／５０以下、１／１０
００以上のものである。そのポリイミド層を非熱可塑性
ポリイミド層と積層した場合、その積層フィルムの伸び
率が２０％以上であるポリイミド層を意味する（伸び率
はＡＳＴＭ Ｄ８８２によって測定する）。また、ベー
ス金属と積層した場合、その積層体の伸び率は５％以上
である。その特性を満たすものであれば熱可塑性ポリイ
ミド（１）の層と同一であっても良い。ポリイミド層と
ベース金属とのピール接着力が０．５ｋｇ／ｃｍ以上、
好ましくは０．８ｋｇ／ｃｍ以上であることが積層信頼
性上好ましい。
【００４３】ガラス転移温度が２００℃より低ければ、
２００℃以上の温度でのワイヤーボンディングでの超音
波の吸収を起こし、ワイヤーボンディング性を低下させ
たり、ワイヤーボンディング治具へのタックを起こす。
熱可塑性ポリイミド（２）の層は熱膨張率が大きいので
ベース金属の表裏の熱膨張率のバランスを取る等の意味
がある。しかし、非熱可塑性ポリイミドの層と併用する
場合、厚さが０．１μｍ未満の場合その効果が少ない。
また、１０μｍを越える場合は裏面の各ポリイミド層の
合計厚みが厚くなり熱抵抗が大きくなる。ベース金属に
単独で積層する場合、０．１μｍ未満であれば熱膨張率
のバランスを取る効果が少なく、曲げ、絞り加工での破
断が起き易い。また、５０μｍを越える場合では熱抵抗
が大きくなる。
【００４４】また、本発明での非熱可塑性ポリイミドの
層はガラス転移温度が２００℃以上であり、ガラス転移
温度＋３０℃での弾性率がガラス転移温度での弾性率の
１／１０より大きく、そのポリイミド単独の２５μｍフ
ィルムの伸び率が２０％以上、好ましくは３０％以上の
ものである（伸び率はＡＳＴＭ Ｄ８８２によって測定
する）。ポリイミド層とベース金属とのピール接着力が
０．５ｋｇ／ｃｍ以上、好ましくは０．８ｋｇ／ｃｍ以
上であることが積層信頼性上好ましい。
【００４５】ガラス転移温度が２００℃より低ければ、
２００℃以上の温度でのワイヤーボンディングでの超音
波の吸収を起こし、ワイヤーボンディング性を低下させ
る。２５μｍ厚フィルムの伸び率が２０％より小さい場
合は、絞り加工時にフィルムにクラックが発生しやす
い。
【００４６】本発明ではベース金属の裏面に積層する各
ポリイミド層の総厚は０．５μｍ以上、５０μｍ以下、
好ましくは３０μｍ以下である。５０μｍを越えると金
属ベース半導体回路基板の特徴であるベース基板からの
放熱性が減少する。０．５μｍ以下では膜の欠陥が生じ
たり、曲げ絞り加工時にクラックを生じ易くなる。前記
したようにベース金属とポリイミド層とのピール接着力
は０．５ｋｇ／ｃｍ以上、好ましくは０．８ｋｇ／ｃｍ
以上である。それを実現するための手段としては、ベー
ス金属の表面処理とポリイミド樹脂の選択が重要である
が、特性を満たせば種類は特には問わない。ベース金属
の表面処理の好ましい例としては三菱伸銅（株）社製の
酸化クロム（商品名、プラメイト）処理、あるいは銅箔
の表面処理で使用されるＮｉ／Ｃｕ合金、Ｎｉ／Ｃｕ／
Ｃｏ合金、Ｎｉ／Ｃｏ／Ｍｏ／Ｃｕ合金処理等がある。
【００４７】また、熱可塑性ポリイミド（１）としては
特開昭６２−０５３８２７に記載されたような3,3'- ジ
アミノフェノキシベンゼンと3,3',4,4'-ベンゾフェノン
テトラカルボン酸二無水物とを重合して得られるポリイ
ミド、3,3'- ジアミノフェノキシベンゼンと3,3',4,4'-
ベンゾエーテルテトラカルボン酸二無水物とを重合して
得られるポリイミド等が適している。また、熱可塑性ポ
リイミド（２）としては3,3'- ジアミノベンゾフェノン
と3,3',4,4'-ベンゾフェノンテトラカルボン酸二無水物
とを重合して得られるポリイミド、4,4'- ジアミノフェ
ニルエーテルと3,3',4,4'-ビフェニルテトラカルボン酸
二無水物と重合して得られるポリイミド、4,4'- ビス
（3-アミノフェノキシ）ビフェニルとピロメリット酸二
無水物とを重合して得られるポリイミド、三井化学
（株）製のレグルス等が適している。
【００４８】非熱可塑性ポリイミドとしては特開昭６２
−２０８６９０に記載されたようなメタ配位芳香族ジア
ミンとパラ配位芳香族ジアミンを当量比で３５：６５と
して芳香族酸二無水物とを重合してなるポリイミドのよ
うにポリイミド前駆体をベース金属に塗工、乾燥、イミ
ド化して接着性のあるポリイミドや、市販の東レデュポ
ン社のカプトンＨ、Ｖ、Ｅ、ＥＮ- ＺＴ、宇部興産社の
ユーピレクスＳＧＡ、鐘淵化学社のアピカルＡＨ、ＮＰ
Ｉ等が適している。
【００４９】本発明をより効果的に実施するためには、
前記の基板の反り対策を取り入れることがより好まし
い。具体的には以下に例示する。 １）重量制限、絞り曲げ加工、検出端子形成で支障が無
い範囲で厚くする。 ２）絞り曲げ加工の精度に支障無い範囲で弾性率を高く
する。 ３）回路絶縁用ポリイミド樹脂の熱膨張率を積層、樹脂
エッチング、絞り曲げ加工に支障無い範囲で低くする。 ４）ソルダーレジストの厚さを必要信頼性を満たす範囲
で薄くしたり、熱膨張率、弾性率の低い樹脂を使用す
る。 以下実施例により本発明を説明する。
【００５０】
【実施例】
（実施例１）ジメチルアセトアミドを溶剤として3,3'-
ジアミノフェノキシベンゼンと3,3',4,4'- ベンゾフェ
ノンテトラカルボン酸二無水物を当量比で１：０．９９
で混合し、２５℃で２４時間反応させアミド酸溶液を得
た（PAA-A とした）。PAA-A を２５μｍ厚みのカプトン
Ｈ（東レデュポン社製）の両面にダイコータを用いて塗
布、１００〜２００℃で乾燥、２２０〜２６０℃でイミ
ド化、最終乾燥した。カプトンＨの両面に形成されたPA
A-A をイミド化してできたポリイミドＡ（PI-Aとする）
の厚さは各面とも５μｍであった。２５μｍのカプトン
Ｈの両面にPI-Aを５μｍ積層したフィルムをボンドプラ
イＡとした。
【００５１】また、PAA-A を２５μｍ厚みのカプトンＨ
の片面に両面塗布の場合と同様にして塗布、乾燥、イミ
ド化した。カプトンＨの片面に形成されたPI-Aの厚さは
３μｍであった。２５μｍのカプトンＨの片面にPI-Aを
３μｍ積層したフィルムをカバーフィルムＡとした。
【００５２】PI-Aは熱可塑性ポリイミドであり、ガラス
転移温度は１９８℃、ガラス転移温度＋３０℃での弾性
率はガラス転移温度での弾性率の１／７００であった。
カプトンＨは非熱可塑性ポリイミドであり、ガラス転移
温度は４００℃以上、伸び率は８０％であった。また、
ボンドプライＡおよびカバーフィルムＡのフィルムの伸
び率はそれぞれ５５％、６０％であった。
【００５３】次に１８μｍ厚さの圧延銅箔（１０４）
（BHN-02BT ジャパンエナジー社製）、ボンドプライ
Ａ、０．３ｍｍ厚さのベース銅板（００２）（C-1020
三菱伸銅社製) 、カバーフィルムＡをこの順に、かつ、
カバーフィルムＡの熱可塑性ポリイミド面をベース銅板
面に接触するようにして積層した。得られた積層体を真
空中で温度２５０℃、圧力６５ｋｇ／ｃｍ2 、時間６０
分でプレス成形した。ベース銅板（００２）の両面は日
本電解（株）にてＮｉ、Ｃｏ等の電気メッキにより接着
力改善のための表面粗化処理がされていた。この成形品
を金属ベース基板（１）とした。金属ベース基板（１）
のすべての層間の接着力は０．８ｋｇ／ｃｍ以上である
ことを確認した。
【００５４】金属ベース基板（１）の断面模式図を図８
に示した。この図８で０１２はボンドプライＡからな
り、５００はカバーフィルムＡからなっていた。この積
層品を用いて、図４のような金属ベース半導体回路基板
を作製した。図４で０１２はボンドプライＡからなり、
５００はカバーフィルムＡからなっていた。
【００５５】作製は次のように行った。エッチングレジ
ストで圧延銅箔にパターンを描き、塩化第二銅でエッチ
ングして銅回路（１０２）とボンディングステッチ（８
００）を形成、感光性ソルダーレジスト（太陽インキ製
造、ＰＳＲ４０００）を導電体回路上で２０μｍ厚みに
なるように塗布した。その後、パターンを形成してレジ
ストインク層（６００）を形成した。金属ベース回路基
板のダイ搭載台座（１０００）（１３ｍｍ角）を形成す
るために深さ０．４ｍｍの絞り加工を行った。その後、
無電解でＮｉメッキ（３μｍ）、Ａｕメッキ（０．５μ
ｍ）からなるメッキ層（７００）を形成してフェースア
ップタイプのＢＧＡ用の４０ｍｍ角の金属ベース半導体
回路基板を得た。絞り部の最小曲率半径は０．８ｍｍで
あった。
【００５６】絞り加工後の検査でベース銅板（１）両面
のポリイミド層にはクラック等の外観異常は全く検出さ
れなかった。回路側のボンデングステッチや半田ボール
搭載パッドへのＮｉ、Ａｕメッキにも係わらず、裏面ポ
リイミド層の面には全くメッキは形成されなく、ベース
銅板（００２）との界面へのメッキ液の染み込みもなか
った。図４は半導体チップ（１００１）を搭載し、金ワ
イヤー（１０１０）でワイヤーボンデングを行った場合
の金属ベース半導体回路基板の模式図である。
【００５７】裏面ポリイミド層の面のＩＲ吸収率は９０
％以上であり、樹脂封止されたクワッド・フラット・パ
ッケージ（quad flat package 、以下ＱＦＰという) の
面のＩＲ吸収率８０％より大きく良好であった。この基
板に０．７６ｍｍφの共晶半田ボールを搭載し、ＱＦＰ
やその他のディスクリート部品と同時にＩＲリフロー炉
において、ＦＲ−４からなるマザーボードに表面実装し
た。ＩＲ出力はＦＲ−４の表面温度が最高２３０℃にな
るように調節した。金属ベース半導体回路基板のベース
金属の温度を熱伝対で測定した結果、最高温度は２３０
℃であった。
【００５８】実装した後金属ベース半導体回路基板を機
械的に破壊して半田ボールのマザーボードへの接合面を
検査した結果、すべて半田破壊しており、半田ボール接
合は良好であった。また、ＬＳＩをダイ搭載台座にエポ
キシ接着剤で接合した後、超音波を用いて２３０℃でＡ
ｕのワイヤーをＬＳＩのパッドおよび金属ベース半導体
回路基板のボンディングステッチにワイヤーボンド接続
した。ワイヤーボンド接合は良好であり、裏面のポリイ
ミド樹脂のワイヤーボンド治具へのタックはなかった。
この金属ベース半導体回路基板の風速１ｍ／ｓｅｃでの
熱抵抗は１２℃／Ｗであり、裏面のカバーフィルムの影
響は微小であった。
【００５９】（比較例１）カバーフィルムＡを積層しな
かったこと以外は、実施例１と同様に加工してＢＧＡ用
の金属ベース半導体回路基板を得た。この基板の裏面は
Ｎｉ／Ａｕメッキされていた。この面のＩＲ吸収率は３
０％以下であった。実施例１と同様に０．７６ｍｍφの
共晶半田ボールを搭載し、ＱＦＰやディスクリート部品
と一緒にＦＲ−４からなるマザーボードに実装した。Ｉ
Ｒ出力はＦＲ−４の表面温度が最高２３０℃になるよう
に調節した。金属ベース半導体回路基板のベース金属の
温度を熱伝対で測定した結果、最高温度は１８０℃であ
った。
【００６０】実装した後、金属ベース半導体回路基板を
機械的に破壊して半田ボールのマザーボードへの接合面
を検査した結果、半田ボールと基板の界面破壊であり強
度もほとんどなかった。次に、同様にして、ＩＲ出力を
上げてＦＲ−４の表面温度が２８０℃になるようにした
所、金属ベース半導体回路基板のベース金属の最高温度
は２３０℃に上がり、半田ボールとマザーボードの接合
は良好になった。しかし、樹脂封止されたＱＦＰの一部
に膨れが発生していた。また、この金属ベース半導体回
路基板の風速１ｍ／ｓｅｃでの熱抵抗は１１℃／Ｗであ
った。
【００６１】（実施例２）実施例１で得たPAA-A を２５
μｍ厚みのカプトンＥＮ−ＺＴ（東レデュポン社製）の
両面に実施例１と同様な方法で塗布、乾燥、イミド化し
た。カプトンＥＮ- ＺＴの両面に形成されたPI-Aの厚さ
は各面とも５μｍであった。２５μｍのカプトンＥＮ−
ＺＴの両面にPI-Aを５μｍ積層したフィルムをボンドプ
ライＡ’とした。
【００６２】また、実施例１で作製したカバーフィルム
Ａを用意した。カプトンＥＮ−ＺＴは非熱可塑性ポリイ
ミドのフィルムであり、ガラス転移温度は４００℃以
上、伸び率は６０％であった。また、ボンドプライＡ’
のフィルムの伸び率は４５％であった。次に１８μｍ厚
さの圧延銅箔（１０４）、ボンドプライＡ’、０．２ｍ
ｍ厚さのベース銅板（００２）（C-1020 三菱伸銅社
製) 、カバーフィルムＡをこの順に、かつ、カバーフィ
ルムＡの熱可塑性ポリイミド層の面がベース銅板面に接
触するようにして積層した。その後、真空中で温度２５
０℃、圧力６５ｋｇ／ｃｍ2 、時間６０分でプレス成形
した。ベース銅板（００２）の両面は日本電解（株）に
てＮｉ、Ｃｏ等の電気メッキにより接着力改善のための
表面粗化処理がされていた。この成形品を金属ベース基
板（２）とした。金属ベース基板（２）のすべての層間
の接着力は１．０ｋｇ／ｃｍ以上であることを確認し
た。
【００６３】金属ベース基板（２）の断面模式図を図８
に示した。この図８で０１２はボンドプライＡ’からな
り、５００はカバーフィルムＡからなっていた。この積
層品を用いて、実施例１と同様に、図４のような金属ベ
ース半導体回路基板を作製した。図４で０１２はボンド
プライＡ’からなり、５００はカバーフィルムＡからな
っていた。
【００６４】作製は実施例１と同様にして行った。圧延
銅箔を回路加工して銅回路（１０２）、ボンディングス
テッチ（８００）を形成、感光性ソルダーレジスト（田
村製作所 ＢＧＸ−５）を導体回路上で２０μm 厚みに
なるようにして塗布した後、パターンを形成してレジス
トインク層（６００）を形成した。金属ベース回路基板
のダイ搭載台座（１０００）（１３ｍｍ角）を形成する
ために深さ０．４ｍｍの絞り加工を行った。その後、無
電解でＮｉメッキ（３μｍ）、Ａｕメッキ（０．５μ
ｍ）からなるメッキ層（７００）を形成してフェースア
ップタイプのＢＧＡ用の４０ｍｍ角の金属ベース半導体
回路基板を得た。絞り部の最小曲率半径は０．８ｍｍで
あった。
【００６５】また、回路面の反対側から見た平面模式図
は図９の通りであった。絞り加工後の検査でベース金属
両面のポリイミド層にはクラック等の外観異常は全く検
出されなかった。回路側のボンデングステッチや半田ボ
ール搭載パッドへのＮｉ、Ａｕメッキにも係わらず、裏
面ポリイミド層の面には全くメッキは形成されなく、ベ
ース銅板（２）との界面へのメッキ液の染み込みも無か
った。
【００６６】図９で基板のコーナーをＸ1 、Ｘ2 、
Ｘ3 、Ｘ4 とした。絞り部の外側のコーナーをＹ1 、Ｙ
2 、Ｙ3 、Ｙ4 とする。コーナーＸ1 とＹ1 とを結ん
だ。コーナーＹ1 からコーナーＸ1 側に１ｍｍ離れた線
Ｘ1 −Ｙ1 上の点をａ点、コーナーＸ1 からコーナーＹ
1 側に１ｍｍ離れた線Ｘ1 −Ｙ1 上の点をｂ点とした。
ａ点を基準点としてｂ点の高さを測定した。高さの測定
は非接触式レーザー変位計（Keyence 社のＬＴ−８１１
０）で行った。測定は２５℃×３０％ＲＨ、及び昇温し
て１８５℃で行った。ｂ点とａ点との高さの差を反りと
し、ｂ点が高い場合を＋とした。２５℃では反りは０μ
m になるように成形調節した。１８５℃では反りが＋６
０μm であった。この反りは実装上何等問題がない範囲
であった。
【００６７】また、ＬＳＩをダイ搭載台座にエポキシ接
着剤で接合した後、超音波を用いて２３０℃でＡｕのワ
イヤーをＬＳＩのパッドおよび金属ベース半導体回路基
板のボンディングステッチにワイヤーボンド接続した。
ワイヤーボンド接合は良好であり、裏面のポリイミド樹
脂のワイヤーボンド治具へのタックは無かった。この金
属ベース半導体回路基板の風速１ｍ／ｓｅｃでの熱抵抗
は１２℃／Ｗであり、裏面のカバーフィルムの影響は微
小であった。
【００６８】（比較例２）カバーフィルムＡを積層しな
かったこと以外は実施例２と同様に加工してＢＧＡ用の
金属ベース半導体回路基板を得た。この基板の裏面はＮ
ｉが３μm 、Ａｕが０．５μm メッキされていた。反り
は２５℃×３０％ＲＨでは０μm になるように成形調節
した。昇温して１８５℃での反りは＋３８０μm と大き
く実装が困難なレベルの反りであった。また、この金属
ベース半導体回路基板の風速１ｍ／ｓｅｃでの熱抵抗は
１１℃／Ｗであった。
【００６９】（実施例３）ベース金属の裏側に積層する
熱可塑性ポリイミド層に、ガラス転移温度が２４０℃、
その温度での弾性率は３×１０10ｄｙｎ／ｍｍ2 、２７
０℃での弾性率が２×１０8 ｄｙｎ／ｍｍ2 であり（ガ
ラス転移温度での弾性率の２／３００）、厚さが２５μ
ｍ、伸び率が１５％の三井化学（株）製の商品名レグル
スＰＭを用いた。レグルスＰＭとベース銅板の積層品の
伸び率は１２％であった。次に、圧延銅箔（１０４）、
レグルスＰＭ、０．２ｍｍ厚さのベース銅板（００２）
（C-1020 三菱伸銅社製) 、ボンドプライＡ’（０１
２）、圧延銅箔（１０４）の順にレイアップした後、真
空中で温度２６０℃、圧力６５ｋｇ／ｃｍ2 、時間６０
分でプレス成形した。この成形品を金属ベース基板
（３）とした。金属ベース基板（３）のすべての層間の
接着力は０．８ｋｇ／ｃｍ以上であることを確認した。
【００７０】その後、実施例１の金属ベース基板（１）
と同様にして加工を行いＢＧＡ用の金属ベース半導体回
路基板を得た。レグルスＰＭに積層した圧延銅箔（１０
４）は銅回路を形成する際に除去した。また、ボンディ
ングステッチ（８００）は図１０のように回路を延長し
その一端が絞り部底辺に来るようにした。
【００７１】絞り加工後の検査でベース金属両面のポリ
イミド層にはクラック等の外観異常は全く検出されなか
った。回路側のボンディングステッチや半田ボール搭載
パッドへのＮｉ、Ａｕメッキにも係わらず、裏面ポリイ
ミド層の面には全くメッキは形成されなく、ベース銅板
（００２）との界面へのメッキ液の染み込みもなかっ
た。
【００７２】また、実施例２と同様にして、２５℃×３
０％ＲＨでの反りは０μｍになるように成形調節した。
昇温して１８５℃での反りは＋３０μｍであり、その変
化は極めて少なく実装性が良好なものであった。
【００７３】また、ＬＳＩをダイ搭載台座にエポキシ接
着剤で接合した後、超音波を用いて１８５℃でＡｕのワ
イヤーをＬＳＩのパッドおよび金属ベース半導体回路基
板のボンディングステッチにワイヤーボンド接続した。
ワイヤーボンド接合は良好であり、裏面のポリイミド樹
脂のワイヤーボンド治具へのタックはなかった。この金
属ベース半導体回路基板の風速１ｍ／ｓｅｃでの熱抵抗
は１２℃／Ｗであり、裏面のカバーフィルムとしてのレ
グルスＰＭの影響は微小であった。
【００７４】（実施例４）実施例１の金属ベース（００
１）を用いて、実施例１と同様にして加工を行いＬＧＡ
用の回路基板を得た。この基板を加工して図１１の様な
２段絞りの金属ベース半導体回路基板を得た。ボンディ
ングステッチ（８００）は第１段目のキャビティに来る
ように加工した。第２段目のキャビティに半導体チップ
搭載用のダイ搭載台座（１０００）を形成した。図１１
で模式的に示されるように第１段目のキャビティの絞り
曲率半径は第２段目のそれより大きくした。また、図１
１は半導体チップ（１００１）を搭載し金ワイヤー（１
０１０）で半導体チップのボンディングパッドと基板の
ボンディングステッチ部を接続し、液状封止材（１１０
０）で封止した場合の断面模式図である。このように液
状封止材の表面がランド面より上に出なくＬＧＡのマザ
ーボードへの実装が容易であった。
【００７５】（実施例５）N-メチルピロリドンを溶剤と
して3,3'- ジアミノベンゾフェノンと3,3',4,4'-ベンゾ
フェノンテトラカルボン酸二無水物を当量比で１：０．
９９で混合し、２５℃で２４時間反応させアミド酸溶液
を得た（PAA-L とする）。N-メチルピロリドンを溶剤と
して4,4'ジアミノジフェニルエーテル、1,4-ジアミノベ
ンゼンとピロメリット酸二無水物を当量比で０．６：
０．４：０．９９３で混合した。２５℃で２４時間反応
させアミド酸溶液を得た（PAA-K とする）。
【００７６】PAA-L を１８μｍ厚みの圧延銅箔（１０
４）の処理面に塗布、タックフリーまで乾燥した。PAA-
K をその上に塗布、タックフリーまで乾燥し、その上に
PAA-Aを塗布し、塗布したアミド酸全体を乾燥、イミド
化した。それらポリイミドの残溶剤は０．１％であっ
た。PAA-L 、PAA-K のイミド化されたポリイミドをそれ
ぞれPI-L 、PI-Kとした。圧延銅箔（１０４）、PI-L、
PI-K 、 PI-A の積層品をラッピングフィルムＬＫＡと
した。圧延銅箔（１０４）上に形成されたポリイミドPI
-L、 PI-K 、 PI-A の膜厚はそれぞれ１．５、６．０、
２．５μｍであり、それらの合計厚みは１０μであっ
た。また、PI-L、PI-Kを同様の乾燥、イミド化条件でフ
ィルムを別途製造し特性を測定した結果、ガラス転移温
度はPI-Lが２５０℃、 PI-K が４００℃以上、ガラス転
移温度＋３０℃での弾性率はPI-Lがガラス転移温度での
弾性率の１／９０、PI-Kでは測定できなかった。
【００７７】ラッピングフィルムＬＫＡから圧延銅箔
（１０４）をエッチングで取り除いて得たポリイミドフ
ィルムの伸び率は２８％であった。次に１８μｍ厚さの
圧延銅箔（１０４）、ボンドプライＡ’、０．２ｍｍ厚
さのベース銅板（００２）（C194-SH 三菱伸銅社製)
、ラッピングフィルムＬＫＡを順に積層した。その
後、真空中で温度２５０℃、圧力６５ｋｇ／ｃｍ2 、時
間６０分でプレス成形した。ベース銅板（００２）の両
面のは日本電解（株）にてＮｉ，Ｃｏ等の電気メッキに
より接着力改善のための表面粗化処理がされていた。こ
の成形品を金属ベース基板（４）とした。金属ベース基
板（４）のすべての層間の接着力は０．８ｋｇ／ｃｍ以
上であることを確認した。この基板の模式図は図１２の
通りであった。
【００７８】この積層品を用いて、実施例２と同様にし
て、ボンドプライ側の圧延銅箔に回路を形成、レジスト
インク層を形成した。ラッピングフィルムの銅箔は全面
エッチングで除去した。金属ベース回路基板のダイ搭載
台座（１３ｍｍ角）を形成するために深さ０．４ｍｍの
絞り加工を行った。その後、無電解でＮｉメッキ（３μ
ｍ）、Ａｕメッキ（０．５μｍ）を形成して図４のよう
なフェースアップタイプのＢＧＡ用の４０ｍｍ角の金属
ベース半導体回路基板を得た。
【００７９】絞り部の最小曲率半径は０．８ｍｍであっ
た。絞り加工後の検査でベース金属両面のポリイミド層
にはクラック等の外観異常は全く検出されなかった。回
路側のボンデングステッチや半田ボール搭載パッドへの
Ｎｉ、Ａｕメッキにも係わらず、裏面ポリイミド層の面
には全くメッキは形成されなかった。反りは２５℃、３
０％ＲＨでは−３０μm になるように成形調節した。１
８５℃では反りは＋８０μm と小さく実装十分可能な領
域であった。
【００８０】また、ＬＳＩをダイ搭載台座にエポキシ接
着剤で接合した後、超音波を用いて２３０℃でＡｕのワ
イヤーをＬＳＩのパッドおよび金属ベース半導体回路基
板のボンディングステッチにワイヤーボンド接続した。
ワイヤーボンド接合は良好であり、裏面のポリイミド樹
脂のワイヤーボンド治具へのタックは無かった。また、
この金属ベース半導体回路基板の風速１ｍ／ｓｅｃでの
熱抵抗は１１．５℃／Ｗであり、裏面にポリイミド層が
形成されている影響は非常に少なかった。
【００８１】（実施例６）１８μｍ厚さの圧延銅箔（１
０４）、ボンドプライＡ（０１２）、０．３ｍｍ厚さの
ベース銅板（００２）（C-1020 三菱伸銅社製) 、ラッ
ピングフィルムＬＫＡを順に積層した後、真空中で温度
２５０℃、圧力６５ｋｇ／ｃｍ2 、時間６０分でプレス
成形した。この成形品を金属ベース基板（５）とした。
金属ベース基板（５）のすべての層間の接着力は０．８
ｋｇ／ｃｍ以上であることを確認した。
【００８２】実施例４と同様にして、この積層品を用い
てボンドプライＡ側の圧延銅箔に回路を形成し、レジス
トインク層を形成した。ラッピングフィルム側の圧延銅
箔は全面エッチングで除去した。金属ベース回路基板の
ダイ搭載台座（１３ｍｍ角）を形成するために深さ０．
４ｍｍの絞り加工を行った。その後、無電解でＮｉメッ
キ（３μｍ）、Ａｕメッキ（０．５μｍ）を形成して図
４のようなフェースアップタイプのＢＧＡ用の４０ｍｍ
角の金属ベース半導体回路基板を得た。
【００８３】絞り部の最小曲率半径は０．８ｍｍであっ
た。絞り加工後の検査でベース金属両面のポリイミド層
にはクラック等の外観異常は全く検出されなかった。回
路側のボンディングステッチや半田ボール搭載パッドへ
のＮｉ，Ａｕメッキにも係わらず、裏面ポリイミド層の
面には全くメッキは形成されなかった。
【００８４】また、裏面ポリイミド層の面のＩＲ吸収率
は９０％以上であった。この基板に０．７６ｍｍφの共
晶半田ボールを搭載し、公知の方法で、クワッド・フラ
ット・パッケージ（quad flat package 、ＱＦＰとい
う) やその他のディスクリート部品と同時にＩＲリフロ
ー炉にてＦＲ−４からなるマザーボードに表面実装し
た。ＩＲ出力はＦＲ−４の表面温度が最高２３０℃にな
るように調節した。金属ベース半導体回路基板のベース
金属の温度を熱伝対で測定した結果、最高温度は２３０
℃であった。実装した後、金属ベース半導体回路基板を
機械的に破壊してマザーボードへの半田ボールの接合を
検査した結果、すべて半田破壊しており半田ボール接合
は良好であった。
【００８５】また、ＬＳＩをダイ搭載台座にエポキシ接
着剤で接合した後、超音波を用いて２３０℃でＡｕのワ
イヤーをＬＳＩのパッドおよび金属ベース半導体回路基
板のボンディングステッチにワイヤーボンド接続した。
ワイヤーボンド接合は良好であり、裏面のポリイミド樹
脂のワイヤーボンド治具へのタックは無かった。また、
この金属ベース半導体回路基板の風速１ｍ／ｓｅｃでの
熱抵抗は１１．５℃／Ｗであり、裏面にポリイミド層が
形成されている影響は非常に少なかった。
【００８６】（実施例７）実施例６で得られた金属ベー
ス基板（５）を用いて、次の様な加工を行い検出端子付
き金属ベース半導体回路基板を得た。ボンドプライＡ側
の圧延銅箔において0.25ｍｍφの穴を塩化第二銅溶液を
用いたエッチングによりあけ、ポリイミド層の面を露出
させた。穴の位置は半田ボール搭載パッド相当箇所とし
た。ラッピングフィルムＬＫＡ側の圧延銅箔に於いて0.
8 ｍｍφの外円および0.55ｍｍφの内円の同心円に挟ま
れたドーナツ状の穴を塩化第二銅溶液を用いたエッチン
グによりあけ、ポリイミド層の面を露出させた。穴の位
置は前記した穴と同じ座標を持ちその裏側に相当する箇
所とした。両面の穴は同時にあけた。その後レーザーエ
ッチングにより露出したベース銅板（００２）の両面の
ポリイミド層を除去し、それぞれ0.23ｍｍφの円形状、
0.79ｍｍφの内円と0.56ｍｍφの外円とに挟まれたドー
ナツ状にベース銅板を露出させた（図５（ａ）参照）。
【００８７】その後、ボンドプライＡ面側の金属ベース
基板の面を無電解銅メッキ、電解銅メッキによりメッキ
し，ベース銅板と銅箔の導通を取りＢＶＨ（２００）を
形成した（図５（ｂ）参照）。この銅メッキの際、裏面
側も銅メッキされたが、銅メッキの膨れや剥離は全くな
かった。
【００８８】次に、ラッピングフィルム側のポリイミド
層をベース銅板のエッチングレジストとして利用して、
ベース銅板をエッチングしドーナッツ状の穴を形成し、
検出端子（４００）を形成した（図５（ｃ）参照）。そ
の後、レーザーにより不要のポリイミド層をエッチング
除去し図６の形状にした。ボンドプライＡ側の銅箔に回
路を形成し、銅回路（１０２）とボール搭載パッド（１
０５）を形成した。その断面形状は図７の様であり、ベ
ース銅板の突起はボール搭載パッドの検出端子となって
いた。
【００８９】その後、回路側にレジストインク層を形成
した。金属ベース回路基板のダイ搭載台座（１３ｍｍ
角）を形成するために深さ０．４ｍｍの絞り加工を行っ
た後、無電解でＮｉメッキ（３μｍ）、Ａｕメッキ
（０．５μｍ）を形成してフェースアップタイプのＢＧ
Ａ用の４０ｍｍ角の金属ベース半導体回路基板を得た。
Ｎｉ、Ａｕメッキは回路側のボンディングステッチ、半
田ボール搭載パッド、検出端子にのみ行われ、裏面ポリ
イミド層の面には全くメッキは形成されなかった。
【００９０】また、裏面ポリイミド層の面のＩＲ吸収率
は９０％以上であった。この基板に０．７６ｍｍφの共
晶半田ボールを搭載し、公知の方法で、クワッド・フラ
ット・パッケージ（ＱＦＰ、quad flat package)やその
他のディスクリート部品と同時にＩＲリフロー炉にてＦ
Ｒ−４からなるマザーボードに表面実装した。ＩＲ出力
はＦＲ−４の表面温度が最高２４０℃になるように調節
した。金属ベース半導体回路基板のベース金属の温度を
熱伝対で測定した結果、最高温度は２４０℃であった。
実装した後、金属ベース半導体回路基板を機械的に破壊
してマザーボードへの半田ボールの接合を検査した結
果、すべて半田破壊しており半田ボールは良好な接合が
できていた。また、この金属ベース半導体回路基板の風
速１ｍ／ｓｅｃでの熱抵抗は１２℃／Ｗであった。
【００９１】（実施例８）実施例５で得られた金属ベー
ス基板（４）を用いて、次の様な加工を行い検出端子付
き金属ベース半導体回路基板を得た。ボンドプライＡ’
側の圧延銅箔において０．２５ｍｍφの穴をエッチング
によりあけ、ポリイミド層の面を露出させた。穴の位置
は半田ボール搭載パッド相当箇所とした。また、ラッピ
ングフィルムＬＫＡ側の銅箔に於いて０．８ｍｍφの穴
をエッチングによりあけ、ポリイミド層の面を露出させ
た。穴の位置は前記した穴と同じ座標を持ちその裏側に
相当する箇所とした。両面の穴は同時にあけた。その
後、ヒドラジンとＫＯＨを含む水溶液で露出した表裏両
面のポリイミド層を同時にエッチング除去し、それぞれ
０．２３ｍｍφ、０．８３ｍｍφの円形状のベース銅板
面を露出させた（図１５（ａ））。
【００９２】その後、オーバーハングした銅箔を軽度の
エッチングで除去した（図１５（ｂ））。この金属ベー
ス基板の両面を無電解銅メッキ、電解銅メッキによりメ
ッキしベース銅板と銅箔の導通を取りＢＶＨ（２００）
を形成した（図１５（ｃ））。
【００９３】次に、ラッピングフィルムＬＫＡの銅箔側
に検出端子を形成できるようにエッチングレジストでパ
ターンを描いた後、ベース銅板をドーナッツ状にエッチ
ングし検出端子（４００）を形成した。その後、剥離液
でエッチングレジストを除去した（図６）。ボンドプラ
イ側の銅パターンを回路加工し、銅回路（１０２）とボ
ール搭載パッド（１０５）を形成した。その断面形状は
図７の様であり、ベース銅板の突起はボール搭載パッド
の検出端子となっていた。
【００９４】その後、回路側にソルダーレジストを形成
した。金属ベース回路基板のダイ搭載台座（１３ｍｍ
角）を形成するために深さ０．４ｍｍの絞り加工を行っ
た後、無電解でＮｉメッキ（３μｍ）、Ａｕメッキ
（０．５μｍ）を形成してフェースアップタイプのＢＧ
Ａ用の４０ｍｍ角の金属ベース半導体回路基板を得た。
Ｎｉ、Ａｕメッキは回路側のボンディングステッチ、半
田ボール搭載パッド、検出端子にのみ行われ、裏面ポリ
イミド層の面には全くメッキは形成されなかった。反り
は２５℃×３０％ＲＨでは−３０μm になるように成形
調節した。反りは１８５℃では＋１１０μm と小さく実
装上、十分可能な領域であった。また、この金属ベース
半導体回路基板の風速１ｍ／ｓｅｃでの熱抵抗は１２℃
／Ｗであった。
【００９５】（実施例９）実施例６で得られた金属ベー
ス基板（５）を用いて、ボンドプライＡ側の銅箔に回路
加工を施した。つぎに、図１３の様な絞り加工を行いＭ
ＱＰ型の金属ベース半導体回路基板を得た。絞り部の最
小曲率半径は１ｍｍであった。絞り加工後の検査でベー
ス銅板（００２）の両面のポリイミド層（０１２および
５００）にはクラック等の外観異常は全く検出されなか
った。回路側のＮｉ、Ａｕメッキにも係わらず、裏面ポ
リイミド層の面には全くメッキは形成されなかった。
【００９６】また、裏面ポリイミド層の面のＩＲ吸収率
は９０％以上であった。この基板を、半田クリームを用
いた公知の方法で、ＱＦＰやその他のディスクリート部
品と同時にＩＲリフロー炉にてＦＲ−４からなるマザー
ボードに表面実装した。ＩＲ出力はＦＲ−４の表面温度
が最高２３０℃になるように調節した。金属ベース半導
体回路基板のベース銅板の温度を熱伝対で測定した結
果、最高温度は２３０℃であった。実装した後、ＭＱＰ
のリード状銅回路部分への半田上がりは十分であり、リ
ード状銅回路の温度が半田接合に十分であったことを示
していた。
【００９７】（実施例１０）実施例２で得られた金属ベ
ース基板（２）を用いて、ボンドプライＡ’側の銅箔に
回路加工を施した。断面模式図が図１３、回路面の反対
側から見た平面模式図が図１４のような形状になるよう
に絞り加工を行いＭＱＰ型の金属ベース半導体回路基板
を得た。絞り部の最小曲率半径は１ｍｍであった。絞り
加工後の検査でベース銅板（００２）の両面のポリイミ
ド層（０１２および５００）にはクラック等の外観異常
は全く検出されなかった。回路側のＮｉ、Ａｕメッキに
も係わらず、裏面ポリイミド層の面には全くメッキは形
成されなかった。
【００９８】図１４において、裏面の中心をｃ点、絞り
の内側コーナーＸ5 から１ｍｍだけｃ点よりの線ｃ−Ｘ
5 上の点をｄ点とした。ｃ点を基準点としてｄ点の高さ
を測定した。測定は２５℃×３０％ＲＨ、および昇温し
て１８５℃で行った。ｃ点とｄ点との高さの差を反りと
し、ｄ点が高い場合を＋とした。２５℃×３０％ＲＨで
は反りは０μm になるように成形調節した。１８５℃に
昇温すると反りは＋１０μm であった。その変化は１０
μm であり温度変化での形状変化は微小であり、金属ベ
ース半導体回路基板として好ましい特性を示した。
【００９９】（比較例３）カバーフィルムＡを積層しな
かったこと以外は実施例９と同様に加工してＭＱＰ型の
金属ベース半導体回路基板を得た。この基板の裏面はＮ
ｉが３μm 、Ａｕが０．５μm メッキされていた。反り
は２５℃×３０％ＲＨでは０μm になるように成形調節
した。１８５℃に昇温した。反りは＋６０μm と大きか
った。そのため、基板温度の変化でのチップ搭載台座に
おける反りが大きく、基板とＩＣチップの間で剥離応力
を生じた。そのため、実施例９に比べては金属ベース半
導体回路基板の接着信頼性が相対的に低くなると予想さ
れる。
【０１００】
【発明の効果】ポリイミドを絶縁体とする金属ベース半
導体回路基板においてベース金属の裏面上にポリイミド
層が積層されることにより次のような優れた効果が発揮
される。 １）裏面にポリマー層が付いたままで絞り加工ができ、
キャビティーが形成できる。 ２）優れたメッキレジスト効果で金属ベース半導体回路
基板の裏面に熱膨張率の低いＮｉメッキ層が積層され
ず、また、高価なＡｕがメッキされない。 ３）裏面にＮｉメッキ層より熱膨張率の大きいポリイミ
ド層が形成されるため、金属ベース半導体回路基板の形
状変化が少なく反りが少ない。そのため、半田ボールが
マザーボードに２５℃および半田溶融温度で均一に接触
する。 ４）裏面のＩＲ吸収効率が上がるので、リフロー炉内で
の熱吸収が良好で半田ボール等の半田温度が他のディス
クリート部品と同様になる。これにより、半田ボール等
の半田の接合強度が良好になる。 ５）金属ベース半導体回路基板の温度変化での形状変化
が少ない。マザーボードへの半田ボール等の半田接合強
度が良好である。これにより、金属ベース半導体回路基
板とマザーボードの接合信頼性が良好になる。
【図面の簡単な説明】
【図１】金属板００１、誘電体０１０、導電体回路１０
０、ＢＶＨ２００、保護層３００からなる従来型の金属
ベース半導体回路基板の断面模式図である。
【図２】金属板００１、第一層目の誘電体０１０、第一
層目の導電体回路１００、第二層目の誘電体０１１、第
二層目の導電体回路１０１、第一層目の導電体回路と第
二層目の導電体回路を結んだＢＶＨ２００、第一層目の
導電体回路と金属板００１を結ぶＩＶＨ２０１からなる
従来型の２層配線金属ベース半導体回路基板の断面模式
図である。
【図３】金属板００１、誘電体０１０、導電体回路１０
０、ＢＶＨ２００、金属板００１をエッチング加工した
検出端子４００、からなる従来型の金属ベース半導体回
路基板の部分的な断面模式図である。
【図４】ベース銅板００２、ボンドプライ０１２、銅回
路１０２、ボンディングステッチ部８００、レジストイ
ンク層６００、Ni/Au メッキ層７００、裏面ポリイミド
層５００からなり、絞り加工で形成されたダイ搭載台座
１０００を持った金属ベース半導体回路基板の断面模式
図である。
【図５】（ａ）はベース銅板００２、ボンドプライ０１
２、銅パターン１０３、裏面ポリイミド層５００から構
成され、ボンドプライ、裏面ポリイミド層をエッチング
してベース銅板００２の所定部分が見える様に加工した
段階の部分的な断面模式図である。（ｂ）は図５（ａ）
の加工段階にさらに銅メッキし、ＢＶＨ２００を形成し
た段階の部分的な断面模式図である。（ｃ）は図５
（ｂ）の加工段階にさらにベース銅板のエッチングを行
い検出端子４００を形成した段階の部分的な断面模式図
である。
【図６】図５（ｃ）において検出端子４００の上の裏面
ポリイミド層をエッチング除去した加工途中の検出端子
付き半導体回路基板の部分的な断面模式図である。
【図７】図６において銅パターン１０３を加工してボー
ル搭載パッド１０５と銅回路１０２を形成した加工途中
の検出端子付き金属ベース半導体回路基板の断面模式図
である。
【図８】ベース銅板００２、裏面ポリイミド層５００、
ボンドプライ０１２、圧延銅箔１０４からなる金属ベー
ス基板の断面模式図である。
【図９】断面模式図が図４の金属ベース半導体回路基板
を回路面の反対側から見た場合の平面模式図である。
【図１０】ボンディングステッチ８００の一端を絞り部
底辺に形成した金属ベース半導体回路基板の断面模式図
である。
【図１１】ボンディングステッチ８００を絞り部第１段
目に形成し、絞り部第２段目にダイ搭載台座１０００を
形成した金属ベース半導体回路基板の断面模式図。さら
に半導体チップ１００１をダイアタッチ材９００でダイ
搭載台座１０００に接合し、半導体チップとボンディン
グステッチを金ワイヤー１０１０で接続した後、液状封
止材１１００で封止した段階のものである。
【図１２】ベース銅板００２、裏面ポリイミド層５０
０、ボンドプライ０１２、圧延銅箔１０４からなる金属
ベース基板の断面模式図である。
【図１３】ベース銅板００２、裏面ポリイミド層５０
０、ボンドプライ０１２、銅回路１０２からなるＭＱＰ
型の金属ベース半導体回路基板の断面模式図
【図１４】断面模式図が図１３のＭＱＰ型金属ベース半
導体回路基板を回路面の反対側から見た場合の平面模式
図である。
【図１５】（ａ）はベース銅板００２、ボンドプライ０
１２、銅パターン１０３、裏面ポリイミド層５００から
なり、ボンドプライ、裏面ポリイミド層をエッチングし
てベース銅板００２の所定部分が見える様に加工した段
階の部分的な断面模式図である。（ｂ）は図１５（ａ）
の加工段階にさらに銅パターンを軽度のエッチングを行
い、図１５（ａ）での銅パターンのオーバーハング部分
１０６を除去した段階の部分的な断面模式図である。
（ｃ）は図１５（ｂ）の加工段階にさらに銅メッキし、
ＢＶＨ２００を形成した段階の部分的な断面模式図であ
る。
【符号の説明】
001 ・・・・・・・・・・金属板 002 ・・・・・・・・・ベース銅板 010 ・・・・・・・・・第一層目の誘電体または誘電
体 011 ・・・・・・・・・第二層目の誘電体 012 ・・・・・・・・・ボンドプライ（ボンドプライ
ＡまたはボンドプライＡ’） 100 ・・・・・・・・・第一層目の導電体回路または
導電体回路 101 ・・・・・・・・・第二層目の導電体回路 102 ・・・・・・・・・銅回路 103 ・・・・・・・・・銅パターン 104 ・・・・・・・・・圧延銅箔 105 ・・・・・・・・・ボール搭載パッド 106 ・・・・・・・・・銅パターンのオーバーハング
部分 200 ・・・・・・・・・ＢＶＨ 201 ・・・・・・・・・ＩＶＨ 300 ・・・・・・・・・保護層 400 ・・・・・・・・・検出端子 500 ・・・・・・・・・裏面ポリイミド層 600 ・・・・・・・・・レジストインク層 700 ・・・・・・・・・Ｎｉ／Ａｕ メッキ層 800 ・・・・・・・・・ボンディングステッチ 900 ・・・・・・・・・ダイアタッチ材 1000 ・・・・・・・・・ダイ搭載台座 1001 ・・・・・・・・・半導体チップ 1010 ・・・・・・・・・金ワイヤー 1100 ・・・・・・・・・液状封止材

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】ベース金属の表面に誘電体としてポリイミ
    ド層を用い、その上に半導体搭載用回路を形成した金属
    ベース半導体回路基板に於いて、ベース金属の裏面上に
    ガラス転移温度が１２０℃以上、３００℃以下であり、
    ガラス転移温度＋３０℃での弾性率がガラス転移温度で
    の弾性率の１／１００以下である熱可塑性ポリイミド
    （１）の層、ガラス転移温度が２００℃以上であり、ガ
    ラス転移温度＋３０℃での弾性率がガラス転移温度での
    弾性率の１／１０より大きく、そのポリイミド単独の２
    ５μｍ厚みのフィルムの伸び率が２０％以上である非熱
    可塑性ポリイミドの層を順に積層してなることを特徴と
    する金属ベース半導体回路基板。
  2. 【請求項２】該非熱可塑性ポリイミドの層の上にガラス
    転移温度が２００℃以上、３００℃以下であり、ガラス
    転移温度＋３０℃での弾性率がガラス転移温度での弾性
    率の１／１０以下である熱可塑性ポリイミド（２）の層
    を積層してなることを特徴とする請求項１の金属ベース
    半導体回路基板。
  3. 【請求項３】ベース金属の表面に誘電体としてポリイミ
    ド層を用い、その上に半導体搭載用回路を形成した金属
    ベース半導体回路基板に於いて、ベース金属の裏面上に
    ガラス転移温度が２００℃以上、３００℃以下であり、
    ガラス転移温度＋３０℃での弾性率がガラス転移温度で
    の弾性率の１／１０以下である熱可塑性ポリイミド
    （２）の層を積層してなることを特徴とする金属ベース
    半導体回路基板。
  4. 【請求項４】ベース金属の表面に誘電体としてポリイミ
    ド層を用い、その上に半導体搭載用回路を形成した金属
    ベース半導体回路基板に於いて、ベース金属の裏面上に
    ガラス転移温度が２００℃以上であり、ガラス転移温度
    ＋３０℃での弾性率がガラス転移温度での弾性率の１／
    １０より大きく、そのポリイミド単独の２５μｍ厚みの
    フィルムの伸び率が２０％以上である非熱可塑性ポリイ
    ミドの層が積層してなることを特徴とする金属ベース半
    導体回路基板。
  5. 【請求項５】ベース金属の裏面上のポリイミド積層体の
    ２５℃での熱膨張率が１４×１０-6／ｄｅｇ〜６０×１
    ０-6／ｄｅｇの範囲にあり、ポリイミド積層体の伸び率
    が５〜１２０％の範囲にあり、ベース金属からみて最も
    外側のポリイミド層のガラス転移温度が２００℃以上で
    あり、ベース金属からみて最も内側のポリイミド層のベ
    ース金属への接着力が０．５ｋｇ／ｃｍ以上であること
    を特徴とする請求項１乃至４の金属ベース半導体回路基
    板。
  6. 【請求項６】各ポリイミド層の厚みの総和が０．５〜５
    ０μｍの範囲にあることを特徴とする請求項１乃至４の
    金属ベース半導体回路基板。
  7. 【請求項７】熱可塑性ポリイミド（１）の層の厚みが
    ０．１〜１０μｍの範囲にあることを特徴とする請求項
    １乃至２の金属ベース半導体回路基板。
  8. 【請求項８】金属ベース半導体回路基板が絞り加工によ
    り形成したキャビティーを有することを特徴とする請求
    項１乃至４の金属ベース半導体回路基板。
  9. 【請求項９】金属ベース半導体回路基板がＢＧＡ基板で
    あることを特徴とする請求項８の金属ベース半導体回路
    基板。
  10. 【請求項１０】キャビティーが２段構造であり、第１段
    がボンディングステッチ形成部となり、第２段がチップ
    搭載部あるいは第２のボンディングステッチ形成部かつ
    チップ搭載部となることを特徴とする請求項９の金属ベ
    ース半導体回路基板。
  11. 【請求項１１】金属ベース半導体回路基板がＬＧＡ基板
    であることを特徴とする請求項８の金属ベース半導体回
    路基板。
  12. 【請求項１２】キャビティーが２段構造であり、第１段
    がボンディングステッチ形成部となり、第２段がチップ
    搭載部あるいは第２のボンディングステッチ形成部かつ
    チップ搭載部となることを特徴とする請求項１１の金属
    ベース半導体回路基板。
  13. 【請求項１３】ＭＱＰ構造であることを特徴とする請求
    項８の金属ベース半導体回路基板。
  14. 【請求項１４】ＢＧＡ基板がベース金属の裏面の一部に
    検出端子構造を有するＢＧＡ基板であって、検出端子が
    ない裏面の他の部分がポリイミド層で被覆されているこ
    とを特徴とする請求項９の金属ベース半導体回路基板。
  15. 【請求項１５】 回路形成用銅箔、表面ポリイミド層、
    ベース金属、裏面ポリイミド層の順に積層したのち同時
    に加熱圧着し、その基板に回路加工することを特徴とす
    る金属ベース半導体回路基板の製法。
  16. 【請求項１６】回路形成用銅箔、表面ポリイミド層、ベ
    ース金属、裏面ポリイミド層、銅箔の順に積層したのち
    同時に加熱圧着し、次いでその基板に回路加工すること
    を特徴とする金属ベース半導体回路基板の製法。
  17. 【請求項１７】表裏のポリイミド層のエッチングを液体
    またはガスで同時に行うことを特徴とする請求項１６の
    金属ベース半導体回路基板の製法。
JP03765398A 1997-04-09 1998-02-19 金属ベース半導体回路基板 Expired - Fee Related JP3982895B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP03765398A JP3982895B2 (ja) 1997-04-09 1998-02-19 金属ベース半導体回路基板
US09/055,232 US5990553A (en) 1997-04-09 1998-04-06 Metal-based semiconductor circuit substrates
TW087105240A TW419796B (en) 1997-04-09 1998-04-08 Metal-based semiconductor circuit substrates
EP98302753A EP0871219A3 (en) 1997-04-09 1998-04-08 Metal-based semiconductor circuit substrates
SG1998000720A SG66452A1 (en) 1997-04-09 1998-04-08 Metal-based semiconductor circuit substrates
KR1019980012333A KR100306447B1 (ko) 1997-04-09 1998-04-08 금속베이스반도체회로기판및그제법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9079497 1997-04-09
JP9-90794 1997-04-09
JP03765398A JP3982895B2 (ja) 1997-04-09 1998-02-19 金属ベース半導体回路基板

Publications (2)

Publication Number Publication Date
JPH10340973A true JPH10340973A (ja) 1998-12-22
JP3982895B2 JP3982895B2 (ja) 2007-09-26

Family

ID=26376785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03765398A Expired - Fee Related JP3982895B2 (ja) 1997-04-09 1998-02-19 金属ベース半導体回路基板

Country Status (6)

Country Link
US (1) US5990553A (ja)
EP (1) EP0871219A3 (ja)
JP (1) JP3982895B2 (ja)
KR (1) KR100306447B1 (ja)
SG (1) SG66452A1 (ja)
TW (1) TW419796B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379996B1 (en) 1998-04-17 2002-04-30 Nec Corporation Package for semiconductor chip having thin recess portion and thick plane portion
JP2011177978A (ja) * 2010-02-26 2011-09-15 Nippon Steel Chem Co Ltd 金属張積層板及びその製造方法
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
JP2000261137A (ja) * 1999-03-12 2000-09-22 Nec Corp 電子部品接続状態検査装置及び電子部品接続状態検査方法
US6461745B2 (en) * 2000-04-25 2002-10-08 Nippon Denkai, Ltd. Copper foil for tape carrier and tab carrier tape and tab tape carrier using the copper foil
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
US6274491B1 (en) * 2000-08-11 2001-08-14 Orient Semiconductor Electronics Limited Process of manufacturing thin ball grid array substrates
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
JP2004103700A (ja) * 2002-09-06 2004-04-02 Toyota Industries Corp 低膨張部材及びその製造方法並びに低膨張部材を用いた半導体装置
KR20050089019A (ko) * 2002-12-03 2005-09-07 후루카와 덴키 고교 가부시키가이샤 전기전자부품용 금속재료
TWI377224B (en) * 2004-07-27 2012-11-21 Kaneka Corp Polyimide film having high adhesiveness and production method therefor
KR100981852B1 (ko) * 2004-09-24 2010-09-13 가부시키가이샤 가네카 높은 접착성을 갖는 폴리이미드 필름의 제조 방법
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
JP5185535B2 (ja) * 2005-01-18 2013-04-17 株式会社カネカ 接着性の改良された新規なポリイミドフィルム
WO2007015545A1 (ja) * 2005-08-04 2007-02-08 Kaneka Corporation 金属被覆ポリイミドフィルム
DE102005043657B4 (de) * 2005-09-13 2011-12-15 Infineon Technologies Ag Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US7824965B2 (en) * 2007-08-07 2010-11-02 Skyworks Solutions, Inc. Near chip scale package integration process
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR101444694B1 (ko) * 2009-05-25 2014-10-01 에스케이이노베이션 주식회사 연성금속박적층체 및 이의 제조방법
US8809690B2 (en) * 2010-03-04 2014-08-19 Rogers Corporation Dielectric bond plies for circuits and multilayer circuits, and methods of manufacture thereof
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
JP6094044B2 (ja) * 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
KR101330770B1 (ko) * 2011-11-16 2013-11-18 엘지이노텍 주식회사 백라이트 유닛용 절곡 인쇄회로기판
CN103167729B (zh) * 2013-02-25 2016-01-20 合肥京东方光电科技有限公司 柔性印刷电路板及显示装置
EP3528602A1 (en) * 2018-02-19 2019-08-21 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Thermoforming an electronic device with surface curvature

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147246A (ja) * 1984-08-11 1986-03-07 松下電工株式会社 金属ベ−ス金属張積層板
JPH0437185A (ja) * 1990-06-01 1992-02-07 Mitsubishi Plastics Ind Ltd 金属積層基板
JPH0653621A (ja) * 1992-06-05 1994-02-25 Mitsui Toatsu Chem Inc 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
JPH08148608A (ja) * 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JPH08172142A (ja) * 1994-12-16 1996-07-02 Nippon Micron Kk 半導体パッケージ及びその製造方法並びに半導体装置
JPH08306820A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置、半導体装置用パッケージ及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364400A (en) * 1964-10-22 1968-01-16 Texas Instruments Inc Microwave transistor package
US4543295A (en) * 1980-09-22 1985-09-24 The United States Of America As Represented By The Director Of The National Aeronautics And Space Administration High temperature polyimide film laminates and process for preparation thereof
US4679122A (en) * 1984-10-09 1987-07-07 General Electric Company Metal core printed circuit board
JPH0258887A (ja) * 1988-08-25 1990-02-28 Mitsubishi Plastics Ind Ltd アルミニウムベース銅張り積層板
DE69329542T2 (de) * 1992-06-05 2001-02-08 Mitsui Chemicals Inc Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
US6117616A (en) * 1995-04-17 2000-09-12 Nitto Denko Corporation Circuit-forming substrate and circuit substrate
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147246A (ja) * 1984-08-11 1986-03-07 松下電工株式会社 金属ベ−ス金属張積層板
JPH0437185A (ja) * 1990-06-01 1992-02-07 Mitsubishi Plastics Ind Ltd 金属積層基板
JPH0653621A (ja) * 1992-06-05 1994-02-25 Mitsui Toatsu Chem Inc 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
JPH08148608A (ja) * 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JPH08172142A (ja) * 1994-12-16 1996-07-02 Nippon Micron Kk 半導体パッケージ及びその製造方法並びに半導体装置
JPH08306820A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置、半導体装置用パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379996B1 (en) 1998-04-17 2002-04-30 Nec Corporation Package for semiconductor chip having thin recess portion and thick plane portion
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
JP2011177978A (ja) * 2010-02-26 2011-09-15 Nippon Steel Chem Co Ltd 金属張積層板及びその製造方法

Also Published As

Publication number Publication date
KR19980081172A (ko) 1998-11-25
KR100306447B1 (ko) 2002-03-08
EP0871219A3 (en) 1999-08-11
TW419796B (en) 2001-01-21
JP3982895B2 (ja) 2007-09-26
SG66452A1 (en) 1999-07-20
EP0871219A2 (en) 1998-10-14
US5990553A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
JP3982895B2 (ja) 金属ベース半導体回路基板
US6396143B1 (en) Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
JP4642479B2 (ja) Ｃｏｆ用積層板及びｃｏｆフィルムキャリアテープ
KR20060052481A (ko) Ｃｏｆ용 동장적층판 및 ｃｏｆ용 캐리어 테이프
TW552691B (en) Method for making an electric circuit device
JP5000310B2 (ja) Ｃｏｆ用積層板及びｃｏｆフィルムキャリアテープ並びに電子装置
JPH0653621A (ja) 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
TWI397136B (zh) Ｃｏｆ用積層板及ｃｏｆ薄膜載帶以及電子裝置
JPH046893A (ja) パッケージ
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP2000031319A (ja) 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JPH09148484A (ja) 半導体装置及びその製造方法
JP2003078108A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP3363065B2 (ja) 半導体パッケージ用チップ支持基板の製造法及び半導体装置
JPH08125295A (ja) 金属ベース回路基板
JP2000174164A (ja) メタルベース半導体パッケージとその製造方法
JP2004055606A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2000332183A (ja) 放熱板付きリードフレーム部材と半導体装置
JP2003017624A (ja) 半導体装置
JP3541741B2 (ja) 多層ｔａｂテープの製造方法
JPH11274683A (ja) 電子部品搭載用基板
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム
JP2003303922A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees