JP2003303922A - 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 - Google Patents

半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法

Info

Publication number
JP2003303922A
JP2003303922A JP2002108985A JP2002108985A JP2003303922A JP 2003303922 A JP2003303922 A JP 2003303922A JP 2002108985 A JP2002108985 A JP 2002108985A JP 2002108985 A JP2002108985 A JP 2002108985A JP 2003303922 A JP2003303922 A JP 2003303922A
Authority
JP
Japan
Prior art keywords
semiconductor package
film
wiring
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002108985A
Other languages
English (en)
Inventor
Michio Moriike
教夫 森池
Fumio Inoue
文男 井上
Yoshiaki Tsubomatsu
良明 坪松
Yutaka Kawakami
裕 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2002108985A priority Critical patent/JP2003303922A/ja
Publication of JP2003303922A publication Critical patent/JP2003303922A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、安価である機能性フィルムを用い
て、薄型化、軽量化かつ高密度化に好適な半導体パッケ
ージ用基板およびこれを用いた半導体パッケージとその
積層体、およびこれらの製造方法を提供することを目的
とする。 【解決手段】 機能性フィルムを剥離する前または剥離
時に、剥離するフィルムの種類に応じて、温度処理、光
照射、吸湿、液処理のいずれかもしくはこれらの組み合
わせ等の接着力低下手段を行うため、半導体チップの固
定という機能性フィルムの目的を完了した後、これをす
みやかに剥離することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
用基板、これを用いた半導体パッケージとその積層体、
およびこれらの製造方法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要となっている。一般
に、入出力端子は半導体パッケージの周辺に一列配置す
るタイプと、周辺だけでなく内部まで多列に配置するタ
イプがある。前者では、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）が代表的である。これを多端子化する
場合は、端子ピッチを縮小することが必要であるが、
０．５ｍｍピッチ以下の領域では、マザーボードとの接
続に高度な技術が必要になる。後者では、アレイタイプ
が比較的大きなピッチでの端子配列が可能であり多ピン
化に適している。従来のアレイタイプは接続ピンを有す
るＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的で
あったが、マザーボードとの接続は挿入型となり、表面
実装には適していない。このため、表面実装可能なＢＧ
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称する半導体
パッケージが開発されている。
【０００３】また、電子機器の小型化に伴って、半導体
パッケージサイズの更なる小型化の要求が強くなってき
た。この小型化に対応するものとして、半導体チップと
パッケージがほぼ同等サイズの、いわゆるＣＳＰ（Ｃｈ
ｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。
これは、半導体チップの周辺部でなく、実装領域内にマ
ザーボードとの接続部を有するパッケージである。具体
例としては、バンプ付きポリイミドフィルムを半導体チ
ップの表面に接着し、チップと金ワイヤにより電気的接
続を図った後、エポキシ樹脂などをポッティングして封
止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆
ＴＥＣＨＮＯＬＯＧＹ ９４．４、Ｎｏ．１４０、ｐ１
８−１９）や、仮基板上に半導体チップおよびマザーボ
ードとの接続部に相当する位置に金属バンプを形成し、
半導体チップをフェースダウンボンディング後、仮基板
上でトランスファモールドしたもの（Ｓｍａｌｌｅｓｔ
Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳ
Ｐ； Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇ
ｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ、ｐ４６
−５０、１９９４）などがある。
【０００４】本発明者らは、特開平１０−１８９８２０
号に開示するように、絶縁基板の一表面には複数の配線
が形成されており、配線は少なくとも半導体チップ電極
と接続する内部接続部および半導体チップ搭載領域部を
有し、絶縁基板には、絶縁基板の配線が形成されている
箇所であって内部接続部と導通する外部接続部が設けら
れる箇所に、開口が設けられており、絶縁基板の半導体
チップ搭載領域内における配線相互間に、少なくとも１
個の貫通穴（以下、ベントホールという。）が設けられ
ており、配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性フィルムが載置形成
されており、絶縁性フィルムは、ベントホール周辺部で
絶縁基板との間に中空箇所を形成するように構成されて
いる半導体パッケ−ジ用チップ支持基板とその製造方法
を提案している。この提案によって、パッケージクラッ
クを防止し信頼性に優れる小型の半導体パッケージの製
造を可能としている。ところが、このような半導体パッ
ケージではさらなる薄型化、軽量化かつ高密度化の要求
を満たすことができないという課題が生じた。
【０００５】
【発明が解決しようとする課題】そこで、本発明者ら
は、鋭意検討の結果、特開２０００−３２３６２６号に
開示するように、半導体チップ搭載箇所に絶縁基材を貫
通するデバイスホールを有し、絶縁基材の一方の面に接
着機能を有するフィルム（以下、機能性フィルム）を貼
り付け、デバイスホール部の機能性フィルムに半導体チ
ップを仮固定し、配線と半導体チップとの電気的接続を
図った後、必要な箇所の封止を封止樹脂により行い、機
能性フィルムを剥離し、導電性バンプを形成する構造を
提供することで、薄型化、軽量化かつ高密度化を達成し
た半導体パッケージを製造することを可能とした。
【０００６】しかしながら、上記の発明においては、機
能性フィルムの接着力が弱いと機能性フィルムと絶縁基
材の間にボイドが発生しやすく、接着力が強いと樹脂封
止後に絶縁基材から剥離することが困難であり、剥離し
たとしても、被着表面に接着剤が残ってしまうことがあ
る。
【０００７】また、機能性フィルムとしては、特開２０
００−２９４５８０号に、特定の範囲内の粘着力を有
し、かつ耐熱性が高い粘着テープを用いることが開示さ
れているが、この様な粘着テープは非常に高価であると
共に、品種が限定される。
【０００８】そこで、本発明は、安価である機能性フィ
ルムを用い、上記のような不具合を発生させることな
く、薄型化、軽量化かつ高密度化に好適な半導体パッケ
ージ用基板およびこれを用いた半導体パッケージとその
積層体、およびこれらの製造方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、絶縁基材と、絶縁基材に支持され半導体
チップと電気的に接続される配線と、配線上に形成され
る導電性バンプ搭載部と、半導体チップ搭載箇所として
絶縁基材を貫通して形成されるデバイスホールと、絶縁
基材の一方の面に貼り付けられる機能性フィルムと、を
少なくとも備え、該フィルムは接着力低下手段により接
着力が低下する半導体パッケージ用基板であることを第
１の特徴としている。
【００１０】また、第１の特徴を有する半導体パッケー
ジ用基板は、絶縁基材上に半導体チップと電気的に接続
される配線を形成する工程と、配線上に導電性バンプ搭
載部を形成する工程と、絶縁基材を貫通してデバイスホ
ールを形成する工程と、絶縁基材の一方の面に接着力低
下手段により接着力が低下する接着機能を有する機能性
フィルムを貼り付ける工程と、を含む製造方法により製
造される。
【００１１】上記のような半導体パッケージ用基板にお
いて、機能性フィルムに対して行われる接着力低下手段
としては、温度処理、光照射、吸湿、液処理のいずれ
か、もしくはそれらの組み合わせであればよく、液処理
の場合には基板の液中への浸漬またはスプレー噴霧によ
ることが好ましく、さらに、液処理に使用する液体は
水、アルコール、有機溶剤、アルカリ水溶液のいずれ
か、もしくはそれらの組み合わせであることが好まし
い。
【００１２】また、本発明に用いられる機能性フィルム
は単層でも多層構造でもよく、多層構造の場合は少なく
とも接着剤層とそれを指示するベースフィルムからな
る。単層のフィルムとしてはフィルム状レジスト、カバ
ーレイフィルムのいずれかが好ましく、また、接着剤層
の接着剤はゴム系、アクリル系、シリコーン系、エポキ
シ系、ポリイミド系の樹脂材料のいずれか、もしくはそ
れらの組み合わせであることが好ましく、さらにベース
フィルム層は樹脂フィルム、金属箔、紙、布、ガラスク
ロスのいずれか、もしくはそれらの組み合わせであるこ
とが好ましい。さらに、ベースフィルムはリサイクル可
能な材質からなることが好ましく、銅、アルミ、熱可塑
性樹脂、紙のいずれかであることがより好ましい。ま
た、ベースフィルムの接着剤面と反対の面には少なくと
も帯電防止層または離型処理層を有しうる。
【００１３】さらに、絶縁基材及び配線には必要に応じ
て絶縁被覆や接続導体が形成されてもよい。また、配線
は絶縁基材の一方の面に形成された第一の配線と、その
反対面に形成された第二の配線を有していても良く、第
一の配線と第二の配線は接続導体により電気的に接続さ
れうる。さらに、第一の配線と第二の配線との両方に導
電性バンプ搭載部が形成されていてもよい。
【００１４】また、本発明は、上記第１の特徴を有する
半導体パッケージ用基板のデバイスホール内の機能性フ
ィルム上に半導体チップを搭載する工程と、半導体チッ
プと配線を電気的に接続する工程と、半導体パッケージ
用基板の必要な箇所を樹脂封止する工程と、フィルムを
剥離する工程と、配線上に形成された導電性バンプ搭載
部に外部接続端子として導電性バンプを形成する工程
と、を含む半導体パッケージの製造方法およびこれによ
り製造される半導体パッケージを第２の特徴としてい
る。
【００１５】第２の特徴において、フィルムを剥離する
工程の前または同時にフィルムに対して接着力低下手段
を行うことが好ましい。また、接着力低下手段は温度処
理、光照射、吸湿、液処理のいずれか、もしくはそれら
の組み合わせから選択される処理手段により機能性フィ
ルムの接着力を低下させ、その剥離を容易にする。液処
理の場合には基板の液中への浸漬またはスプレー噴霧に
よることが好ましく、さらに、液処理に使用する液体は
水、アルコール、有機溶剤、アルカリ水溶液のいずれ
か、もしくはそれらの組み合わせであることが好まし
い。
【００１６】また、機能性フィルムと半導体パッケージ
の接着力は、封止樹脂を硬化するための熱処理工程で大
きく上昇するためフィルムを剥離する工程は封止樹脂の
完全硬化前に行うことが好ましく、封止樹脂が少なくと
も２段階の硬化で完全硬化する液状の樹脂である場合に
はフィルムの剥離を１次硬化の後に行うことが好まし
く、封止樹脂がコンパウンドのトランスファ成型で形成
したものである場合にはフィルムの剥離を後硬化処理の
前に行うことが好ましい。
【００１７】また、本発明は、絶縁基材、絶縁基材に支
持され半導体チップと電気的に接続される配線、配線に
形成される導電性バンプ搭載部、半導体チップ搭載箇所
として絶縁基材を貫通して形成されるデバイスホール、
および絶縁基材の一方の面に貼り付けられた接着機能を
有するフィルム、を少なくとも備える半導体パッケージ
用基板のデバイスホール内のフィルム上に半導体チップ
を搭載する工程、半導体チップと配線を電気的に接続す
る工程、半導体パッケージ用基板の必要な箇所を封止樹
脂により封止する工程、フィルムを剥離する工程、およ
び配線上に形成された導電性バンプ搭載部に外部接続端
子として導電性バンプを形成する工程、を少なくとも含
む半導体パッケージの製造方法であって、フィルムを剥
離する工程を封止樹脂の完全硬化前に行う半導体パッケ
ージの製造方法およびこれにより製造される半導体パッ
ケージを第３の特徴としている。
【００１８】第３の特徴におけるフィルムには、接着力
低下手段により接着力が低下する機能の有無は関係な
く、したがって、接着機能のみを有するフィルムを使用
して半導体パッケージを製造する場合に有効な方法であ
る。また、この場合も封止樹脂が少なくとも２段階の硬
化で完全硬化する液状の樹脂である場合にはフィルムの
剥離を１次硬化の後に行うことが好ましく、封止樹脂が
コンパウンドのトランスファ成型で形成したものである
場合にはフィルムの剥離を後硬化処理の前に行うことが
好ましい。
【００１９】さらに、本発明は、上記第２または第３の
特徴を有する半導体パッケージが２段以上に積層され、
半導体パッケージ間が導電性バンプにより導通および固
定されている半導体パッケージ積層体であることを第４
の特徴としている。
【００２０】第４の特徴を有する半導体パッケージ積層
体は、上記第２または第３の特徴を有する半導体パッケ
ージを２段以上に積層する工程と、半導体パッケージ間
を導電性バンプにより導通および固定する工程と、を含
む製造方法により製造される。
【００２１】導電性バンプの高さによる生じる半導体パ
ッケージ間の空隙は樹脂によりさらに固定してもよく、
また、半導体パッケージを積層、固定するに際して、必
要な層数まで１段ずつ積層、固定しても、必要な層数だ
け積層してから一括して固定してもよい。
【００２２】上記のような第１、２、３および４の特徴
によれば、半導体チップの仮固定という機能性フィルム
の目的を完了した後、これをすみやかに剥離することが
できる。したがって、通常使用されうる安価な機能性フ
ィルムを用い、上記のような不具合を発生させることな
く、薄型化、軽量化かつ高密度化に好適な半導体パッケ
ージ用基板およびこれを用いた半導体パッケージとその
積層体、およびこれらの製造方法を提供することが可能
となった。
【００２３】以下、本発明をさらに詳細に説明する。
【００２４】
【発明の実施形態】（機能性フィルム）機能性フィルム
としては、半導体チップを仮固定する機能、樹脂封止後
に剥離することができる機能が必要であり、貼り付け及
び剥離が容易である粘着フィルムであることが好まし
い。このような機能性フィルムとしては、単層のフィル
ムや２つ以上の層で構成される多層フィルムを用いるこ
とができる。
【００２５】単層の樹脂フィルムとしては、フィルム状
レジストやカバーレイフィルムが、接着力の低下が容易
であり好ましく、必要に応じて、感光性を有するドライ
フィルムレジストやフィルム状のソルダレジストを用い
ることもできる。
【００２６】多層フィルムの場合は、少なくとも、接着
剤とそれを塗布するベースフィルムからなる。そのよう
なベースフィルムには、半導体パッケージの製造工程で
問題が生じないための高耐熱性が必要であり、また、剥
離や反りの防止のために絶縁基材や配線金属と同等の熱
収縮率を有することが好ましい。熱収縮率は、例えば、
１２〜２５ｐｐｍ／℃が好ましく、１５〜２０ｐｐｍ／
℃がより好ましい。材質としては、樹脂フィルム、金属
箔、紙、布、ガラスクロスのいずれか、もしくはそれら
の組み合わせであることが好ましい。
【００２７】樹脂フィルムとしては、限定されないが、
例えば、ポリイミド、ポリアミド、ポリエチレンテレフ
タレート、ポリエチレンナフタレート、ポリフェニレン
サルファイド、ポリフェニレンエーテル、ポリブチレン
テレフタレート、ポリエステル、アラミド、ポリエーテ
ルエーテルケトン、ポリエーテルケトン、ポリサルホ
ン、ポリエーテルサルホン、ポリエーテルイミド、ポリ
アリレート、ポリアミドイミド、ポリパラキシリレン、
ポリパラバン酸、ポリカーボネート、アセテート、ポリ
メチルペンテン、ナイロン、セロハン、シリコーン、フ
ッ素系樹脂、エポキシ樹脂、液晶ポリマのいずれか、も
しくはそれらの組み合わせが挙げられる。
【００２８】また、金属箔としては、例えば、アルミ、
銅、鉛、鉄、クロム、ニッケルのいずれかまたはそれら
を含む合金が挙げられる。
【００２９】また、紙としては、例えば、クラフト紙、
上質紙、和紙等を用いることができ、限定されないが、
樹脂と組み合わせた平面紙やクレープ紙を用いることが
好ましい。
【００３０】また、布としては、通常使用されるもので
あれば特に限定されない。
【００３１】さらに、樹脂フィルムの樹脂材料を紙、
布、ガラスクロスに含浸したり、熱や圧力を加え積層一
体化して組み合わせたりすることで、ベースフィルムを
形成することもできる。
【００３２】さらに、リサイクルが容易である材質であ
ることが環境負荷低減のために好ましく、このような材
質としては、例えば、溶媒に可溶であり、軟化点が、製
造工程で必要な耐熱温度より高い範囲であるポリエチレ
ンテレフタレート等の低温の熱可塑性樹脂、銅、アル
ミ、紙等が挙げられる。
【００３３】また、ベースフィルムは、材質によって適
当な厚みを選択すればよく、薄いと接着剤塗布工程や半
導体パッケージ用基板への貼り付け及び剥離時の加重に
耐える強度が不足し、厚いと半導体パッケージ用基板か
らの剥離が困難になるため、０．０１〜１．００ｍｍで
あることが好ましく、０．０２〜０．２０ｍｍであるこ
とがより好ましい。さらに、ベースフィルムの接着剤面
と反対面には、半導体チップの保護、粉塵の付着防止の
ために、帯電防止層、離型処理層などを設けることがで
き、これらを組み合わせることも可能である。
【００３４】（接着剤）多層フィルムに用いる接着剤と
しては、例えば、ゴム系、アクリル系、シリコーン系、
エポキシ系、ポリイミド系の樹脂材料を用いることがで
きる。接着剤の形態は、溶剤型と無溶剤型に大別され、
例えば、溶剤型を用いる場合、接着剤が溶剤に溶解され
た状態でベースフィルムに塗工、乾燥し多層フィルムと
することができる。接着剤は、被着体との密着が十分で
あり、かつ剥離時に表面を汚染しないような材質、厚
み、接着力を選択することが好ましい。接着力として
は、製造工程では２Ｎ／ｍ以上（ＪＩＳ Ｚ ０２３７
ピール強度試験、以下同様）であり、剥離時に２００
Ｎ／ｍ以下であることが好ましく、１００Ｎ／ｍ以下が
より好ましい。接着力が２Ｎ／ｍ以下であると機能性フ
ィルムが半導体パッケージ用基板と充分に密着せず、２
００Ｎ／ｍ以上であると剥離時に半導体パッケージにダ
メージを与える。また、接着力は被着体（半導体チップ
裏面、樹脂封止部、基板部）によって異なるため、どの
被着体においても上記接着力を満足することが好まし
い。
【００３５】接着剤の厚みとしては、１μｍ〜１００μ
ｍが好ましく、適切な接着力を得られる厚みを選択で
き、１μｍ以下では接着剤の塗工が困難であり、１００
μｍ以上では粘着剤がベースフィルムからはみ出しやす
い。また、ベースフィルムと接着剤との接着力が弱いと
剥離のときに糊残りが発生しやすいため、ベースフィル
ムと接着剤の組み合わせは実験的に選択することが好ま
しく、必要に応じて、ベースフィルムにプラズマ処理や
コロナ処理などを施したり、アンカー材を用いることで
接着力を強くすることができる。また、接着剤の凝集力
が不十分な場合、同様に糊残りが発生しやすいため、剥
離工程までに適度な凝集力を付与するように硬化すると
効果的である。
【００３６】（接着力低下手段）接着力低下手段として
は、具体的には温度処理、光照射、吸湿、液処理のいず
れかもしくはこれらの組み合わせにより行うことがで
き、これらの手段は半導体パッケージの材質、機能性フ
ィルムの材質等により効率的な方法を適宜実験により決
定し、選択することが好ましい。また、接着力低下手段
は、機能性フィルムの剥離前または剥離工程と同時に行
うことが好ましい。
【００３７】（温度処理による接着力の低下）温度処理
としては、剥離工程前に行う恒温処理、および剥離工程
と同時に行う加熱処理または冷却処理に大別される。一
定温度で一定時間加熱した後に加熱を除去してもフィル
ムの接着力が低下したままの場合は恒温処理による、接
着力に温度依存性があり加熱もしくは冷却している間の
み接着力が低下している場合は加熱処理もしくは冷却処
理による接着力低下手段を行う。
【００３８】恒温処理の温度としては、接着力が充分に
低下して半導体パッケージ表面に接着剤が残らず、かつ
半導体パッケージに熱によるダメージを与えない必要が
あり、５０〜２００℃が好ましく、８０〜１７０℃がよ
り好ましい。このような恒温処理は、封止樹脂の加熱・
硬化と同時に行うことが効率的で好ましい。
【００３９】剥離工程と同時に行う加熱処理としては、
接着力が充分に低下して半導体パッケージ表面に汚染物
質が残らず、かつ半導体パッケージに熱によるダメージ
を与えない温度である必要があり、例えば、４０〜２０
０℃が好ましく、４０〜１００℃がより好ましい。ま
た、冷却処理としては、上記と同様に半導体パッケージ
にダメージを与えないことが必要であり、−２０〜３０
℃が好ましく、０〜３０℃がより好ましい。
【００４０】このような加熱工程で接着力を低減する機
能性フィルムとして、接着剤に発泡剤を添加したものを
用いることができる。発泡剤を添加することで、熱処理
により発泡剤が発泡し、接着面積を小さくすることで接
着力が低減できる。また、適切な発泡剤を選択すること
で、熱処理温度をコントロールすることができ好まし
い。そのような発泡剤としては、アゾジカルボンアミ
ド、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン、
Ｐ，Ｐ’−オキシビス、炭酸水素ナトリウム等が挙げら
れる。
【００４１】（光照射による接着力の低下）機能性フィ
ルムの剥離前に、光を照射することで、接着力を低下す
ることができる。そのような光としては、紫外線を用い
ることが好ましく、一般的な配線板製造工程で用いられ
る紫外線露光機を用いることができる。その露光量は、
機能性フィルムの光透過量、種類、厚みにより適切な量
を実験的に求めることが好ましい。
【００４２】（吸湿による接着力の低下）機能性フィル
ムの剥離前に、吸湿処理を行うことで接着力を低下でき
る。その条件は、例えば、６０％ＲＨ以上が好ましく、
必要であれば同時に加熱することもできる。吸湿を行う
雰囲気としては、汚染などの防止のために純水が好まし
いが、必要に応じて有機溶剤を用いることもできる。
【００４３】（液処理による接着力の低下）機能性フィ
ルムの剥離前に、液処理を行うことで接着力を低下でき
る。そのような液としては、水、アルコール、有機溶
剤、アルカリ水溶液などを用いることができ、機能性フ
ィルムの種類・厚みにより効果的なものを選択でき、組
み合わせることもできる。例えば、アルコールとして
は、メタノール、エタノール、プロパノールがあり、有
機溶剤としては、アセトン、テトラヒドロフラン、ジメ
チルホルムアミド、ジメトキシエタン、トルエンなどが
ある。さらに、アルカリ水溶液のアルカリ成分として
は、モノエタノールアミン、エチレンジアミンなどのア
ミン系材料や水酸化カリウム、水酸化ナトリウム、水酸
化テトラメチルアンモニウムなどがある。また、液処理
方法としては、液中への浸漬やスプレー噴霧があり、長
時間の処理が必要な場合、液中への浸漬が好ましい。ス
プレー噴霧はスプレー圧により機能性フィルムを剥離す
ることができる場合に、効率的でより好ましい。
【００４４】（半導体パッケージ用基板の製造）半導体
パッケージ用基板は、少なくとも、絶縁基材に配線を形
成する工程、配線に導電性バンプ搭載部を形成する工
程、デバイスホールを形成する工程、絶縁基材の片面に
機能性フィルムを貼り付ける工程により製造できる。配
線を形成する工程とデバイスホールを形成する工程と
は、どちらを先に行っても良く、その形成方法により効
率的な順序を選択することが好ましい。このほかにも、
絶縁被覆を形成する工程、接続導体を形成する工程が適
宜行われる。また、半導体パッケージ用基板は、複数個
の半導体パッケージ領域（１個の半導体パッケージを製
造するために必要とする、少なくとも、半導体チップ搭
載領域、ワイヤボンド端子、配線、導電性バンプ搭載部
を形成した領域）をマトリクス状に配置したフレーム形
態であると、半導体パッケージの製造効率が良く好まし
い。
【００４５】（絶縁基材の材質）絶縁基材としては、可
とう性の絶縁基材を用いることができる。例えば、イミ
ド基、アミド基、フェノール基、フェニレン基、エステ
ル基、エーテル基、スルホン基、カーボネート基、カル
ボニル基、シリコーン結合を少なくとも１つ以上含む樹
脂、または液晶ポリマ、フッ素系樹脂、エポキシ樹脂等
を用いることができる。このような樹脂をフィルム状ま
たはガラスクロスに含浸するなどして絶縁基材とするこ
とができる。このような絶縁基材は、薄型の半導体パッ
ケージとするために、２５〜２５０μｍの厚みが好まし
く、反り低減のために、配線金属に近い熱膨張係数、例
えば１５〜２０ｐｐｍ／℃が好ましい。また、半導体パ
ッケージ用基板のデバイスホールを形成するために、金
型打ち抜き、ルータなどを用いる場合、絶縁基材にクラ
ックや剥がれが発生しないように機械加工性が良好であ
り、エッチングで形成する場合は、エッチング性が良好
である必要がある。また、半導体パッケージ用基板の製
造工程では、ウエットプロセスが用いられることが多
く、吸湿による寸法変化が大きいと加工精度の低下や反
りが生じるため、湿度膨張係数としては２０ｐｐｍ／％
ＲＨ以下が好ましく、１０ｐｐｍ／％ＲＨ以下がより好
ましい。
【００４６】（積層材の形成）絶縁基材層と配線となる
金属層からなる積層材は、接着機能を持つ絶縁基材と金
属箔を貼り合わせる方法、金属箔に絶縁基材となる絶縁
ワニスをキャスティングする方法、絶縁基材に蒸着また
はめっきして形成する方法がある。
【００４７】（貼り合わせによる方法）貼り合わせによ
る積層材の形成方法には、金属箔を接着部材で貼り合わ
せる方法や、半硬化した絶縁基材を直接金属箔と貼り合
わせる方法がある。半硬化した絶縁基材を直接金属箔と
貼り合わせたものとして、例えば、ＭＣＬ−Ｅ−６７９
Ｆ（日立化成工業株式会社製、製品名）は絶縁基材と金
属箔との接着力が十分であり、また、耐熱性が高いなど
基板として求められる他の特性も優れており好ましい。
接着機能を有する絶縁基材の上に貼り合わせる金属箔と
しては、厚みが５〜５０μｍの範囲であることが好まし
く、５μｍ未満の金属箔は貼り合わせることが困難で、
５０μｍを超えると配線をエッチング形成する時に微細
な形状に形成することが困難になるおそれがある。この
金属箔としては、導電性の高い金属であれば特に限定さ
れないが、銅が好ましい。
【００４８】（キャスティングによる方法）また、絶縁
基材層と金属層を有する積層材は、金属箔に絶縁基材と
なる絶縁ワニスをキャスティングして製造することもで
きる。この場合、金属箔の表面が適切な粗さを持つよう
に調整されていれば、接着剤を用いる必要がなく、経済
的である。例えば、銅箔に、絶縁ワニスとして、ポリイ
ミドをキャスティングする場合、銅箔の表面粗さは、２
〜１５μｍであることが好ましく、そのような粗さに調
整するには、一般に知られている酸化剤による表面処理
があり、亜塩素酸ナトリウム、過硫酸アルカリ、塩素酸
カリウム、過塩素酸カリウム、又はペルオキソ硫酸アル
カリ等のアルカリ性水溶液の酸化剤を含む処理液に浸漬
又はその処理液を吹き付けて行う。また、この後に、酸
化銅を還元して凹凸を残したまま粗化された表面を有す
る金属銅を得ることもできる。このようにして表面を粗
化した銅箔に、樹脂ワニスをキャスティングする。キャ
スティングの条件は、使用する樹脂ワニスによって異な
るが、反り等が発生しないような条件を選択する必要が
ある。
【００４９】（蒸着またはめっきによる方法）また、絶
縁基材に蒸着またはめっきによって金属層を形成して、
積層材としてもよい。例えば、ポリイミド樹脂フィルム
の場合、銅を蒸着するには、まず、接着金属となるニッ
ケルやクロム等を５〜１００ｎｍ蒸着し、その上に銅を
１０〜６００ｎｍ蒸着する。さらに銅を電気めっきする
ことによって、総厚み５〜５０μｍの銅層を形成するこ
とができる。また、絶縁基材に銅を０．５〜３μｍ無電
解めっきし、さらに銅を電気めっきすることによって、
総厚み５〜５０μｍの銅層を形成することもできる。
【００５０】（配線形成）配線の形成方法としては、金
属層と絶縁基材層からなる積層材の不要な箇所の金属層
をエッチング除去する方法や絶縁基材の必要な箇所にの
み、めっきにより配線を形成する方法などがある。
【００５１】（エッチングによる配線形成）積層材の、
金属層の配線となる箇所にエッチングレジストを形成
し、エッチングレジストから露出した箇所に、化学エッ
チング液を塗布して、不要な金属箔をエッチング除去
し、配線を形成することができる。例えば、金属箔とし
て銅箔を用いる場合、エッチングレジストは、通常の配
線板に用いることのできるエッチングレジスト材料を用
いることができ、レジストインクをシルクスクリーン印
刷して形成するか、エッチングレジスト用感光性ドライ
フィルムを銅箔の上にラミネートして、その上に配線形
状に光を透過するフォトマスクを重ね、紫外線を露光
し、露光しなかった箇所を現像液で除去して形成する。
化学エッチング液には、塩化第二銅と塩酸の溶液、塩化
第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニ
ウム溶液など、通常の配線板に用いる化学エッチング液
を用いることができる。
【００５２】（めっきによる配線形成）また、配線は、
絶縁基材の必要な箇所にのみめっきを行うことで形成す
ることもでき、通常のめっきによる配線形成技術を用い
ることができる。例えば、絶縁基材に無電解めっき用触
媒を付着させた後、めっきが行われない表面部分にめっ
きレジストを形成して、無電解めっき液に浸漬し、めっ
きレジストに覆われていない箇所にのみ無電解めっきを
行う。その後、必要があればめっきレジストを除去して
半導体パッケージ用基板とする。さらに、電解めっきに
より、高さ５〜５０μｍの配線を形成することもでき
る。
【００５３】（配線の形成箇所）配線は、絶縁基材の一
表面のみに形成しても良いが、絶縁基材の両面に形成す
ることができ、絶縁基材両面に形成した配線の必要な箇
所を接続導体により電気的に接続することで、配線の高
密度化ができる。接続導体の形成と配線の形成はどちら
を先に行っても良く、効率的な方法を選択することが好
ましい。また、このような配線は、外部との絶縁、導電
性バンプの形成、信頼性の確保のために絶縁被覆されて
いることが好ましい。さらに、フレームの剛性確保や反
り防止のために、半導体パッケージ領域以外に、金属パ
ターンを形成し、補強パターンとすることができる。ま
た、補強パターンを電解めっき用リード線として用いる
こともできる。
【００５４】（接続導体の形成）接続導体としては、ブ
ラインドビア、スルーホールめっき、導電性ペーストな
どの一般的に配線板で使われる方法で形成できる。例え
ば、ブラインドビアの場合、絶縁基材の両面に金属箔を
形成した積層材を用い、接続導体を形成する箇所の一方
の金属箔にエッチングにより開口を形成した後、レーザ
加工やエッチング加工で開口部の絶縁基材を反対面の金
属箔に達するまで取り除き、開口部の絶縁基材内壁に無
電解めっきにより導体層を形成することで両面の金属箔
を接続できる。また、ブラインドビアは、配線の高密度
化が達成できるため好ましく、スルーホールは、ドリル
加工や金型による打ち抜き加工で形成できるため、安価
であり好ましい。
【００５５】（絶縁被覆および導電性バンプ搭載部の形
成）半導体パッケージ用基板に使われる絶縁被覆は、外
部接続端子部等に高精度のパターン形成が要求される。
このようなパターン形成は、ワニス状の材料であれば印
刷で行うことも可能であるが、より精度を確保するため
には、感光性のソルダレジスト、カバーレイフィルム、
フィルム状レジストを用いるのが好ましい。材質として
は、エポキシ系、ポリイミド系、エポキシアクリレート
系、フルオレン系等の材料を用いることができる。この
ような絶縁被覆は硬化時の収縮があるため、片面だけに
形成すると基板に大きな反りを生じやすく、また、半導
体パッケージを積層する場合には、半導体パッケージの
両面に導電性バンプ等の外部接続端子を形成するため、
絶縁基板の両面に絶縁被覆を形成することが好ましい。
さらに、反りは絶縁被覆の厚みによって変化するため、
両面の絶縁被覆の厚みは実験的に反りが発生しないよう
に調整することがより好ましい。薄型の半導体パッケー
ジとするには、絶縁被覆の厚みが５０μｍ以下であるこ
とが好ましく、３０μｍ以下がより好ましい。また、導
電性バンプ搭載部は、絶縁被覆をエッチング等により開
口して形成するか、または絶縁被覆を形成しない箇所を
それとすることで形成される。
【００５６】（ニッケル、金めっきの形成）配線の必要
な部分にはニッケル、金めっきを順次施すことができ
る。さらに必要に応じてニッケル、パラジウム、金めっ
きとしても良い。これらのめっきは、配線の半導体チッ
プと電気的に接続される箇所と、マザーボードまたは他
の半導体パッケージと電気的に接続するための導電性バ
ンプ搭載部に施されるのが一般的である。このめっき
は、無電解めっき、または電解めっきのどちらを用いて
もよい。
【００５７】（デバイスホールの形成）デバイスホール
は、ルータ加工、金型による打ち抜き加工、レーザ加
工、エッチング加工等により形成でき、絶縁基材の材質
や厚み、生産性、加工精度により適切な方法を選択する
ことが好ましい。デバイスホールのサイズは、大きすぎ
ると高密度化が困難であり、小さいと半導体チップが入
らないため、半導体チップサイズよりも、０〜３ｍｍ以
下の範囲で大きいことが好ましい。また、デバイスホー
ルの加工はフレームの外形加工と同時に行うと効率的で
好ましい。
【００５８】（機能性フィルムの貼りつけ）機能性フィ
ルムは、適当な圧力を加えて、半導体パッケージ用基板
に貼り付けることができる。この時、加熱しながら貼り
付けることもでき、ある温度以下で接着力が低下する機
能性フィルムの場合、その温度以上で貼り付けることが
好ましく、機能性フィルムの種類に応じて選択すること
ができる。このような貼り付けは、ローラを用いて手動
または自動で行う方法やロールラミネータ、圧着装置を
用いる方法がある。この時、機能性フィルムの貼り付け
後に半導体パッケージ用基板に反りが生じない条件を選
択することが好ましい。
【００５９】このような半導体パッケージ用基板の機能
性フィルム上に半導体チップを搭載し、配線と半導体チ
ップとを電気的に接続した後、封止樹脂で封止し、接着
力低下手段を行い機能性フィルムを剥離して外部接続端
子となる導電性バンプを形成することで半導体パッケー
ジを製造できる。
【００６０】（半導体チップの搭載および配線との接
続）デバイスホール部の機能性フィルムに半導体チップ
を搭載する。この時、半導体チップと機能性フィルムが
十分密着するような条件が好ましく、必要に応じて加圧
・加熱することもできる。また、半導体チップを１つの
デバイスホールに複数個積層搭載することもできる。
【００６１】半導体チップと金めっきを施した配線（ワ
イヤボンド端子）との電気的な接続は、ボンディングワ
イヤで行うことができる。ボンディングワイヤとして
は、金線を用いるのが一般的である。また、薄型の半導
体パッケージとするために、ワイヤループの高さは半導
体パッケージ用基板または半導体チップ表面から１５０
μｍ以下が好ましく、１００μｍ以下がより好ましい。
【００６２】（封止樹脂による半導体チップの封止）半
導体チップは、封止樹脂によって封止されていることが
耐湿性の点で好ましく、このような封止樹脂としては、
フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるい
はポリエステル樹脂などの熱硬化性樹脂を用いることが
でき、封止方法としては、コンパウンドによるトランス
ファ成型、または液状封止材を用いたポッティングや印
刷などで行うことができる。薄型の半導体パッケージを
製造とするために、封止厚みは０．８ｍｍ以下が好まし
く、０．２ｍｍ以下がより好ましい。このような封止厚
みでは反りの低減のため、液状封止材を印刷することが
好ましく、封止材中にボイドの混入を防ぐために真空差
圧印刷機を用いることがより好ましい。このような液状
封止材は、反りの抑制のために２段階硬化することが一
般的であり、１次硬化は５０〜１２０℃で１時間程度、
２次硬化は１３０〜１７０℃で４〜６時間行うことで樹
脂が完全硬化する。必要に応じて、３段階硬化とするこ
ともできる。また、コンパウンドのトランスファ成型の
場合、封止樹脂の完全硬化のために、１５０〜１９０℃
で４〜６時間の後硬化処理を施すことが一般的である。
【００６３】（機能性フィルムの剥離）半導体チップを
樹脂封止した後、機能性フィルムを剥離することができ
る。機能性フィルムの剥離工程は、樹脂封止を行う工程
後であれば特に問わないが、剥離工程前もしくは同時に
前述の接着力低下手段を行うことが好ましい。また、封
止樹脂の完全硬化前に機能性フィルムを剥離することも
好ましく、例えば、液状封止材の場合は１次硬化の後、
コンパウンドのトランスファ成型の場合は後硬化処理の
前に機能性フィルムの剥離を行うことができる。さら
に、これらの組み合わせ、すなわち、樹脂封止後に接着
力低下手段を施し、封止樹脂が完全硬化する前に機能性
フィルムを剥離することがより好ましい。また、接着力
低下手段によりその接着力が低下しない機能性フィルム
を用いた場合には上述のように封止樹脂の完全硬化前に
機能性フィルムを剥離することが好ましい。さらには導
電性バンプ形成前に剥離することも好ましい。また、剥
離後の機能性フィルムは、適切な材質を選択することで
リサイクルすることもできる。
【００６４】（導電性バンプの形成）導電性バンプは、
配線に形成した導電性バンプ搭載部に形成できる。導電
性バンプとしては、はんだバンプ、ポリマーバンプ、め
っきバンプ、スタッドバンプなどを用いることができ
る。例えば、はんだのようなＳｎを含む合金を用いる場
合、信頼性の向上や環境への配慮から高強度はんだや鉛
フリーはんだ（錫−銀−銅系など）を用いることができ
る。はんだを用いて導電性バンプを形成するには、ペー
スト状のはんだを導電性バンプ搭載部に印刷し、また
は、ボール状のはんだを導電性バンプ搭載部に配置しリ
フロー装置により融着する方法がある。この時、ペース
トの印刷量やボール径は、実装後の信頼性を考慮して適
切な条件を実験的に求めるのが好ましい。
【００６５】（半導体パッケージの個片切り分け）半導
体パッケージ用基板が、複数個の半導体パッケージ領域
をマトリクス状に配置したフレーム形態である場合、半
導体パッケージを個片に切り分ける必要がある。この場
合、複数個の半導体パッケージが含まれる封止領域を一
括して封止し、機能性フィルムを剥離した後、半導体パ
ッケージを個片に切り分けることが効率的で好ましい。
機能性フィルムの剥離後であれば、導電性バンプ形成と
個片切り分けはどちらを先に行ってもよく、効率的な順
序で行うことができる。また、フレーム形態で半導体パ
ッケージ積層体を製造した後に切り分けることも可能で
ある。このような切り分け加工方法として、レーザ加
工、金型打ち抜き加工、ダイシング加工などがあり、加
工精度や効率の面からダイシング加工が好ましい。
【００６６】（半導体パッケージ積層体の製造方法）半
導体パッケージを導電性バンプにより２段以上に積層す
ることで、高密度化に適した、半導体パッケージ積層体
を製造できる。例えば、はんだバンプにより半導体パッ
ケージを積層するには、はんだバンプを形成した半導体
パッケージを所定の位置に重ね、リフローによりはんだ
バンプを溶融・融着し、電気的・機械的に接続すること
が効率的で好ましい。この時、１層毎にリフローし積層
する方法、必要な層数積み重ねてからリフローし一括で
多層に積層する方法があり、効率や信頼性を考慮して適
切な方法を選択することが好ましい。また、導電性バン
プの高さにより生じる半導体パッケージ間の空隙は、樹
脂により埋めることが信頼性の面から好ましく、そのよ
うな樹脂としては、一般的なアンダーフィル材を用いる
ことができる。更に、アンダーフィル材を用いる場合、
半導体パッケージ積層体をマザーボードに実装後、ディ
スペンスにより半導体パッケージ間及びマザーボードと
の間を同時に固定することができる。また、ワニス状ま
たはフィルム状の接着剤を一方の半導体パッケージに仮
固定した後、他方の半導体パッケージを重ね、加熱・加
圧することで半導体パッケージ間の電気的・機械的接続
と樹脂による固定を同時に行うことができる。
【００６７】
【実施例】実施例１ ガラス布にエポキシ樹脂を含浸し、半硬化した厚さ６０
μｍの絶縁基材１に、図１（ａ）のように、銅箔２を重
ね加熱・加圧して一体化し、積層材１４とした。次に、
図１（ｂ）に示すように、一方の銅箔の接続導体を形成
する箇所に、エッチングによりφ０．１５ｍｍの開口を
形成し、さらに炭酸ガスレーザを用いて、開口部の絶縁
基材を反対面の銅箔に達するまで取り除いた。続いて図
１（ｃ）に示すように、穴加工部のデスミア処理を行っ
た後、無電解銅めっき及び電解銅めっきを順次施し、接
続導体３のブラインドビアを形成した。更に、図１
（ｄ）に示すように、両面の不要な銅箔２をエッチング
除去して配線４を形成した後、図１（ｅ）に示すよう
に、両面に絶縁被覆５であるエポキシアクリレート系の
ソルダレジストを２５μｍ印刷し、導電性バンプ搭載部
６及びワイヤボンド端子１６を露光・現像により開口さ
せ、開口部に無電解のニッケル、パラジウム、金めっき
を順次施した。次に、図１（ｆ）に示すように、ルータ
を用いてデバイスホール７を加工した。図１（ｇ）に示
すように、厚さ２５μｍのポリイミド製のベースフィル
ムに、アクリル系接着剤を１３μｍ塗布した機能性フィ
ルム８を、ワイヤボンド端子１６形成面と反対面にロー
ルラミネータで貼り付けた。この機能性フィルム８の接
着力は、６Ｎ／ｍであった。このようにして製造した半
導体パッケージ用基板の平面図を図４に示す。図４のよ
うに、フレーム内に複数個の半導体パッケージ領域をマ
トリクス状に設けた。このとき、半導体パッケージ領域
の外周に補強パターン１７として銅パターンを形成して
おり、この補強パターン１７はフレームの剛性確保と反
りの低減のためにフレームの両面に形成した。
【００６８】このようにして製造した半導体パッケージ
用基板のデバイスホール７に、図１（ｈ）に示すよう
に、半導体チップ９を搭載し、ワイヤボンダーＵＴＣ２
３０（株式会社新川製 製品名）で、半導体チップ上の
端子と半導体パッケージ用基板のワイヤボンド端子１６
とを、直径２５μｍの金線１０でワイヤボンディングし
て接続した。次に、図１（ｉ）に示すように、半導体チ
ップ９を封止樹脂１１である液状封止材を真空差圧印刷
し、８０℃で１時間の１次硬化および１５０℃で４時間
の２次硬化を行った。１次硬化後の機能性フィルム８の
接着力は６０Ｎ／ｍであり、２次硬化後の接着力は４０
０Ｎ／ｍであった。最後に、８５℃で８５％ＲＨの加熱
・吸湿処理によって機能性フィルムの接着力を１８０Ｎ
／ｍまで低下させた後、図１（ｊ）に示すように、機能
性フィルム８を剥離し、一方の面の導電性バンプ搭載部
６に錫・鉛共晶はんだボールを溶融して導電性バンプ１
２を形成し、更に、ダイシング加工によりフレームから
個片に切り分け半導体パッケージとした。
【００６９】次に、図１（ｋ）で示すように、半導体パ
ッケージの導電性バンプ１２を他方の半導体パッケージ
の導電性バンプ搭載部６に重ね、導電性バンプを溶融・
融着して半導体パッケージを積層した。さらに、同様な
工程を繰り返し、図１（ｌ）で示すように、４段に半導
体パッケージを積層した後、図１（ｍ）に示すように、
半導体パッケージ間の空隙に固定樹脂１３であるアンダ
ーフィル材を供給し、加熱硬化して、半導体パッケージ
積層体とした。
【００７０】実施例２ 半導体パッケージ用基板のデバイスホール７を金型によ
る打ち抜き加工し、ベースフィルム（厚さ７０μｍ）の
材質が銅箔であり、接着剤が厚さ５μｍのシリコーン系
接着剤であり、接着力が５００Ｎ／ｍの機能性フィルム
８を用いて、接着力低下のために機能性フィルム８の剥
離を８０℃の下で行った以外は、実施例１と同様にして
半導体パッケージ積層体を製造した。剥離時の機能性フ
ィルム８の接着力は２０Ｎ／ｍであった。最後に、ベー
スフィルムである銅箔をリサイクル工程に投入し、銅を
回収した。
【００７１】実施例３ 半導体パッケージ用基板のデバイスホール７を金型によ
る打ち抜き加工し、絶縁被覆５をエポキシ系感光性フィ
ルムのラミネートにより形成し、ベースフィルム（厚さ
５０μｍ）の材質が接着剤面と反対面に帯電防止層を有
するポリエチレンテレフタレートであり、接着剤が５０
μｍのアクリル系接着剤であり、接着力が３３０Ｎ／ｍ
である機能性フィルム８を用いて、接着力低下のために
１０００ｍＪ／ｃｍ2の紫外線を照射した以外は、実施
例１と同様にして半導体パッケージ積層体を製造した。
剥離時の機能性フィルム８の接着力は５Ｎ／ｍであっ
た。
【００７２】実施例４ 図２（ａ）に示すように、銅箔２に厚さ５０μｍの絶縁
基材１となるポリイミド樹脂ワニスをキャスティング
し、さらに銅箔２を貼り合わせたものを積層材１４とし
た。次に、図２（ｂ）に示すように、積層材１４の接続
導体３となる箇所にドリル加工により、φ０．１５ｍｍ
の開口を形成し、図２（ｃ）に示すように、無電解銅め
っき及び電解銅めっきを順次施し、接続導体３のスルー
ホールを形成した。更に、図２（ｄ）に示すように、両
面の不要な銅箔２をエッチング除去して配線４を形成し
た後、図２（ｅ）に示すように、両面に絶縁被覆５とし
てフルオレン系のソルダレジストを２５μｍの厚さでロ
ールコータにより塗布してスルーホールを穴埋めし、導
電性バンプ搭載部６及びワイヤボンド端子１６を露光・
現像により開口させた。次に、図２（ｆ）に示すよう
に、デバイスホール７をレーザ加工した後、導電性バン
プ搭載部６及びワイヤボンド端子１６に電解ニッケル、
金めっきを順次施した。このとき、実施例１と同様に基
板をフレーム形態で製造して半導体パッケージ領域をマ
トリクス状に配置した、更に、基板両面に補強パターン
１７となる銅パターンを形成し、これをめっきリードと
して用いた。最後に、図２（ｇ）に示すように、ベース
フィルム（厚さ１５０μｍ）の材質がクレープ紙であ
り、かつ接着剤が厚さ３０μｍのゴム系接着剤である機
能性フィルム８を圧着により貼り付けた。この機能性フ
ィルム８の接着力は１００Ｎ／ｍであった。
【００７３】このように製造した半導体パッケージ用基
板のデバイスホール７に、図２（ｈ）に示すように、半
導体チップ９を搭載し、ワイヤボンダーＵＴＣ２３０で
半導体チップ上の端子と半導体パッケージ用基板のワイ
ヤボンド端子１６とを、直径２５μｍの金線１０でワイ
ヤボンディングして接続した。次に、図２（ｉ）に示す
ように、半導体チップ９をコンパウンドのトランスファ
モールドにより封止樹脂１１で封止し、１７０℃で５時
間の後硬化処理により完全硬化した。トランスファモー
ルド直後の機能性フィルム８の接着力は１５０Ｎ／ｍで
あり、後硬化処理後の接着力はベースフィルムであるク
レープ紙が３００Ｎ／ｍ以上で破断したため測定できな
かった。最後に、接着力の低下をメタノールに２４時間
浸漬して行い、図２（ｊ）に示すように、機能性フィル
ム８を剥離し、金型打ち抜き加工により半導体パッケー
ジ領域を個片に切り分けた後、一方の面の導電性バンプ
搭載部６に錫−銀−銅系の鉛フリーはんだボールを溶融
して導電性バンプ１２を形成して半導体パッケージとし
た。剥離時の機能性フィルム８の接着力は１８０Ｎ／ｍ
であった。
【００７４】次に、４個の半導体パッケージを、図２
（ｋ）に示すように、一方の半導体パッケージの導電性
バンプ１２が他方の半導体パッケージの導電性バンプ搭
載部６に重なるように積層し、すべての導電性バンプを
一括で溶融・融着した。さらに、図２（ｌ）に示すよう
に、半導体パッケージ間の空隙に固定樹脂１３であるア
ンダーフィル材を供給し、加熱硬化して、４段の半導体
パッケージ積層体とした。
【００７５】実施例５ 図３（ａ）に示すように、銅箔２に厚さ５０μｍの絶縁
基材１となるポリイミド樹脂ワニスをキャスティング
し、さらに銅箔２を貼り合わせたものを積層材１４とし
た。次に、図３（ｂ）に示すように、銅箔２の接続導体
３となる箇所とデバイスホール７となる箇所をエッチン
グにより開口し、さらに開口部の絶縁基材１をポリイミ
ドエッチング液によりエッチング除去して、接続導体３
となる箇所にφ０．１５ｍｍの開口とデバイスホールを
形成した。次に、図３（ｃ）に示すように、無電解銅め
っき及び電解銅めっきを順次施し、接続導体３のスルー
ホールめっきを形成した。次に、図３（ｄ）に示すよう
に、両面の不要な銅箔２とデバイスホール側壁の銅をエ
ッチング除去して配線４を形成した後、図３（ｅ）に示
すように、両面に絶縁被覆５としてポリイミド系のソル
ダレジストを３０μｍの厚さでロールコータにより塗布
してスルーホールを穴埋めし、導電性バンプ搭載部６及
びワイヤボンド端子１６を露光・現像により開口した。
更に、導電性バンプ搭載部６及びワイヤボンド端子１６
に無電解ニッケル、金めっきを順次施した。最後に、図
３（ｆ）に示すように、ベースフィルム（厚さ１００μ
ｍ）の材質が接着剤面と反対面に離型処理層を有するポ
リエチレンナフタレートであり、かつ接着剤が厚さ２０
μｍのアクリル系接着剤である機能性フィルム８をロー
ルラミネータで貼り付けた。この機能性フィルム８の接
着力は４００Ｎ／ｍであった。このとき、実施例１と同
様にマトリクス状に半導体パッケージ領域を形成し、基
板両面に補強パターン１７は形成した。
【００７６】このように製造した半導体パッケージ用基
板のデバイスホール７に、図３（ｇ）に示すように、半
導体チップ９を搭載し、ワイヤボンダーＵＴＣ２３０で
半導体チップ上の端子と半導体パッケージ用基板のワイ
ヤボンド端子１６とを、直径２５μｍの金線１０でワイ
ヤボンディングして接続した。次に、図３（ｈ）に示す
ように、半導体チップ９を封止樹脂１１である液状封止
材を真空差圧印刷し、８０℃で１時間の１次硬化および
１７０℃で４時間の２次硬化を行った。この２次硬化に
より、機能性フィルム８の接着力は１５０Ｎ／ｍに低下
した。最後に、図３（ｉ）に示すように、機能性フィル
ム８を剥離し、一方の面の導電性バンプ搭載部６に錫・
鉛共晶はんだボールを溶融して導電性バンプ１２を形成
し、ダイシング加工により切り出して個片の半導体パッ
ケージとした。
【００７７】次に、４個の半導体パッケージを、図３
（ｊ）に示すように、一方の半導体パッケージの導電性
バンプ１２が他方の半導体パッケージの導電性バンプ搭
載部６に重なるように積層し、すべての導電性バンプを
一括で溶融・融着した。さらに、図３（ｋ）に示すよう
に、半導体パッケージ間の空隙に固定樹脂１３であるア
ンダーフィル材を供給し、加熱硬化して、４段の半導体
パッケージ積層体とした。
【００７８】実施例６ 機能性フィルム８として厚み５０μｍの感光性ドライフ
ィルムレジストを用い、アルカリ成分としてモノエタノ
ールアミンを用いたアルカリ水溶液をスプレー噴霧して
接着力を低下し、剥離した以外は実施例１と同様にして
半導体パッケージ積層体を製造した。
【００７９】実施例７ ８５℃で８５％ＲＨの加熱・吸湿処理による接着力の低
下を行わず、機能性フィルム８の剥離を液状封止材の１
次硬化と２次硬化の間で行った以外は実施例１と同様に
して半導体パッケージ積層体を製造した。
【００８０】実施例８ メタノールへの浸漬による接着力の低下を行わず、機能
性フィルム８の剥離を、封止樹脂１１のトランスファモ
ールドによる形成後であり、後硬化処理の前に行った以
外は実施例４と同様にして半導体パッケージ積層体を製
造した。
【００８１】実施例１〜８のようにして製造した半導体
パッケージ積層体の温度サイクル試験（−６５〜１５０
℃、１０００ｃｙｃ）を行った。その結果を表１に示
す。
【００８２】比較例１ 加熱・吸湿による接着力の低下を行わなかった以外は、
実施例１と同様にして半導体パッケージ積層体を製造し
た。
【００８３】しかし、機能性フィルム８の剥離後に半導
体パッケージに接着剤が付着し、導電性バンプを形成で
きなかった。
【００８４】比較例２ 加熱による接着力の低下を行わなかった以外は、実施例
２と同様にして半導体パッケージ積層体を製造した。
【００８５】しかし、機能性フィルム８の剥離により半
導体パッケージに大きな変形が生じ、金線１０が破断し
た。
【００８６】
【表１】
【００８７】本発明は上記に複数の実施の形態を示した
が、この記載が本発明を限定するものであると理解すべ
きではない。この開示から当業者にはここでは記載して
いない様々な代替実施の形態、実施例、運用技術が明ら
かとなろう。したがって、本発明の技術的範囲は上記の
説明から妥当な特許請求に係る発明特定事項によっての
み定められるものである。
【００８８】
【発明の効果】以上に説明した通り、本発明によれば、
安価である機能性フィルムを用いて、ボイド、クラック
等の不具合を発生させることなく、薄型化、軽量化かつ
高密度化に好適な半導体パッケージ用基板、およびこれ
を用いた半導体パッケージとその積層体、およびこれら
の製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１〜３、６、７の実施例及び比較
例１、２を説明するための各工程における断面図であ
る。
【図２】 本発明の第４、８の実施例を説明するための
各工程における断面図である。
【図３】 本発明の第５の実施例を説明するための各工
程における断面図である。
【図４】 本発明の第１〜８の実施例及び比較例１、２
を説明するための半導体パッケージ用基板の平面図であ
る。
【符号の説明】
１ 絶縁基材 ２ 銅箔 ３ 接続導体 ４ 配線 ５ 絶縁被覆 ６ 導電性バンプ搭載部 ７ デバイスホール ８ 機能性フィルム ９ 半導体チップ １０ 金線 １１ 封止樹脂 １２ 導電性バンプ １３ 固定樹脂 １４ 積層材 １５ ガイド穴 １６ ワイヤボンド端子 １７ 補強パターン
フロントページの続き (72)発明者 坪松 良明 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 (72)発明者 川上 裕 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基材と、 前記絶縁基材に支持され半導体チップと電気的に接続さ
    れる配線と、 前記配線に形成される導電性バンプ搭載部と、 半導体チップ搭載箇所として前記絶縁基材を貫通して形
    成されるデバイスホールと、および前記絶縁基材の一方
    の面に貼り付けられる機能性フィルムと、を少なくとも
    備え、 前記フィルムの接着力は接着力低下手段により低下する
    ことを特徴とする、半導体パッケージ用基板。
  2. 【請求項２】 前記接着力低下手段が温度処理、光照
    射、吸湿、液処理のいずれか、もしくはそれらの組み合
    わせであることを特徴とする、請求項１に記載の半導体
    パッケージ用基板。
  3. 【請求項３】 前記液処理が液中への浸漬またはスプレ
    ー噴霧によることを特徴とする、請求項２に記載の半導
    体パッケージ用基板。
  4. 【請求項４】 前記液処理に使用する液体が水、アルコ
    ール、有機溶剤、アルカリ水溶液のいずれか、もしくは
    それらの組み合わせであることを特徴とする、請求項２
    または３に記載の半導体パッケージ用基板。
  5. 【請求項５】 前記フィルムが単層のフィルムで構成さ
    れていることを特徴とする、請求項１〜４のいずれかに
    記載の半導体パッケージ用基板。
  6. 【請求項６】 前記単層のフィルムがフィルム状レジス
    ト、カバーレイフィルムのいずれかであることを特徴と
    する、請求項５に記載の半導体パッケージ用基板。
  7. 【請求項７】 前記フィルムが２つ以上の多層で構成さ
    れているフィルムであることを特徴とする、請求項１〜
    ４のいずれかに記載の半導体パッケージ用基板。
  8. 【請求項８】 前記多層で構成されているフィルムが少
    なくとも接着剤層と、それを支持するベースフィルム層
    とからなることを特徴とする、請求項７に記載の半導体
    パッケージ用基板。
  9. 【請求項９】 前記接着剤層の接着剤がゴム系、アクリ
    ル系、シリコーン系、エポキシ系、ポリイミド系の樹脂
    材料のいずれか、もしくはそれらの組み合わせであるこ
    とを特徴とする、請求項８に記載の半導体パッケージ用
    基板。
  10. 【請求項１０】 前記ベースフィルム層が樹脂フィル
    ム、金属箔、紙、布、ガラスクロスのいずれか、もしく
    はそれらの組み合わせであることを特徴とする、請求項
    ８または９に記載の半導体パッケージ用基板。
  11. 【請求項１１】 前記ベースフィルムがリサイクル可能
    な材質からなる請求項８〜１０のいずれかに記載の半導
    体パッケージ用基板。
  12. 【請求項１２】 前記リサイクル可能な材質が、銅、ア
    ルミ、熱可塑性樹脂、紙である請求項１１に記載の半導
    体パッケージ用基板。
  13. 【請求項１３】 前記ベースフィルムの接着剤面と反対
    の面に少なくとも帯電防止層または離型処理層を有する
    ことを特徴とする、請求項８〜１２のいずれかに記載の
    半導体パッケージ用基板。
  14. 【請求項１４】 前記配線及び前記絶縁基材の必要な箇
    所に絶縁被覆が形成されていることを特徴とする、請求
    項１〜１３のいずれかに記載の半導体パッケージ用基
    板。
  15. 【請求項１５】 前記配線は前記絶縁基材の一方の面に
    形成された第一の配線と、その反対面に形成された第二
    の配線からなり、前記第一の配線と前記第二の配線が接
    続導体により電気的に接続されていることを特徴とす
    る、請求項１〜１４のいずれかに記載の半導体パッケー
    ジ用基板。
  16. 【請求項１６】 前記第一の配線と前記第二の配線との
    両方に前記導電性バンプ搭載部が形成されていることを
    特徴とする、請求項１５に記載の半導体パッケージ用基
    板。
  17. 【請求項１７】 絶縁基材上に半導体チップと電気的に
    接続される配線を形成する工程、 前記配線に導電性バンプ搭載部を形成する工程、 前記絶縁基材を貫通してデバイスホールを形成する工
    程、および前記絶縁基材の一方の面に接着力低下手段に
    より接着力が低下する接着機能を有する機能性フィルム
    を貼り付ける工程、を含むことを特徴とする、半導体パ
    ッケージ用基板の製造方法。
  18. 【請求項１８】 前記接着力低下手段が温度処理、光照
    射、吸湿、液処理のいずれか、もしくはそれらの組み合
    わせであることを特徴とする、請求項１７に記載の半導
    体パッケージ用基板の製造方法。
  19. 【請求項１９】 前記液処理が液中への浸漬またはスプ
    レー噴霧によることを特徴とする、請求項１８に記載の
    半導体パッケージ用基板の製造方法。
  20. 【請求項２０】 前記液処理に使用する液体が水、アル
    コール、有機溶剤、アルカリ水溶液のいずれか、もしく
    はそれらの組み合わせであることを特徴とする、請求項
    １８または１９に記載の半導体パッケージ用基板の製造
    方法。
  21. 【請求項２１】 前記配線及び前記絶縁基材の必要な箇
    所に絶縁被覆を形成する工程を有することを特徴とす
    る、請求項１７〜２０のいずれかに記載の半導体パッケ
    ージ用基板の製造方法。
  22. 【請求項２２】 前記配線は前記絶縁基材の一方の面に
    形成された第一の配線と、その反対面に形成された第二
    の配線からなり、前記第一の配線と前記第二の配線を接
    続導体により電気的に接続する工程を有することを特徴
    とする、請求項１７〜２１のいずれかに記載の半導体パ
    ッケージ用基板の製造方法。
  23. 【請求項２３】 前記第一の配線と前記第二の配線との
    両方に前記導電性バンプ搭載部を形成することを特徴と
    する、請求項２２に記載の半導体パッケージ用基板の製
    造方法。
  24. 【請求項２４】 請求項１〜１６のいずれかに記載の半
    導体パッケージ用基板もしくは請求項１７〜２３のいず
    れかに記載の製造方法による半導体パッケージ用基板の
    デバイスホール内の機能性フィルム上に半導体チップを
    搭載する工程と、 前記半導体チップと配線を電気的に接続する工程と、 前記半導体パッケージ用基板の必要な箇所を封止樹脂に
    より封止する工程と、 前記フィルムを剥離する工程と、および前記配線上に形
    成された導電性バンプ搭載部に外部接続端子として導電
    性バンプを形成する工程と、を含むことを特徴とする、
    半導体パッケージの製造方法。
  25. 【請求項２５】 前記フィルムを剥離する工程の前また
    は同時に前記フィルムに対して接着力低下手段を行うこ
    とを特徴とする、請求項２４に記載の半導体パッケージ
    の製造方法。
  26. 【請求項２６】 前記接着力低下手段が温度処理、光照
    射、吸湿、液処理のいずれか、もしくはそれらの組み合
    わせであることを特徴とする、請求項２５に記載の半導
    体パッケージの製造方法。
  27. 【請求項２７】 前記液処理が液中への浸漬またはスプ
    レー噴霧によることを特徴とする、請求項２６に記載の
    半導体パッケージの製造方法。
  28. 【請求項２８】 前記液処理に使用する液体が水、アル
    コール、有機溶剤、アルカリ水溶液のいずれか、もしく
    はそれらの組み合わせであることを特徴とする、請求項
    ２６または２７に記載の半導体パッケージの製造方法。
  29. 【請求項２９】 前記フィルムを剥離する工程を前記封
    止樹脂の完全硬化前に行うことを特徴とする、請求項２
    ４〜２８のいずれかに記載の半導体パッケージの製造方
    法。
  30. 【請求項３０】 前記封止樹脂が少なくとも２段階の硬
    化で完全硬化する液状の樹脂であり、前記フィルムの剥
    離を１次硬化の後に行うことを特徴とする、請求項２９
    に記載の半導体パッケージの製造方法。
  31. 【請求項３１】 前記封止樹脂がコンパウンドのトラン
    スファ成型で形成したものであり、前記フィルムの剥離
    を後硬化処理の前に行うことを特徴とする、請求項２９
    に記載の半導体パッケージの製造方法。
  32. 【請求項３２】 絶縁基材と、前記絶縁基材に支持され
    半導体チップと電気的に接続される配線と、前記配線に
    形成される導電性バンプ搭載部と、半導体チップ搭載箇
    所として前記絶縁基材を貫通して形成されるデバイスホ
    ールと、および前記絶縁基材の一方の面に貼り付けられ
    た接着機能を有するフィルムと、を少なくとも備える半
    導体パッケージ用基板の前記デバイスホール内の前記フ
    ィルム上に半導体チップを搭載する工程、 前記半導体チップと配線を電気的に接続する工程、 前記半導体パッケージ用基板の必要な箇所を封止樹脂に
    より封止する工程、 前記フィルムを剥離する工程、および前記配線上に形成
    された導電性バンプ搭載部に外部接続端子として導電性
    バンプを形成する工程、を少なくとも含む半導体パッケ
    ージの製造方法であって、 前記フィルムを剥離する工程を前記封止樹脂の完全硬化
    前に行うことを特徴とする、半導体パッケージの製造方
    法。
  33. 【請求項３３】 前記封止樹脂が少なくとも２段階の硬
    化で完全硬化する液状の樹脂であり、前記フィルムの剥
    離を１次硬化の後に行うことを特徴とする、請求項３２
    に記載の半導体パッケージの製造方法。
  34. 【請求項３４】 前記封止樹脂がコンパウンドのトラン
    スファ成型で形成したものであり、前記フィルムの剥離
    を後硬化処理の前に行うことを特徴とする、請求項３２
    に記載の半導体パッケージの製造方法。
  35. 【請求項３５】 請求項２４〜３４のいずれかに記載の
    製造方法によって製造されることを特徴とする、半導体
    パッケージ。
  36. 【請求項３６】 請求項３５に記載の半導体パッケージ
    もしくは請求項２４〜３４のいずれかに記載の製造方法
    による半導体パッケージが２段以上に積層され、前記半
    導体パッケージ間が導電性バンプにより導通および固定
    されていることを特徴とする半導体パッケージ積層体。
  37. 【請求項３７】 前記半導体パッケージ間をさらに樹脂
    により固定したことを特徴とする、請求項３６に記載の
    半導体パッケージ積層体。
  38. 【請求項３８】 請求項３５に記載の半導体パッケージ
    もしくは請求項２４〜３４のいずれかに記載の製造方法
    による半導体パッケージを２段以上に積層する工程と、 前記半導体パッケージ間を導電性バンプにより導通およ
    び固定する工程と、を含むことを特徴とする、半導体パ
    ッケージ積層体の製造方法。
  39. 【請求項３９】 前記半導体パッケージ間をさらに樹脂
    により固定する工程を含むことを特徴とする、請求項３
    ８に記載の半導体パッケージ積層体の製造方法。
  40. 【請求項４０】 前記半導体パッケージを、必要な層数
    まで、１段ずつ積層し、導通および固定することを特徴
    とする、請求項３８または３９に記載の半導体パッケー
    ジ積層体の製造方法。
  41. 【請求項４１】 前記半導体パッケージを、必要な層数
    だけ積層し、一括して前記半導体パッケージ間の導通お
    よび固定することを特徴とする、請求項３８または３９
    に記載の半導体パッケージ積層体の製造方法。
JP2002108985A 2002-04-11 2002-04-11 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 Pending JP2003303922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002108985A JP2003303922A (ja) 2002-04-11 2002-04-11 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002108985A JP2003303922A (ja) 2002-04-11 2002-04-11 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法

Publications (1)

Publication Number Publication Date
JP2003303922A true JP2003303922A (ja) 2003-10-24

Family

ID=29392572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002108985A Pending JP2003303922A (ja) 2002-04-11 2002-04-11 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法

Country Status (1)

Country Link
JP (1) JP2003303922A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012959A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 多段電子部品の製造方法
CN117202485A (zh) * 2023-09-20 2023-12-08 赛维精密科技(广东)有限公司 一种fpcb线路板、组合模切生产工艺及生产设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012959A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 多段電子部品の製造方法
JP4556788B2 (ja) * 2005-07-01 2010-10-06 パナソニック株式会社 多段電子部品の製造方法
CN117202485A (zh) * 2023-09-20 2023-12-08 赛维精密科技(广东)有限公司 一种fpcb线路板、组合模切生产工艺及生产设备
CN117202485B (zh) * 2023-09-20 2024-04-02 赛维精密科技(广东)有限公司 一种fpcb线路板、组合模切生产工艺及生产设备

Similar Documents

Publication Publication Date Title
US8959760B2 (en) Printed wiring board and method for manufacturing same
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US8692129B2 (en) Package-substrate-mounting printed wiring board and method for manufacturing the same
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4192772B2 (ja) 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2003303922A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP2008263234A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2003078108A (ja) 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP2001144211A (ja) 半導体チップ及びその製造方法
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2007059951A (ja) 半導体チップ実装用回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123