JPH1074883A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH1074883A JPH1074883A JP21452997A JP21452997A JPH1074883A JP H1074883 A JPH1074883 A JP H1074883A JP 21452997 A JP21452997 A JP 21452997A JP 21452997 A JP21452997 A JP 21452997A JP H1074883 A JPH1074883 A JP H1074883A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- island
- lead frame
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 アイランド部など各部分を用途に応じた適切
な特性を持った材料で構成しうる半導体装置用リードフ
レームを得る。 【解決手段】 アイランド部１と第１帯状枠３ａと支持
腕５とを鉄系材料１０で形成するとともに、リード部２
と第２帯状枠３ｂと連結枠４を銅系材料１１で形成し、
第１、第２帯状枠１０、１１が互いに重ね合わされた状
態にリードフレームを構成する。このようにすることに
より、アイランド部１、リード部１０がそれぞれ適切な
特性を持った半導体用リードフレームを得ることができ
る。
な特性を持った材料で構成しうる半導体装置用リードフ
レームを得る。 【解決手段】 アイランド部１と第１帯状枠３ａと支持
腕５とを鉄系材料１０で形成するとともに、リード部２
と第２帯状枠３ｂと連結枠４を銅系材料１１で形成し、
第１、第２帯状枠１０、１１が互いに重ね合わされた状
態にリードフレームを構成する。このようにすることに
より、アイランド部１、リード部１０がそれぞれ適切な
特性を持った半導体用リードフレームを得ることができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は半導体素子を載置
して半導体装置を組み立てるために用いられる半導体装
置用リードフレーム（以下、リードフレームと称する）
に関するものである。
して半導体装置を組み立てるために用いられる半導体装
置用リードフレーム（以下、リードフレームと称する）
に関するものである。
【０００２】
【従来の技術】図５は従来のリードフレームを示す斜視
図であり、リン青銅等の銅系合金や４２アロイ等の鉄系
合金の板材を用いて必要なパターンにエッチングまたは
金型でパンチングを行ったものである。図において、１
は半導体素子が載置されるアイランド部、２は上記半導
体素子を外部に導出して電気的導通をとるためのリード
部であり、パッケージ樹脂の内部に封入されるインナー
リード部２ａとパッケージの外部に導出されるアウター
リード部２ｂとからなる。３はリードフレームの両端部
に配置された枠、４、５はそれぞれリード部２、アイラ
ンド部１を枠３に連結して支持する連結腕、支持腕であ
る。
図であり、リン青銅等の銅系合金や４２アロイ等の鉄系
合金の板材を用いて必要なパターンにエッチングまたは
金型でパンチングを行ったものである。図において、１
は半導体素子が載置されるアイランド部、２は上記半導
体素子を外部に導出して電気的導通をとるためのリード
部であり、パッケージ樹脂の内部に封入されるインナー
リード部２ａとパッケージの外部に導出されるアウター
リード部２ｂとからなる。３はリードフレームの両端部
に配置された枠、４、５はそれぞれリード部２、アイラ
ンド部１を枠３に連結して支持する連結腕、支持腕であ
る。
【０００３】図６は図５のリードフレーム上に半導体素
子が組み立てられた状態を示す斜視図であり、シリコン
で作られた半導体素子６がアイランド部１上に載置され
て接合材７により固着されている。半導体素子６の電極
８とリード部２との間は金属細線９がボンディングされ
て電気的につながっている。図６の状態から樹脂モール
ドなどのパッケージが施された後、不要になった連結腕
４、支持腕５、枠３の切断除去、リード部２の曲げが行
われて半導体装置が完成する。図７は完成された半導体
装置を示す平面図であり、図において１４はパッケージ
樹脂である。
子が組み立てられた状態を示す斜視図であり、シリコン
で作られた半導体素子６がアイランド部１上に載置され
て接合材７により固着されている。半導体素子６の電極
８とリード部２との間は金属細線９がボンディングされ
て電気的につながっている。図６の状態から樹脂モール
ドなどのパッケージが施された後、不要になった連結腕
４、支持腕５、枠３の切断除去、リード部２の曲げが行
われて半導体装置が完成する。図７は完成された半導体
装置を示す平面図であり、図において１４はパッケージ
樹脂である。
【０００４】次に動作について説明する。半導体素子６
に通電するとここで熱が発生し、各部に伝わって温度が
上昇する。この熱はリード部２やパッケージ１４から外
部に放散される。ところで、材料が異なる各部の線膨張
率はそれぞれ異なり、半導体素子６はアイランド部１に
固着されているので、両者の線膨張率の差と温度変化に
応じて応力が生じる。
に通電するとここで熱が発生し、各部に伝わって温度が
上昇する。この熱はリード部２やパッケージ１４から外
部に放散される。ところで、材料が異なる各部の線膨張
率はそれぞれ異なり、半導体素子６はアイランド部１に
固着されているので、両者の線膨張率の差と温度変化に
応じて応力が生じる。
【０００５】図８は従来の他のリードフレームを示す斜
視図であり、アイランド部１がプレス加工により、図に
おいて下方に沈められている。図９は図８のリードフレ
ーム上に半導体素子が組み立てられた状態を示す断面図
である。図６の例では、金属細線９の両端で高さ方向に
段差が大きいので、ボンディングされた金属細線９が半
導体素子６のコーナーに近接し過ぎてしまうことがあ
り、また、図においてリード部２よりも上方の寸法が大
きくなるので、リード部２をパッケージの厚さ方向の中
央から引き出そうとすると、図において半導体素子６の
上側とアイランド部１の下側とでモールドされたパッケ
ージ樹脂１４の厚さが異なって、パッケージが反る方向
の力が生じるが、図９の場合は半導体素子１の位置が低
くなるのでそのようなことはない。
視図であり、アイランド部１がプレス加工により、図に
おいて下方に沈められている。図９は図８のリードフレ
ーム上に半導体素子が組み立てられた状態を示す断面図
である。図６の例では、金属細線９の両端で高さ方向に
段差が大きいので、ボンディングされた金属細線９が半
導体素子６のコーナーに近接し過ぎてしまうことがあ
り、また、図においてリード部２よりも上方の寸法が大
きくなるので、リード部２をパッケージの厚さ方向の中
央から引き出そうとすると、図において半導体素子６の
上側とアイランド部１の下側とでモールドされたパッケ
ージ樹脂１４の厚さが異なって、パッケージが反る方向
の力が生じるが、図９の場合は半導体素子１の位置が低
くなるのでそのようなことはない。
【０００６】
【発明が解決しようとする課題】従来のリードフレーム
は以上のように単一材料で構成されているので、４２ア
ロイなどの鉄系合金を用いた場合は熱伝導率が小さいた
めに、半導体素子で発生した熱の外部への放散が悪い等
の問題があり、また、銅系合金を用いた場合はシリコン
などで作られた半導体素子と比較して線膨張率が非常に
大きいために、半導体素子に生じる応力が大きくなって
特性が変化したり、著しいときは半導体素子に割れが生
じることもあるなどの問題点があり、最近の半導体素子
への高性能化の要請などにより、半導体素子のサイズが
大きくなったようなときは上記の問題点はますます顕著
になる傾向がある。
は以上のように単一材料で構成されているので、４２ア
ロイなどの鉄系合金を用いた場合は熱伝導率が小さいた
めに、半導体素子で発生した熱の外部への放散が悪い等
の問題があり、また、銅系合金を用いた場合はシリコン
などで作られた半導体素子と比較して線膨張率が非常に
大きいために、半導体素子に生じる応力が大きくなって
特性が変化したり、著しいときは半導体素子に割れが生
じることもあるなどの問題点があり、最近の半導体素子
への高性能化の要請などにより、半導体素子のサイズが
大きくなったようなときは上記の問題点はますます顕著
になる傾向がある。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、リードフレーム中の各部分をそ
れらの用途に応じた適切な特性を持った材料で構成しう
るリードフレームを得ることを目的とする。
ためになされたもので、リードフレーム中の各部分をそ
れらの用途に応じた適切な特性を持った材料で構成しう
るリードフレームを得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置用リードフレームは、アイランド部とアイランド部の
両側に配置された一対の第１帯状枠と第１帯状枠をアイ
ランド部に連結する支持腕とを有する第１のフレーム、
および半導体素子に対する電気的導出のためのリード部
とリード部の両側に配置された一対の第２帯状枠と第２
帯状枠をリード部に連結する連結腕とを有する第２のフ
レームを備え、第１、第２帯状枠が互いに重ね合わされ
たものである。
置用リードフレームは、アイランド部とアイランド部の
両側に配置された一対の第１帯状枠と第１帯状枠をアイ
ランド部に連結する支持腕とを有する第１のフレーム、
および半導体素子に対する電気的導出のためのリード部
とリード部の両側に配置された一対の第２帯状枠と第２
帯状枠をリード部に連結する連結腕とを有する第２のフ
レームを備え、第１、第２帯状枠が互いに重ね合わされ
たものである。
【０００９】
実施の形態１．以下、この発明の一実施の形態を図につ
いて説明する。図１はこの発明の実施の形態１における
リードフレームを示す斜視図であり、図において、１０
は第１のフレームを構成する４２アロイ等の鉄系合金、
１１は第２のフレームを構成するリン青銅等の銅系合金
で、両者を重ね合わせて複合した板状のクラッド材をエ
ッチングすることにより、図に示すような形状に形成し
たものである。１〜５は図５の場合と同様の形状、機能
を有するが、アイランド部１と支持腕５は鉄系合金１０
で、リード部２と連結腕４は銅系合金１１で、そして、
枠３は鉄系合金１０の第１帯状枠３ａと銅系合金１１の
第２帯状枠３ｂを重ね合わせた状態に形成されている。
すなわち、鉄系合金１０からなりアイランド部１の両側
に配置された一対の第１帯状枠３ａと、銅系合金１１か
らなりリード部２の両側に配置された一対の第２帯状枠
３ｂとを互いに重ね合わせて枠３を構成している。
いて説明する。図１はこの発明の実施の形態１における
リードフレームを示す斜視図であり、図において、１０
は第１のフレームを構成する４２アロイ等の鉄系合金、
１１は第２のフレームを構成するリン青銅等の銅系合金
で、両者を重ね合わせて複合した板状のクラッド材をエ
ッチングすることにより、図に示すような形状に形成し
たものである。１〜５は図５の場合と同様の形状、機能
を有するが、アイランド部１と支持腕５は鉄系合金１０
で、リード部２と連結腕４は銅系合金１１で、そして、
枠３は鉄系合金１０の第１帯状枠３ａと銅系合金１１の
第２帯状枠３ｂを重ね合わせた状態に形成されている。
すなわち、鉄系合金１０からなりアイランド部１の両側
に配置された一対の第１帯状枠３ａと、銅系合金１１か
らなりリード部２の両側に配置された一対の第２帯状枠
３ｂとを互いに重ね合わせて枠３を構成している。
【００１０】図２は図１のII−II線に沿った断面図であ
り、アイランド部１、リード部２は２種類の材料を重ね
合わせたクラッド材からそれぞれ一方の材料を除去して
形成されているので、図において上下方向に互いにずれ
ている。このリードフレームを用いて完成された半導体
装置の平面図は図７と同様になる。
り、アイランド部１、リード部２は２種類の材料を重ね
合わせたクラッド材からそれぞれ一方の材料を除去して
形成されているので、図において上下方向に互いにずれ
ている。このリードフレームを用いて完成された半導体
装置の平面図は図７と同様になる。
【００１１】次に製造方法について説明する。図３は図
１のリードフレームの製造方法を示す図２に相当する所
の断面図であり、工程順に同図（Ａ）〜（Ｅ）で示す。
同図（Ａ）は鉄系合金１０と銅系合金１１が重ね合わさ
れたクラッド材で、同図（Ｂ）のように第１のマスク１
２を銅系合金１１側のリード部２、連結腕４および第２
帯状枠３ｂに相当する所に形成し、矢印の方向からクラ
ッド材の両材料の境界面までエッチングすることによ
り、同図（Ｃ）のように銅系合金１１を選択的に除去す
る。次に、同図（Ｄ）のように第２のマスク１３を鉄系
合金１０側のアイランド部１、支持腕５および第１帯状
枠３ａに相当する所に形成し、矢印の方向からクラッド
材の両材料の境界面までエッチングすることにより、同
図（Ｅ）のように鉄系合金１０を選択的に除去して図２
と同様となる。
１のリードフレームの製造方法を示す図２に相当する所
の断面図であり、工程順に同図（Ａ）〜（Ｅ）で示す。
同図（Ａ）は鉄系合金１０と銅系合金１１が重ね合わさ
れたクラッド材で、同図（Ｂ）のように第１のマスク１
２を銅系合金１１側のリード部２、連結腕４および第２
帯状枠３ｂに相当する所に形成し、矢印の方向からクラ
ッド材の両材料の境界面までエッチングすることによ
り、同図（Ｃ）のように銅系合金１１を選択的に除去す
る。次に、同図（Ｄ）のように第２のマスク１３を鉄系
合金１０側のアイランド部１、支持腕５および第１帯状
枠３ａに相当する所に形成し、矢印の方向からクラッド
材の両材料の境界面までエッチングすることにより、同
図（Ｅ）のように鉄系合金１０を選択的に除去して図２
と同様となる。
【００１２】上記のリードフレームを用いた半導体装置
においては、アイランド部１は鉄系合金１０で形成され
ているので、銅系合金１１よりも線膨張率が小さい。即
ち、銅系合金１１の線膨張率はシリコンのそれの５〜１
０倍になるのに対して、鉄系合金１０の場合はシリコン
の１〜１．５倍になり、シリコンの線膨張係数に近くな
る。また、リード部２は銅系合金１１で形成されている
ので鉄系合金よりも熱伝導率が大きく、従って、半導体
素子で発生する熱を外部へ良く伝える。更にこの実施の
形態では、銅系合金１１は塑性変形し易いので、Ｊリー
ドのような場合でも曲げ加工が容易となる。また、図
１、図２でわかるようにアイランド部１はリード部２に
比べて、図において下方に沈んでいるが、図８の場合は
プレスによる支持腕５の曲げ加工を行うのに対して、こ
の実施の形態ではエッチング加工であるので沈め寸法の
精度が良いという効果もある。
においては、アイランド部１は鉄系合金１０で形成され
ているので、銅系合金１１よりも線膨張率が小さい。即
ち、銅系合金１１の線膨張率はシリコンのそれの５〜１
０倍になるのに対して、鉄系合金１０の場合はシリコン
の１〜１．５倍になり、シリコンの線膨張係数に近くな
る。また、リード部２は銅系合金１１で形成されている
ので鉄系合金よりも熱伝導率が大きく、従って、半導体
素子で発生する熱を外部へ良く伝える。更にこの実施の
形態では、銅系合金１１は塑性変形し易いので、Ｊリー
ドのような場合でも曲げ加工が容易となる。また、図
１、図２でわかるようにアイランド部１はリード部２に
比べて、図において下方に沈んでいるが、図８の場合は
プレスによる支持腕５の曲げ加工を行うのに対して、こ
の実施の形態ではエッチング加工であるので沈め寸法の
精度が良いという効果もある。
【００１３】実施の形態２．図４はこの発明の他の実施
の形態によるリードフレームの斜視図で、リード部２に
アイランド部１まで達してこれと重なり合う延長部１２
を設けたものであり、半導体素子で発生する熱がリード
部２に更に良く伝わり、従って、外部への熱放散が良好
となる。実施の形態１と同様の部分については説明を省
略する。なお、実施の形態１および２では第２のフレー
ムの材料としてリン青銅を示したが、錫入り銅、銅ニッ
ケル合金などを用いてもよい。
の形態によるリードフレームの斜視図で、リード部２に
アイランド部１まで達してこれと重なり合う延長部１２
を設けたものであり、半導体素子で発生する熱がリード
部２に更に良く伝わり、従って、外部への熱放散が良好
となる。実施の形態１と同様の部分については説明を省
略する。なお、実施の形態１および２では第２のフレー
ムの材料としてリン青銅を示したが、錫入り銅、銅ニッ
ケル合金などを用いてもよい。
【００１４】
【発明の効果】この発明に係るリードフレームは、アイ
ランド部と第１帯状枠と支持腕とを有する第１のフレー
ム、およびリード部と第２帯状枠と連結腕とを有する第
２のフレームを備え、第１、第２の帯状枠が互いに重ね
合わされたものであるので、第１、第２のフレームの材
料を選択することにより、アイランド部やリード部がそ
れぞれ適切な特性を持ったリードフレームを得ることが
できる。また第１のフレームの第１帯状枠と第２のフレ
ームの第２帯状枠を重ね合わせたので、この重ね合わせ
部分で両フレームの位置決めを正確に達成でき、所望性
能の半導体装置を歩留り良く製造できる。
ランド部と第１帯状枠と支持腕とを有する第１のフレー
ム、およびリード部と第２帯状枠と連結腕とを有する第
２のフレームを備え、第１、第２の帯状枠が互いに重ね
合わされたものであるので、第１、第２のフレームの材
料を選択することにより、アイランド部やリード部がそ
れぞれ適切な特性を持ったリードフレームを得ることが
できる。また第１のフレームの第１帯状枠と第２のフレ
ームの第２帯状枠を重ね合わせたので、この重ね合わせ
部分で両フレームの位置決めを正確に達成でき、所望性
能の半導体装置を歩留り良く製造できる。
【図１】 この発明の実施の形態１におけるリードフレ
ームを示す斜視図である。
ームを示す斜視図である。
【図２】 図１のII−II線に沿った断面図である。
【図３】 図１のリードフレームの製造方法を示す断面
図である。
図である。
【図４】 この発明の実施の形態２におけるリードフレ
ームを示す斜視図である。
ームを示す斜視図である。
【図５】 従来のリードフレームを示す斜視図である。
【図６】 図５のリードフレームと半導体素子の組立て
状態を示す斜視図である。
状態を示す斜視図である。
【図７】 完成された半導体装置を示す平面図である。
【図８】 従来の他のリードフレームを示す斜視図であ
る。
る。
【図９】 図８のリードフレームと半導体素子の組立て
状態を示す断面図である。
状態を示す断面図である。
１ アイランド部、２ リード部、３ａ 第１帯状枠、
３ｂ 第２帯状枠、４ 連結腕、５ 支持腕、６ 半導
体素子、１０ 鉄系合金、１１ 銅系合金。
３ｂ 第２帯状枠、４ 連結腕、５ 支持腕、６ 半導
体素子、１０ 鉄系合金、１１ 銅系合金。
Claims (1)
- 【請求項１】 半導体素子が載置されるアイランド部と
このアイランド部の両側に配置された一対の第１帯状枠
とこの第１帯状枠を前記アイランド部に連結する支持腕
とを有する第１のフレーム、および前記半導体素子に対
する電気的導出のためのリード部とこのリード部の両側
に配置された一対の第２帯状枠とこの第２帯状枠を前記
リード部に連結する連結腕とを有する第２のフレームを
備え、前記第１、第２帯状枠が互いに重ね合わされた半
導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21452997A JPH1074883A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21452997A JPH1074883A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置用リードフレーム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056608A Division JP2754675B2 (ja) | 1989-03-08 | 1989-03-08 | 半導体装置用リードフレーム、その製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074883A true JPH1074883A (ja) | 1998-03-17 |
Family
ID=16657245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21452997A Pending JPH1074883A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
-
1997
- 1997-08-08 JP JP21452997A patent/JPH1074883A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6345300B2 (ja) | 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法 | |
| US6291262B1 (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| JP3776427B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
| US5610437A (en) | Lead frame for integrated circuits | |
| JP2008016469A (ja) | 半導体装置 | |
| JP2009038196A (ja) | 電子装置およびワイヤボンディング方法 | |
| JP2754675B2 (ja) | 半導体装置用リードフレーム、その製造方法および半導体装置 | |
| JPH1074883A (ja) | 半導体装置用リードフレーム | |
| US5291372A (en) | Integral heat sink-terminal member structure of hybrid integrated circuit assembly and method of fabricating hybrid integrated circuit assembly using such structure | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JPS63102326A (ja) | クラツド材 | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| JPH0621315A (ja) | 半導体装置用リードフレーム及び、それを用いた半導体装置 | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| JP5233973B2 (ja) | モールドパッケージの製造方法 | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP2006229030A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2700434B2 (ja) | 半導体装置 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JP5102806B2 (ja) | リードフレームの製造方法、リードフレーム、半導体装置の製造方法、及び半導体装置 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 | |
| JP3076948B2 (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 |