JPH05335468A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH05335468A JPH05335468A JP4143021A JP14302192A JPH05335468A JP H05335468 A JPH05335468 A JP H05335468A JP 4143021 A JP4143021 A JP 4143021A JP 14302192 A JP14302192 A JP 14302192A JP H05335468 A JPH05335468 A JP H05335468A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- pattern
- plating
- island
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】リードフレーム本体の多ピン化を達成するため
に形成される中継電極部となる導体パターンの形成の容
易化を図ると共に、半導体集積回路とリードフレームと
の電気的導通を図るために行なうワイヤボンディング性
を著しく向上できることを目的とする。 【構成】リードフレームを製造するに際して、アイラン
ド（１）上の少なくとも周辺端部に、絶縁層（３）を形
成し、次にアイランド（１）上の絶縁層（３）上の周辺
端部に、めっきパターンによる転写法で、インナーリー
ドと相対するように、中継電極部となる導体パターン
（４）を形成することを特徴とする。
に形成される中継電極部となる導体パターンの形成の容
易化を図ると共に、半導体集積回路とリードフレームと
の電気的導通を図るために行なうワイヤボンディング性
を著しく向上できることを目的とする。 【構成】リードフレームを製造するに際して、アイラン
ド（１）上の少なくとも周辺端部に、絶縁層（３）を形
成し、次にアイランド（１）上の絶縁層（３）上の周辺
端部に、めっきパターンによる転写法で、インナーリー
ドと相対するように、中継電極部となる導体パターン
（４）を形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、中心部に形成されたア
イランド、およびアイランドの周囲に形成されたインナ
ーリードから成り、ＩＣ，ＬＳＩ，ＶＬＳＩ等の高集積
化が進む半導体集積回路の実装に用いられるリードフレ
ームの製造方法に係り、特にリードフレーム本体の多ピ
ン化に対応するものである。
イランド、およびアイランドの周囲に形成されたインナ
ーリードから成り、ＩＣ，ＬＳＩ，ＶＬＳＩ等の高集積
化が進む半導体集積回路の実装に用いられるリードフレ
ームの製造方法に係り、特にリードフレーム本体の多ピ
ン化に対応するものである。
【０００２】
【従来の技術】一般に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半
導体集積回路の実装には、リードフレームが多く用いら
れている。このリードフレームは、通常、中心部に形成
されたアイランドと、アイランドの周囲に形成されたイ
ンナーリードとから成っている。
導体集積回路の実装には、リードフレームが多く用いら
れている。このリードフレームは、通常、中心部に形成
されたアイランドと、アイランドの周囲に形成されたイ
ンナーリードとから成っている。
【０００３】そして、最近では、半導体集積回路、特に
特定用途向け半導体集積回路のような多機能を有する分
野では、高集積化、多機能化に伴なって、端子数が増加
する傾向にある。これに対して、その半導体集積回路
は、従来と比較して大型化の傾向にはあるものの、その
絶対的なサイズの面からの制約を受けていることから、
高精細化が進んできている。
特定用途向け半導体集積回路のような多機能を有する分
野では、高集積化、多機能化に伴なって、端子数が増加
する傾向にある。これに対して、その半導体集積回路
は、従来と比較して大型化の傾向にはあるものの、その
絶対的なサイズの面からの制約を受けていることから、
高精細化が進んできている。
【０００４】このように、半導体集積回路の多機能化、
高集積化、および高精細化に伴なう、多端子化が進むに
つれて、それに対応するリードフレームにも、本体の多
ピン化の要求が高まってきている。
高集積化、および高精細化に伴なう、多端子化が進むに
つれて、それに対応するリードフレームにも、本体の多
ピン化の要求が高まってきている。
【０００５】そこで、従来から、リードフレームサイ
ズ、半導体集積回路サイズ、パッケージサイズを大型化
することなく、リードフレーム本体の多ピン化を達成す
るために、アイランド上の周辺端部に、個々に絶縁され
た中継電極部が形成されて成るリードフレームが、例え
ば特開昭６２−１８５３４９号公報により提案されてき
ている。
ズ、半導体集積回路サイズ、パッケージサイズを大型化
することなく、リードフレーム本体の多ピン化を達成す
るために、アイランド上の周辺端部に、個々に絶縁され
た中継電極部が形成されて成るリードフレームが、例え
ば特開昭６２−１８５３４９号公報により提案されてき
ている。
【０００６】しかしながら、この種のリードフレームで
は、その中継電極部が、薄膜形成法として、気相めっき
法により形成されることから、中継電極部の形成が容易
でないばかりでなく、複雑で高価な気相めっき装置を必
要として、低コストを要求されるリードフレームには不
適であり、さらに多面付け大量生産が困難であるという
問題がある。なお、ここで気相めっき法とは、湿式めっ
き法（電解めっき法、無電解めっき法）に相対する用語
として用いており、例えばいわゆるＰＶＤ法、ＣＶＤ
法、あるいはこれらの応用法であり、気体中もしくは真
空中での薄膜形成法を意味するものである。
は、その中継電極部が、薄膜形成法として、気相めっき
法により形成されることから、中継電極部の形成が容易
でないばかりでなく、複雑で高価な気相めっき装置を必
要として、低コストを要求されるリードフレームには不
適であり、さらに多面付け大量生産が困難であるという
問題がある。なお、ここで気相めっき法とは、湿式めっ
き法（電解めっき法、無電解めっき法）に相対する用語
として用いており、例えばいわゆるＰＶＤ法、ＣＶＤ
法、あるいはこれらの応用法であり、気体中もしくは真
空中での薄膜形成法を意味するものである。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
リードフレームにおいては、リードフレーム本体の多ピ
ン化を達成するために形成される中継電極部の形成が簡
便でなく、生産性も良くないという問題があった。
リードフレームにおいては、リードフレーム本体の多ピ
ン化を達成するために形成される中継電極部の形成が簡
便でなく、生産性も良くないという問題があった。
【０００８】本発明は、上記のような問題点を解決する
ために成されたものであり、その目的は、リードフレー
ム本体の多ピン化を達成するために形成される中継電極
部となる導体パターンの形成の容易化と低コスト化およ
び生産性の向上を図ると共に、半導体集積回路とリード
フレームとの電気的導通を図るために行なうワイヤボン
ディング性も良好であり極めて信頼性の高いリードフレ
ームの製造方法を提供することにある。
ために成されたものであり、その目的は、リードフレー
ム本体の多ピン化を達成するために形成される中継電極
部となる導体パターンの形成の容易化と低コスト化およ
び生産性の向上を図ると共に、半導体集積回路とリード
フレームとの電気的導通を図るために行なうワイヤボン
ディング性も良好であり極めて信頼性の高いリードフレ
ームの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、まず、請求項１に記載の発明では、中心部に形成
されたアイランド、および当該アイランドの周囲に形成
されたインナーリードから成り、ＩＣ，ＬＳＩ，ＶＬＳ
Ｉ等の半導体集積回路の実装に用いられるリードフレー
ムを製造する方法において、アイランド上の少なくとも
周辺端部に、絶縁層を形成し、次に絶縁層上に、めっき
パターンによる転写法で、インナーリードと相対するよ
うに、中継電極部となる導体パターンを形成するように
している。
めに、まず、請求項１に記載の発明では、中心部に形成
されたアイランド、および当該アイランドの周囲に形成
されたインナーリードから成り、ＩＣ，ＬＳＩ，ＶＬＳ
Ｉ等の半導体集積回路の実装に用いられるリードフレー
ムを製造する方法において、アイランド上の少なくとも
周辺端部に、絶縁層を形成し、次に絶縁層上に、めっき
パターンによる転写法で、インナーリードと相対するよ
うに、中継電極部となる導体パターンを形成するように
している。
【００１０】ここで、特に上記絶縁層上に転写されるめ
っきパターンとしては、銀（Ａｇ）めっきパターン、ま
たは銅（Ｃｕ）めっきパターン、あるいは金（Ａｕ）め
っきパターンのうちのいずれかを用いる。
っきパターンとしては、銀（Ａｇ）めっきパターン、ま
たは銅（Ｃｕ）めっきパターン、あるいは金（Ａｕ）め
っきパターンのうちのいずれかを用いる。
【００１１】なお、アイランド上に設けられる絶縁層
は、少なくとも周辺端部にあればよく、例えばそのパタ
ーンは外周端部に環状に設けるとか、分割されたパター
ンからなり外周端部に設けられているとか、あるいはア
イランド上の全面もしくは大部分をおおうように連続し
たパターンを成していても構わない。
は、少なくとも周辺端部にあればよく、例えばそのパタ
ーンは外周端部に環状に設けるとか、分割されたパター
ンからなり外周端部に設けられているとか、あるいはア
イランド上の全面もしくは大部分をおおうように連続し
たパターンを成していても構わない。
【００１２】
【作用】従って、本発明のリードフレームの製造方法に
おいては、リードフレーム本体の多ピン化を達成するた
めに形成される中継電極部となる導体パターンを、めっ
きパターンによる転写法で形成することにより、従来の
ような前記気相めっき法による成膜とは異なり、中継電
極部となる導体パターンを極めて容易に形成でき、しか
も低コストで生産性も高いと共に、半導体集積回路とリ
ードフレームとの電気的導通を図るために行なうワイヤ
ボンディング性も良好であり、信頼性も高いものを得る
ことができる。
おいては、リードフレーム本体の多ピン化を達成するた
めに形成される中継電極部となる導体パターンを、めっ
きパターンによる転写法で形成することにより、従来の
ような前記気相めっき法による成膜とは異なり、中継電
極部となる導体パターンを極めて容易に形成でき、しか
も低コストで生産性も高いと共に、半導体集積回路とリ
ードフレームとの電気的導通を図るために行なうワイヤ
ボンディング性も良好であり、信頼性も高いものを得る
ことができる。
【００１３】
【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１４】図１は本発明によるリードフレームにＩ
Ｃ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路を実装した場
合の構成例を示す平面図、図２は同じくその部分断面図
である。
Ｃ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路を実装した場
合の構成例を示す平面図、図２は同じくその部分断面図
である。
【００１５】図１および図２において、中心部に形成さ
れたアイランド１、およびこのアイランド１の周囲に形
成されたインナーリード２からなるリードフレーム本体
における、アイランド１上の周辺端部に、絶縁層３を環
状（リング状）に形成し、さらにこの絶縁層３上に、中
継電極部となる、銀（Ａｇ）めっきパターンを転写する
ことによる導体パターン４を、インナーリード２の先端
部と相対するように形成して、本実施例のリードフレー
ムを構成している。
れたアイランド１、およびこのアイランド１の周囲に形
成されたインナーリード２からなるリードフレーム本体
における、アイランド１上の周辺端部に、絶縁層３を環
状（リング状）に形成し、さらにこの絶縁層３上に、中
継電極部となる、銀（Ａｇ）めっきパターンを転写する
ことによる導体パターン４を、インナーリード２の先端
部と相対するように形成して、本実施例のリードフレー
ムを構成している。
【００１６】また、上記リードフレームにおける絶縁層
３内部に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路
５をダイボンディングし、さらに半導体集積回路５と導
体パターン４とをボンディングワイヤ６により電気的に
導通させると共に、導体パターン４とインナーリード２
の銀（Ａｇ）部分めっき８とをボンディングワイヤ７に
より電気的に導通させる構成としている。
３内部に、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路
５をダイボンディングし、さらに半導体集積回路５と導
体パターン４とをボンディングワイヤ６により電気的に
導通させると共に、導体パターン４とインナーリード２
の銀（Ａｇ）部分めっき８とをボンディングワイヤ７に
より電気的に導通させる構成としている。
【００１７】次に、本実施例のリードフレームの具体的
な作製方法について説明する。
な作製方法について説明する。
【００１８】まず、４２合金製リードフレーム本体（２
０８ピン）のアイランド１上の周辺端部に、ポリイミド
ペースト（三井化学（株）製：ＮＥ−４０００）を用い
て、スクリーン印刷法により環状（リング状）に厚さ約
１０μｍの絶縁層３を形成し、大気中で表面接着性（タ
ック性）が十分得られる程度に自然乾燥して半硬化させ
る。
０８ピン）のアイランド１上の周辺端部に、ポリイミド
ペースト（三井化学（株）製：ＮＥ−４０００）を用い
て、スクリーン印刷法により環状（リング状）に厚さ約
１０μｍの絶縁層３を形成し、大気中で表面接着性（タ
ック性）が十分得られる程度に自然乾燥して半硬化させ
る。
【００１９】また、４２合金製リードフレーム本体のイ
ンナーリード２の端部に、銀（Ａｇ）部分めっき８を形
成する。
ンナーリード２の端部に、銀（Ａｇ）部分めっき８を形
成する。
【００２０】一方、上記アイランド１に見合った大きさ
を持つ、版材であるステンレス（ＳＵＳ）板１１に、耐
アルカリ性レジスト１２を約７μｍの厚さに塗布し、上
記リードフレームの絶縁層３上に形成するインナーリー
ドパターン１３を通常のフォトリソグラフィ工程で抜い
て、転写用のレジスト版を作製する（導体パターン部レ
ジスト剥離）。
を持つ、版材であるステンレス（ＳＵＳ）板１１に、耐
アルカリ性レジスト１２を約７μｍの厚さに塗布し、上
記リードフレームの絶縁層３上に形成するインナーリー
ドパターン１３を通常のフォトリソグラフィ工程で抜い
て、転写用のレジスト版を作製する（導体パターン部レ
ジスト剥離）。
【００２１】次に、電解銀（Ａｇ）めっき（Ｎ．Ｅ．ケ
ムキャット製：Ｓ−９００プロセス）により、上記レジ
スト版のインナーリードパターン１３内に、厚さ約５μ
ｍの銀（Ａｇ）めっきパターン１４を形成する。
ムキャット製：Ｓ−９００プロセス）により、上記レジ
スト版のインナーリードパターン１３内に、厚さ約５μ
ｍの銀（Ａｇ）めっきパターン１４を形成する。
【００２２】次に、このレジスト版を、上記リードフレ
ームのアイランド１上の絶縁層３とアライメント後、レ
ジスト版の裏側より加圧して、絶縁層３上に銀（Ａｇ）
めっきパターン１４の転写（イ）を行ない、その後、摂
氏２００度の温度で１５分間、絶縁層３を本硬化して、
４２合金製リードフレーム本体のインナーリード２の先
端部と相対するように、中継電極部となる導体パターン
４を形成する。なお、このレジスト版は、再度（複数
回）使用可能である。
ームのアイランド１上の絶縁層３とアライメント後、レ
ジスト版の裏側より加圧して、絶縁層３上に銀（Ａｇ）
めっきパターン１４の転写（イ）を行ない、その後、摂
氏２００度の温度で１５分間、絶縁層３を本硬化して、
４２合金製リードフレーム本体のインナーリード２の先
端部と相対するように、中継電極部となる導体パターン
４を形成する。なお、このレジスト版は、再度（複数
回）使用可能である。
【００２３】次に、環状（リング状）の上記絶縁層３の
内側に、ダイボンディング用の銀（Ａｇ）ペーストを用
いて、半導体集積回路５をダイボンディングする。
内側に、ダイボンディング用の銀（Ａｇ）ペーストを用
いて、半導体集積回路５をダイボンディングする。
【００２４】しかる後に、直径３０μｍの金（Ａｕ）ワ
イヤーを用いて、半導体集積回路チップ５上のアルミニ
ウム（Ａｌ）電極パッドと、銀（Ａｇ）めっきパターン
転写により形成された導体パターン４内端部とを、ボン
ディングワイヤ６により結線すると共に、導体パターン
４外端部と４２合金製リードフレーム本体のインナーリ
ード２の銀（Ａｇ）部分めっき８とを、ボンディングワ
イヤ７により結線する。
イヤーを用いて、半導体集積回路チップ５上のアルミニ
ウム（Ａｌ）電極パッドと、銀（Ａｇ）めっきパターン
転写により形成された導体パターン４内端部とを、ボン
ディングワイヤ６により結線すると共に、導体パターン
４外端部と４２合金製リードフレーム本体のインナーリ
ード２の銀（Ａｇ）部分めっき８とを、ボンディングワ
イヤ７により結線する。
【００２５】以上により、リードフレーム本体の多ピン
化に容易に対応できるリードフレームを作製することが
できた。
化に容易に対応できるリードフレームを作製することが
できた。
【００２６】上述したように、本実施例では、リードフ
レームを製造するに際して、アイランド１上の周辺端部
に、絶縁層３を環状に形成し、次に絶縁層３上に、銀
（Ａｇ）めっきパターン１４による転写法で、インナー
リード２の先端部と相対するように、中継電極部となる
導体パターン４を形成することにより、アイランド１上
の周辺端部に、個々に絶縁された中継電極部となる、銀
（Ａｇ）めっきパターン１４を転写（イ）することによ
り得られる導体パターン４が、インナーリード２と相対
するように形成された構成とするようにしたものであ
る。
レームを製造するに際して、アイランド１上の周辺端部
に、絶縁層３を環状に形成し、次に絶縁層３上に、銀
（Ａｇ）めっきパターン１４による転写法で、インナー
リード２の先端部と相対するように、中継電極部となる
導体パターン４を形成することにより、アイランド１上
の周辺端部に、個々に絶縁された中継電極部となる、銀
（Ａｇ）めっきパターン１４を転写（イ）することによ
り得られる導体パターン４が、インナーリード２と相対
するように形成された構成とするようにしたものであ
る。
【００２７】従って、次のような種々の効果が得られる
ものである。
ものである。
【００２８】（ａ）リードフレーム本体の多ピン化を達
成するために形成される中継電極部となる導体パターン
４を、銀（Ａｇ）めっきパターンによる転写法で形成し
ているので、従来のような前記気相法による成膜とは異
なり、中継電極部となる導体パターン４を極めて容易に
形成することが可能となる。
成するために形成される中継電極部となる導体パターン
４を、銀（Ａｇ）めっきパターンによる転写法で形成し
ているので、従来のような前記気相法による成膜とは異
なり、中継電極部となる導体パターン４を極めて容易に
形成することが可能となる。
【００２９】（ｂ）導体パターンとして、気相めっき法
より厚付けめっきが容易に得られるため、半導体集積回
路５とリードフレームとの電気的導通を図るために行な
うワイヤボンディング性も良好なものを得ることが可能
となる（導体厚がある程度厚い程、ワイヤボンディング
性がよい）。
より厚付けめっきが容易に得られるため、半導体集積回
路５とリードフレームとの電気的導通を図るために行な
うワイヤボンディング性も良好なものを得ることが可能
となる（導体厚がある程度厚い程、ワイヤボンディング
性がよい）。
【００３０】（ｃ）アイランド１上の周辺端部に、個々
に絶縁された中継電極部となる導体パターン４が、イン
ナーリード２と相対するように形成されているので、リ
ードフレームサイズ、半導体集積回路サイズ、パッケー
ジサイズを大型化することなく、リードフレーム本体の
多ピン化を図ることが可能となる。
に絶縁された中継電極部となる導体パターン４が、イン
ナーリード２と相対するように形成されているので、リ
ードフレームサイズ、半導体集積回路サイズ、パッケー
ジサイズを大型化することなく、リードフレーム本体の
多ピン化を図ることが可能となる。
【００３１】（ｄ）中継電極部となる導体パターン４
を、銀（Ａｇ）めっきパターン１４による転写法により
形成しているので、従来のように複雑で高価な気相めっ
き装置が不要となり、低コストでリードフレームを作製
できると共に、多面付けによる大量生産が可能となる。
を、銀（Ａｇ）めっきパターン１４による転写法により
形成しているので、従来のように複雑で高価な気相めっ
き装置が不要となり、低コストでリードフレームを作製
できると共に、多面付けによる大量生産が可能となる。
【００３２】（ｅ）レジスト版は複数回使用できるの
で、リードフレーム作製の際の経済性を、より一層高め
ることが可能となる。
で、リードフレーム作製の際の経済性を、より一層高め
ることが可能となる。
【００３３】（ｆ）本実施例の銀（Ａｇ）めっきパター
ン転写法で、中継電極部となる導体パターン４を形成す
る場合、従来の気相めっき法により形成する場合に比べ
て、従来の約１０分の１のスピード（気相めっき法では
０．１μｍ／分程度だったものが、本転写法では１〜２
μｍ／分程度）で、同一の膜厚を形成することが可能と
なる。
ン転写法で、中継電極部となる導体パターン４を形成す
る場合、従来の気相めっき法により形成する場合に比べ
て、従来の約１０分の１のスピード（気相めっき法では
０．１μｍ／分程度だったものが、本転写法では１〜２
μｍ／分程度）で、同一の膜厚を形成することが可能と
なる。
【００３４】すなわち、導体パターン４の膜厚をかせい
でおかないとリード端子の抵抗値が高くなることから、
この点において極めて有利である。
でおかないとリード端子の抵抗値が高くなることから、
この点において極めて有利である。
【００３５】以上により、半導体集積回路の多機能化、
高集積化、および高精細化という、市場動向に伴なう要
求に十分に対応することができる。
高集積化、および高精細化という、市場動向に伴なう要
求に十分に対応することができる。
【００３６】尚、上記実施例では、版材としてステンレ
ス（ＳＵＳ）板を用いる場合について説明したが、これ
に限らず、版材として、その他の金属板（例えば、４２
合金板等）を用いるようにしてもよい。この場合、めっ
きパターンのめっき浴種に合わせて、レジストを変えれ
ばよい。
ス（ＳＵＳ）板を用いる場合について説明したが、これ
に限らず、版材として、その他の金属板（例えば、４２
合金板等）を用いるようにしてもよい。この場合、めっ
きパターンのめっき浴種に合わせて、レジストを変えれ
ばよい。
【００３７】また、上記実施例では、めっきパターンと
して、銀（Ａｇ）めっきパターンを用いる場合について
説明したが、これに限らず、めっきパターンとして、例
えば銅（Ｃｕ）めっきパターン、あるいは金（Ａｕ）め
っきパターン等、電導性、ワイヤボンディング性が高
く、また版材として用いる金属板と転写適性として適度
な密着性が得られるものであれば他のものを用いるよう
にしてもよく、やはりそれぞれが作製工程上極めて有利
な特徴を持つ。
して、銀（Ａｇ）めっきパターンを用いる場合について
説明したが、これに限らず、めっきパターンとして、例
えば銅（Ｃｕ）めっきパターン、あるいは金（Ａｕ）め
っきパターン等、電導性、ワイヤボンディング性が高
く、また版材として用いる金属板と転写適性として適度
な密着性が得られるものであれば他のものを用いるよう
にしてもよく、やはりそれぞれが作製工程上極めて有利
な特徴を持つ。
【００３８】さらに、上記実施例では、アイランド１上
の絶縁層３は、半硬化状態（Ｂステージ）で接着性（タ
ック性）を得ることにより、めっきパターンを転写する
場合について説明したが、これに限らず、絶縁層３を完
全に硬化させてから、他の接着剤を用いてめっきパター
ンを転写してもよいし、あるいはマスクを用いた部分電
着樹脂、電着レジストを用いたパターニング等、その他
の方法によって形成するようにしてもよい。
の絶縁層３は、半硬化状態（Ｂステージ）で接着性（タ
ック性）を得ることにより、めっきパターンを転写する
場合について説明したが、これに限らず、絶縁層３を完
全に硬化させてから、他の接着剤を用いてめっきパター
ンを転写してもよいし、あるいはマスクを用いた部分電
着樹脂、電着レジストを用いたパターニング等、その他
の方法によって形成するようにしてもよい。
【００３９】
【発明の効果】以上説明したように本発明によれば、半
導体装置用リードフレームを製造するに際して、アイラ
ンド上の少なくとも周辺端部に、絶縁層を形成し、次に
絶縁層上に、めっきパターンによる転写法で、インナー
リードと相対するように、中継電極部となる導体パター
ンを形成するようにしたので、リードフレーム本体の多
ピン化を達成するために形成される中継電極部となる導
体パターンの形成が容易にでき、しかも低コストで生産
性の高いものが得られ、また半導体集積回路とリードフ
レームとの電気的導通を図るために行なうワイヤボンデ
ィング性も良好であり極めて信頼性の高いリードフレー
ムの製造方法が提供できる。
導体装置用リードフレームを製造するに際して、アイラ
ンド上の少なくとも周辺端部に、絶縁層を形成し、次に
絶縁層上に、めっきパターンによる転写法で、インナー
リードと相対するように、中継電極部となる導体パター
ンを形成するようにしたので、リードフレーム本体の多
ピン化を達成するために形成される中継電極部となる導
体パターンの形成が容易にでき、しかも低コストで生産
性の高いものが得られ、また半導体集積回路とリードフ
レームとの電気的導通を図るために行なうワイヤボンデ
ィング性も良好であり極めて信頼性の高いリードフレー
ムの製造方法が提供できる。
【図１】本発明によるリードフレームに半導体集積回路
を実装した場合の一実施例を示す平面図。
を実装した場合の一実施例を示す平面図。
【図２】同実施例における部分断面図。
１…アイランド、２…インナーリード、３…絶縁層、４
…導体パターン、５…半導体集積回路、６，７…ボンデ
ィングワイヤ、８…銀（Ａｇ）部分めっき、１１…ステ
ンレス（ＳＵＳ）板、１２…耐アルカリ性レジスト、１
３…インナーリードパターン、１４…銀（Ａｇ）めっき
パターン、イ…転写。
…導体パターン、５…半導体集積回路、６，７…ボンデ
ィングワイヤ、８…銀（Ａｇ）部分めっき、１１…ステ
ンレス（ＳＵＳ）板、１２…耐アルカリ性レジスト、１
３…インナーリードパターン、１４…銀（Ａｇ）めっき
パターン、イ…転写。
Claims (2)
- 【請求項１】 中心部に形成されたアイランド、および
当該アイランドの周囲に形成されたインナーリードから
成り、ＩＣ，ＬＳＩ，ＶＬＳＩ等の半導体集積回路の実
装に用いられるリードフレームを製造する方法におい
て、 前記アイランド上の少なくとも周辺端部に、絶縁層を形
成し、 次に、前記絶縁層上に、めっきパターンによる転写法
で、前記インナーリードと相対するように、中継電極部
となる導体パターンを形成するようにしたことを特徴と
するリードフレームの製造方法。 - 【請求項２】 前記絶縁層上に転写されるめっきパター
ンとしては、銀（Ａｇ）めっきパターン、または銅（Ｃ
ｕ）めっきパターン、あるいは金（Ａｕ）めっきパター
ンのうちのいずれかであることを特徴とする請求項１に
記載のリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143021A JPH05335468A (ja) | 1992-06-03 | 1992-06-03 | リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143021A JPH05335468A (ja) | 1992-06-03 | 1992-06-03 | リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335468A true JPH05335468A (ja) | 1993-12-17 |
Family
ID=15329083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143021A Pending JPH05335468A (ja) | 1992-06-03 | 1992-06-03 | リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248889A (ja) * | 2008-01-15 | 2012-12-13 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
-
1992
- 1992-06-03 JP JP4143021A patent/JPH05335468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248889A (ja) * | 2008-01-15 | 2012-12-13 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| TWM563659U (zh) | 薄膜覆晶封裝結構 | |
| JPH07506217A (ja) | 製造された半導体ダイ上に電極の接続を形成する方法 | |
| US6784089B2 (en) | Flat-top bumping structure and preparation method | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPH0992750A (ja) | 半導体パッケージの製造方法 | |
| JPH05335468A (ja) | リードフレームの製造方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JP3091779B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH11102938A (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JPH05218268A (ja) | 半導体装置 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| JPH08222828A (ja) | プリント配線板及びその製造方法 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JP4121579B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH1050885A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH10256453A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |