JPH07283266A - 両面接続構造および電子部品 - Google Patents

両面接続構造および電子部品

Info

Publication number
JPH07283266A
JPH07283266A JP6076163A JP7616394A JPH07283266A JP H07283266 A JPH07283266 A JP H07283266A JP 6076163 A JP6076163 A JP 6076163A JP 7616394 A JP7616394 A JP 7616394A JP H07283266 A JPH07283266 A JP H07283266A
Authority
JP
Japan
Prior art keywords
double
lead frame
sided
wire
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6076163A
Other languages
English (en)
Inventor
Kazuhisa Ishida
和久 石田
Kazunori Kuki
一徳 九鬼
Kenichi Eguchi
健一 江口
Shigeru Nakao
滋 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP6076163A priority Critical patent/JPH07283266A/ja
Publication of JPH07283266A publication Critical patent/JPH07283266A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、両面基板の表裏面の回路間を電気
的に接続する両面接続構造に関し、スルーホールを用い
ることなく両面接続および引出しを行うことを目的とす
る。 【構成】 表面導電体２を両面基板１の表面１ａに形成
する。また、裏面導電体３を両面基板１の裏面１ｂに形
成する。表面導電体２に表面ワイヤー４の一端４ａをワ
イヤーボンディングする。この表面ワイヤー４の他端４
ｂをステンレス製のリードフレーム６の表面６ａにワイ
ヤーボンディングする。また、上記裏面導電体３に裏面
ワイヤー５の一端５ａをワイヤーボンディングする。上
記裏面ワイヤー５の他端５ｂを上記リードフレーム６の
裏面６ｂにワイヤーボンディングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、両面基板の表裏面の回
路間を電気的に接続する両面接続構造およびこの両面接
続構造を有する電子部品に関する。
【０００２】近年、システムの高機能化が進んでいる。
この中で、ハイブリッドＩＣなどの電子部品に対し高速
化および高集積化が要求されている。このため、プリン
ト配線基板の両面に、半導体ＩＣ、各種個別部品、配線
などを形成する構成が不可欠となっている。このような
両面基板の構成となれば、表裏面の配線間を接続する必
要がある。この接続は、スルーホールで行われていた。
しかし、両面基板にはスルーホールの面積が必要とな
り、電子部品の高密度化またはその小型化が図られてい
なかった。
【０００３】
【従来の技術】スルーホールで接続された従来の両面接
続構造を図１０に示す。図１０（Ａ）は平面図を示し、
図１０（Ｂ）は、図１０（Ａ）のＢ・Ｂ線断面図を示し
ている。両面基板１０には、スルーホール１１、１２が
形成されている。スルーホール１１は真円状のもので、
スルーホール１２は半円状のものであり、各スルーホー
ル１１、１２は両面基板１０の表裏面の配線間の電気的
接続をそれぞれ行っている。このスルーホール１１，１
２は、両面基板１０の表裏面に露出する接続部１１ａ，
１２ａと、両面基板１０を貫通した孔１１ｂ，１２ｂと
でそれぞれ構成される。このスルーホール１１、１２の
接続部１１ａ、１２ａには、ワイヤー１４の一端が接続
されている。このワイヤー１４の他端は、リードフレー
ム１５の表面に接続されている。このリードフレーム１
５は支持台１６上に固着されている。このように、従来
は、両面基板１０の接続および両面基板１０からの引出
しがスルーホール１１、１２を用いて行われていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
両面接続構造にあっては、スルーホール１１、１２で両
面基板１０の表裏面の配線の接続が行われているため、
両面基板１０には、スルーホール１１、１２の接続部１
１ａ，１２ａおよび孔１１ｂ，１２ｂの面積が必要とな
る。この面積を確保するため、両面基板１０に他の配線
などを形成することができず、高密度化または小型化の
妨げとなっていた。
【０００５】さらに、スルーホール１１、１２を得るた
め、両面基板１０に孔１１ｂ，１２ｂを形成しなければ
ならない。このため、スルーホール１１、１２を有しな
い通常の両面基板よりその機械的強度が弱かった。
【０００６】そして、両面基板１０がセラミック製であ
る場合、両面基板１０を焼き上げる際の孔１１ｂ，１２
ｂの径の誤差に対応するため、マスクの必要枚数が多か
った。
【０００７】また、両面基板をモジュ−ル化する場合、
図１１に示すような表裏面の接続にスルーホール１１、
１２を用いた特殊基板２０が必要となった。
【０００８】また、図１２に示すように、図１１の特殊
基板２０を並べて使用すると、隣接した半円状のスルー
ホール１２同士が電気的に接続される。このため、回路
的接続を有する閉ループ２１が生じる虞れがあった。
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、スルーホールを用いることなく両面接続および
引出しを行った両面接続構造およびこの両面接続構造を
有する電子部品を提供することを、その目的とする。
【００１０】
【課題を解決するための手段】上記課題は、以下の発明
の構成で解決される。
【００１１】請求項１の発明は、表面導電体が両面基板
の表面に形成され、裏面導電体が上記両面基板の裏面に
形成され、上記表面導電体と上記裏面導電体とが両面基
板の外方から電気的に接続されて構成した両面接続構造
である。
【００１２】また、請求項２の発明は、上記表面導電体
に表面ワイヤーの一端が接続され、この表面ワイヤーの
他端にリードフレームが接続され、上記裏面導電体に裏
面ワイヤーの一端が接続され、この裏面ワイヤーの他端
に上記リードフレームが接続されて構成した両面接続構
造である。
【００１３】また、請求項３の発明は、リードフレーム
が支持台に支持され、この支持台に凹部が形成され、こ
の凹部とリードフレームの裏面との隙間を介して上記裏
面ワイヤーの他端が上記リードフレームの裏面に接続さ
れ、上記リードフレームの表面に上記表面ワイヤーの他
端部が接続されて構成した両面接続構造である。
【００１４】また、請求項４の発明は、上記リードフレ
ームの各端子がそれぞれ３点以上で上記支持台に支持さ
れて構成した両面接続構造である。
【００１５】また、請求項５の発明は、両面基板と、こ
の両面基板の表面に設けられた表面用ＩＣチップと、こ
の表面用ＩＣチップの電極に接続された表面導電体と、
この表面導電体に接続された表面ワイヤーと、この表面
ワイヤーにその表面が接続されるリードフレームと、上
記両面基板の裏面に設けられた裏面用ＩＣチップと、こ
の裏面用ＩＣチップの電極に接続された裏面導電体と、
この裏面導電体および上記リードフレームの裏面に接続
された裏面ワイヤーと、で構成した電子部品である。
【００１６】
【作用】上述のように、請求項１の発明の両面接続構造
では、両面基板の表面に形成された表面導電体と裏面に
形成された裏面導電体との電気的接続が両面基板の外方
から行われている。このため、両面基板にスルーホール
を形成しなくても、表裏面が導通する。この結果、両面
基板には、スルーホールが不要であるので、高密度化ま
たは小型化を図ることができる。
【００１７】また、スルーホールを形成する必要が無い
ので、両面基板の機械的強度を低下させることが無い。
【００１８】さらに、両面基板がセラミック製である場
合、両面基板を焼き上げる際の孔径の誤差に対応する必
要が無いため、必要なマスクの数を減少させることがで
きる。
【００１９】そして、両面基板をモジュ−ル化する場
合、表裏面の電気的接続にスルーホールを用いた図１１
に示す特殊基板が不要である。このため、コストダウン
を図ることができる。
【００２０】また、モジュール化した両面基板を隣接さ
せて用いても、半円状のスルーホールが無いため、隣接
したモジュール同士の回路的接続がなくなり、回路的接
続を有する閉ループを回避することができる。
【００２１】一方、請求項２の発明の両面接続構造で
は、両面基板の表面に形成された表面導電体とその裏面
に形成された裏面導電体との電気的接続がリードフレー
ムを介して行われている。このため、リードフレームか
ら配線の引出しが行える。
【００２２】また、請求項３の発明の両面接続構造にあ
っては、上記支持台に凹部が形成され、この凹部とリー
ドフレームの裏面との隙間を介して裏面ワイヤーがリー
ドフレームの裏面に接続される。このため、裏面ワイヤ
ーを支持台で傷つけることがない。
【００２３】また、請求項４の発明の両面接続構造で
は、リードフレームの各端子がそれぞれ３点以上で支持
台に支持されるので、２点で支持される場合より安定で
ある。
【００２４】また、請求項５の発明の電子部品は、両面
基板の両面の導通をスルーホールを用いていないので、
高密度化または小型化を図ることができる。
【００２５】
【実施例】本発明の一実施例に係る両面接続構造を図１
に示す。
【００２６】図１に示すように、表面導電体２がセラミ
ックス製の両面基板１の表面１ａに形成されている。こ
の表面導電体２は、表面１ａで回路を形成している。ま
た、裏面導電体３が上記両面基板１の裏面１ｂに形成さ
れている。この裏面導電体３も、裏面１ｂで回路を形成
している。
【００２７】そして、上記表面導電体２に表面ワイヤー
４の一端４ａがワイヤーボンディングされている。この
表面ワイヤー４の他端４ｂがステンレス製のリードフレ
ーム６の表面６ａにワイヤーボンディングされている。
また、上記裏面導電体３に裏面ワイヤー５の一端５ａが
ワイヤーボンディングされている。
【００２８】そして、上記リードフレーム６は図２に示
すように、支持台７に支持されている。図２（Ａ）は斜
視図を示し、図２（Ｂ）は図２（Ａ）のＢ・Ｂ線断面図
を示す。この支持台７には凹部７ａが形成されている。
この凹部７ａとリードフレーム６の裏面６ｂとの隙間を
介して上記裏面ワイヤー５の他端５ｂが上記リードフレ
ーム６の裏面６ｂにワイヤーボンディングされている。
【００２９】したがって、支持台７の凹部７ａとリード
フレーム６の裏面６ｂとの隙間があるので、リードフレ
ーム６の同一先端部の両面６ａ，６ｂにワイヤーボンデ
ィングが可能となる。
【００３０】このような両面接続構造では、両面基板１
の表面１ａに形成された表面導電体２とその裏面１ｂに
形成された裏面導電体３との電気的接続が両面基板１の
外方、すなわち、リードフレーム６を介して行われてい
る。このため、両面基板１にスルーホールを形成しなく
ても、表面１ａの表面導電体２が裏面１ｂの裏面導電体
３と導通する。この結果、両面基板１には、スルーホー
ルが不要であるので、高密度化または小型化を図ること
ができる。
【００３１】また、スルーホールを形成する必要が無い
ので、両面基板１の機械的強度を低下させることが無
い。
【００３２】さらに、両面基板１がセラミック製である
場合、両面基板１を焼き上げる際の孔径の誤差に対応す
る必要が無いため、必要なマスクの数を減少させること
ができる。
【００３３】そして、両面基板１をモジュ−ル化する場
合、表面１ａと裏面１ｂとの電気的接続にスルーホール
を用いないため、図１１に示すような特殊基板が不要で
ある。このため、コストダウンを図ることができる。
【００３４】また、モジュール化した両面基板１を隣接
させて用いても、半円状のスルーホールが無いため、隣
接したモジュール同士の回路的接続が生じなくなり、回
路的接続を有する閉ループが回避できる。
【００３５】一方、両面基板１の表面１ａに形成された
表面導電体２と、その裏面１ｂに形成された裏面導電体
３との電気的接続がリードフレーム６を介して行われて
いるため、リードフレーム６から配線の引出しが行え
る。
【００３６】また、上記支持台７に凹部７ａが形成さ
れ、この凹部７ａとリードフレーム６の裏面６ｂとの隙
間を介して裏面ワイヤー５がリードフレーム６の裏面６
ｂにワイヤーボンディングされるため、裏面ワイヤー５
を支持台７で傷つけることがない。
【００３７】そして、図３にリードフレーム６を拡大し
た平面図を示す。このリードフレーム６の各端子６ａ，
６ｂ・・・には、突起部Ａ、Ｂが２個ごと設けられてい
る。突起部Ａは、各端子６ａ，６ｂ・・・の先端部の左
側にそれぞれ設けられ、突起部Ｂは、各端子６ａ，６ｂ
・・・の中部の右側にそれぞれ設けられている。各突起
部Ａ，Ｂは上記支持部７に接触し、直に支えられる部分
である。なお、図中破線は、リードフレーム６が電子部
品に組み込まれたときの切断線を示している。そして、
リードフレーム６が破線で切断されると、各端子６ａ，
６ｂ・・・は、２点で支持台７に支持される。
【００３８】次に、図４にリードフレームの変形例を示
す。このリードフレーム３０は、各端子３０ａ，３０ｂ
・・・は長さが違う。そして、短い方の端子３０ａの先
端部の左側には、突起部Ｃが、その先端部右側には、突
起部Ｄが設けられている。また、長い方の端子３０ｂの
先端部の左側には、突起部Ｅが、その先端部右側には、
突起部Ｆが設けられている。 また、図５に示すリード
フレームの変形例では、リードフレーム３１の各端子３
１ａ，３１ｂ・・・は長さが同じである。そして、端子
３１ａの中部の左側には突起部Ｇが、その中部右側には
突起部Ｈが、端子３１ｂの先端部の左側には突起部Ｉ
が、その先端部右側には突起部Ｊが設けられている。
【００３９】また、図６のリードフレームの変形例で
は、リードフレーム３２の各端子３３、３４・・・は長
さが同じである。そして、端子３１ａの先端部の左側に
は突起部３３ａが、その基端部の左側には突起部３３ｂ
が、その中部の右側には突起部３３ｃが、端子３４の先
端部の左側には突起部３４ａが、その基端部の左側には
突起部３４ｂが、その中部の右側には突起部３４ｃが設
けられている。このように、各端子３３、３４・・・に
は、突起部が３箇所それぞれ形成されている。このた
め、リードフレーム３２の各端子３３、３４・・・が上
記支持台７に３点で支持される。したがって、図３〜図
５のリードフレーム６、３０、３１の場合の２点支持よ
り安定である。
【００４０】図７に支持台７を示す。図７（Ａ）はその
平面図を、図７（Ｂ）はその正面図を、図７（Ｃ）はそ
の右側面図を示す。この支持部７には凹部７ａが形成さ
れている。換言すると、櫛歯状の突部が形成されてい
る。
【００４１】図８に支持台の変形例（１）を示す。図８
（Ａ）はその平面図を、図７（Ｂ）はその正面図を、図
７（Ｃ）はその右側面図を示している。この支持部４０
には凹部４０ａが溝状に形成されている。
【００４２】次に、上記両面接合構造を有する電子部品
を説明する。この電子部品はハイブリッドＩＣであり、
図９にその断面図を示す。
【００４３】この電子部品は、両面基板１を備えてい
る。この両面基板１の表面１ａには、表面用ＩＣチップ
５０が設けられている。この表面用ＩＣチップ５０の各
電極には、表面導電体２がそれぞれ電気的に接続されて
いる。この表面導電体２には、表面ワイヤー４がワイヤ
ーボンディングされる。この表面ワイヤー４はリードフ
レーム６の各端子の表面６ａにもワイヤーボンディング
される。
【００４４】また、上記両面基板１の裏面１ｂには、裏
面用ＩＣチップ５１が設けられている。この裏面用ＩＣ
チップ５１の電極に裏面導電体３が電気的に接続されて
いる。この裏面導電体３および上記リードフレーム６の
各端子の裏面６ｂには、裏面ワイヤー５がワイヤーボン
ディングされる。
【００４５】そして、リードフレーム６の各端子を露出
させるように、樹脂５２で覆われている。このような電
子部品は、両面基板１の両面の導通をスルーホールを用
いていないので、スルーホールの分だけ高密度化され
る。換言すると、スルーホールを形成しない量だけ小型
化が可能である。
【００４６】
【発明の効果】以上のように請求項１の発明によれば、
両面基板の表面に形成された表面導電体と裏面に形成さ
れた裏面導電体との電気的接続が両面基板の外方から行
われているため、両面基板にスルーホールを形成しなく
ても、表裏面が導通する。この結果、両面基板には、ス
ルーホールが不要であるので、高密度化または小型化を
図ることができる。また、スルーホールを形成する必要
が無いので、両面基板の機械的強度を低下させることが
無い。さらに、両面基板がセラミック製である場合、両
面基板を焼き上げる際の孔径の誤差に対応する必要が無
いため、必要なマスクの数を減少させることができる。
そして、両面基板をモジュ−ル化する場合、表裏面の電
気的接続にスルーホールを用いた図１１に示すような特
殊基板が不要である。このため、コストダウンを図るこ
とができる。また、モジュール化した両面基板を隣接さ
せて用いても、半円状のスルーホールが無いため、隣接
したモジュール同士の回路的接続がなくなり、回路的接
続を有する閉ループを回避することができる。
【００４７】また、請求項２の発明によれば、両面基板
の表面に形成された表面導電体とその裏面に形成された
裏面導電体との電気的接続がリードフレームを介して行
われているため、リードフレームから配線の引出しを行
こなうことができる。
【００４８】また、請求項３の発明によれば、上記支持
台に凹部が形成され、この凹部とリードフレームの裏面
との隙間を介して裏面ワイヤーがリードフレームの裏面
に接続されるため、裏面ワイヤーを支持台で傷つけるこ
とがない。
【００４９】また、請求項４の発明によれば、リードフ
レームの各端子が３点以上で支持台に支持されるので、
２点で支持される場合より安定である。
【００５０】また、請求項５の発明によれば、両面基板
の両面の導通をスルーホールを用いていないので、電子
部品の高密度化を図ることができる。または、電子部品
の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る両面接続構造を示す図
である。
【図２】図１の両面接続構造の具体例を示す図である。
【図３】図１のリードフレームの説明図である。
【図４】図１のリードフレームの変形例１の説明図であ
る。
【図５】図１のリードフレームの変形例２の説明図であ
る。
【図６】図１のリードフレームの変形例３の説明図であ
る。
【図７】図１の支持台の説明図である。
【図８】図１の支持台の変形例１の説明図である。
【図９】本発明の電子部品を示す図である。
【図１０】従来の両面接続構造の説明図である。
【図１１】従来の特殊基板を示す図である。
【図１２】従来の特殊基板を複数用いた図である。
【符号の説明】
１ 両面基板 １ａ 表面 １ｂ 裏面 ２ 表面導電体 ３ 裏面導電体 ４ 表面ワイヤー ４ａ 一端 ４ｂ 他端 ５ 裏面ワイヤー ５ａ 一端 ５ｂ 他端 ６、３０、３１、３２ リードフレーム ６ａ 表面 ６ｂ 裏面 ３３〜３７ 端子 ７、４０ 支持台 ７ａ，４０ａ 凹部 ５０ 表面用ＩＣチップ ５１ 裏面用ＩＣチップ ５２ 樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江口 健一 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 中尾 滋 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面導電体（２）が両面基板（１）の表
    面（１ａ）に形成され、 裏面導電体（３）が上記両面基板（１）の裏面に形成さ
    れ、 上記表面導電体（２）と上記裏面導電体（３）とが両面
    基板（１）の外方から電気的に接続されることを特徴と
    する両面接続構造。
  2. 【請求項２】 上記表面導電体（２）に表面ワイヤー
    （４）の一端（４ａ）が接続され、 この表面ワイヤー（４）の他端（４ｂ）にリードフレー
    ム（６）が接続され、 上記裏面導電体（３）に裏面ワイヤー（５）の一端（５
    ａ）が接続され、 この裏面ワイヤー（５）の他端（５ｂ）に上記リードフ
    レーム（６）が接続されたことを特徴とする請求項１記
    載の両面接続構造。
  3. 【請求項３】 リードフレーム（６）が支持台（７、４
    ０）に支持され、 この支持台（７、４０））に凹部（７ａ，４０ａ）が形
    成され、 この凹部（７ａ，４０ａ）とリードフレーム（６）の裏
    面（６ｂ）との隙間を介して上記裏面ワイヤー（５）の
    他端（５ｂ）が上記リードフレーム（６）の裏面（６
    ｂ）に接続され、 上記リードフレーム（６）の表面（６ａ）に上記表面ワ
    イヤー（４）の他端部（４ｂ）が接続されたことを特徴
    とする請求項２記載の両面接続構造。
  4. 【請求項４】 上記リードフレーム（３２）の各端子
    （３３、３４・・・）がそれぞれ３点以上で上記支持台
    （７、４０）に支持されることを特徴とする請求項３記
    載の両面接続構造。
  5. 【請求項５】 両面基板（１）と、 この両面基板（１）の表面（１ａ）に設けられた表面用
    ＩＣチップ（５０）と、 この表面用ＩＣチップ（５０）の電極に接続された表面
    導電体（２）と、 この表面導電体（２）に接続された表面ワイヤー（４）
    と、 この表面ワイヤー（４）にその表面（６ａ）が接続され
    るリードフレーム（６）と、 上記両面基板（１）の裏面（１ｂ）に設けられた裏面用
    ＩＣチップ（５１）と、 この裏面用ＩＣチップ（５１）の電極に接続された裏面
    導電体（３）と、 この裏面導電体（３）および上記リードフレーム（６）
    の裏面（６ｂ）に接続された裏面ワイヤー（５）と、 を備えたことを特徴とする電子部品。
JP6076163A 1994-04-14 1994-04-14 両面接続構造および電子部品 Withdrawn JPH07283266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6076163A JPH07283266A (ja) 1994-04-14 1994-04-14 両面接続構造および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6076163A JPH07283266A (ja) 1994-04-14 1994-04-14 両面接続構造および電子部品

Publications (1)

Publication Number Publication Date
JPH07283266A true JPH07283266A (ja) 1995-10-27

Family

ID=13597405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6076163A Withdrawn JPH07283266A (ja) 1994-04-14 1994-04-14 両面接続構造および電子部品

Country Status (1)

Country Link
JP (1) JPH07283266A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
JP3925615B2 (ja) 半導体モジュール
JP2568748B2 (ja) 半導体装置
JP2002158420A (ja) プリント基板の電源線および信号線の接続方法ならびに電気機器
JPH07283266A (ja) 両面接続構造および電子部品
JPH0966689A (ja) Ｉｃカード
JP2894796B2 (ja) 配線ガラス基板と回路基板との接続方法
JPH02250388A (ja) 混成集積回路
JPH09102657A (ja) 電子内視鏡の固体撮像素子用回路基板
JP3510475B2 (ja) 変換モジュール
JPH0475032A (ja) 配線方法およびそれを用いた液晶パネルの実装構造
JP2002290002A (ja) プリント板
JPH0471260A (ja) 電子部品
JP3404275B2 (ja) 複数基板からなるモジュール及びその製造方法
JPH11260959A (ja) 半導体パッケージ
JPH05167202A (ja) フレックスリジット基板
JPH064605Y2 (ja) 混成集積回路
JPS62200788A (ja) 多層プリント板
JPS62208691A (ja) 両面実装型混成集積回路
JPH0722091A (ja) 接続端子
JPH11307212A (ja) コネクタ装置
JPH07162122A (ja) プリント回路基板の配線構造
JPH04131926U (ja) チツプ部品およびチツプターミナル
JPH04111460A (ja) 混成集積回路装置
JPS63291490A (ja) 電子部品搭載用基板
JPH06232522A (ja) 印刷配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010703