CN219658704U - 基板及封装结构 - Google Patents
基板及封装结构 Download PDFInfo
- Publication number
- CN219658704U CN219658704U CN202320520987.4U CN202320520987U CN219658704U CN 219658704 U CN219658704 U CN 219658704U CN 202320520987 U CN202320520987 U CN 202320520987U CN 219658704 U CN219658704 U CN 219658704U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- metal layer
- driving chip
- side power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 129
- 238000010586 diagram Methods 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Abstract
本实用新型提供一种基板。所述基板具有金属层,所述金属层包括驱动芯片连接线路,其中,所述驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路,如此基板能够兼顾倒装焊接和引线键合两种封装形式,可以用于封装倒装焊接或引线键合两种封装形式的驱动芯片,在满足性能需求的情况下,大幅度减少了芯片设计制造的时间,降低了成本。本实用新型还提供一种包括上述基板的封装结构。
Description
技术领域
本实用新型涉及半导体封装技术领域,特别涉及一种基板及一种封装结构。
背景技术
终端设备需要电源维持正常使用,通常在终端设备中设置有电源管理芯片;在使用时,电源管理芯片一方面将终端设备中电池的电量分配给其他不同的组件;另一方面接收外部组件提供的充电电压,为电池充电。电源管理芯片通常为包括封装载体、功率芯片和驱动芯片的封装结构。
由于电源管理芯片的特殊性,在封装流程中存在框架与基板两种不同的封装载体,同时也存在打线(WireBonding,WB)和倒装芯片(FlipChip,FC)两种封装形式,这两种封装形式呈现出的晶片信号排布逻辑是不同的。目前为了满足WB和FC两种封装形式的不同需求,需要设计生产两种封装类型的晶片,导致芯片设计制造的时间较长,成本较高。
实用新型内容
本实用新型提供一种基板,能够兼顾WB和FC两种封装形式,可以用于封装WB或FC两种封装形式的驱动芯片,在满足性能需求的情况下,大幅度减少了芯片设计制造的时间,降低了成本。
为了实现上述目的,本实用新型提供一种基板。所述基板具有金属层,所述金属层包括驱动芯片连接线路,其中,所述驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路。
可选的,所述基板的正面包括用于安装驱动芯片的驱动芯片放置区,所述第一连接线路和所述第二连接线路从所述驱动芯片放置区引出。
可选的,所述金属层包括至少两层布线金属层,各所述布线金属层的驱动芯片连接线路均包括所述第一连接线路和所述第二连接线路。
可选的,各所述布线金属层的第一连接线路相互之间电连接,各所述布线金属层的第二连接线路相互之间电连接。
可选的,所述金属层还包括底部金属层,所述底部金属层包括外露的引脚,与所述底部金属层相邻的所述布线金属层的第一连接线路和第二连接线路均与所述引脚电连接。
可选的,所述基板的正面还包括放置低侧功率芯片的低侧功率芯片放置区和放置高侧功率芯片的高侧功率芯片放置区,所述第一连接线路和所述第二连接线路连接所述低侧功率芯片放置区与所述驱动芯片放置区,并连接所述高侧功率芯片放置区与所述驱动芯片放置区。
可选的,所述金属层包括连接地信号的地平面区域,所述地平面区域内铺满金属。
本实用新型还提供一种封装结构。所述封装结构包括上述的基板以及安装在所述基板上的驱动芯片,所述驱动芯片与所述基板的金属层的驱动芯片连接线路电连接。
可选的,所述驱动芯片为倒装焊接封装类型并与所述第一连接线路电连接,或者,所述驱动芯片为引线键合封装类型并与所述第二连接线路电连接。
可选的,所述封装结构还包括低侧功率芯片和高侧功率芯片,所述驱动芯片为倒装焊接封装类型时,所述低侧功率芯片和所述高侧功率芯片均采用倒装焊接封装类型。
可选的,倒装焊接封装类型的驱动芯片的正面具有凸点,所述凸点与所述第一连接线路连接。
可选的,引线键合封装类型的驱动芯片与所述第二连接线路之间通过金属线连接。
本实用新型提供的基板和封装结构中,基板具有金属层,金属层包括驱动芯片连接线路,其中,驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路,即基板的设计兼顾了倒装焊接和引线键合两种封装形式,从而倒装焊接封装类型的驱动芯片以及引线键合封装类型的驱动芯片均可以封装在基板上,而不需要根据基板设计相应封装类型的驱动芯片,在满足性能需求的情况下,大幅度减少了芯片设计制造的时间,降低了成本。此外,由于基板满足了倒装焊接和引线键合两种封装形式的不同需求,从而可以最大程度在更有利、更关键的设计要求性能点上进行选择,以满足各种不同的需求。
附图说明
为了更好地描述和说明这里公开的那些实用新型的实施例和/或示例,可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的实用新型、目前描述的实施例和/或示例以及目前理解的这些实用新型的最佳模式中的任何一者的范围的限制。
图1为一种以引线键合形式封装驱动芯片对应的信号连接关系示意图。
图2为一种以倒装焊接形式封装驱动芯片对应的信号连接关系示意图。
图3为本实用新型一实施例提供的倒装焊接形式的封装结构的示意图。
图4为本实用新型一实施例提供的引线键合形式的封装结构的示意图。
图5为本实用新型一实施例提供的基板的金属层的驱动芯片连接线路的平面总示意图。
图6为本实用新型一实施例提供的基板的顶部金属层的平面示意图。
图7为本实用新型一实施例提供的基板的中间金属层的平面示意图。
图8为本实用新型一实施例提供的基板的底部金属层的平面示意图。
图9为本实用新型一实施例提供的基底的底部金属层底面露出部分的图案示意图。
附图标记说明:
10-基板;101-顶部金属层;101a-驱动芯片放置区;101b-低侧功率芯片放置区;101c-高侧芯片放置区;101d-引线载体;102-中间金属层;103-底部金属层;103a-引脚;104-层间介电层;105-顶部保护层;106-底部保护层;107-导电柱;108-焊盘;20-驱动芯片;201-再分布式导电层;202-凸点;202a-凸柱;202b-焊料层;203-贴片胶;30-金属线;40-塑封体。
具体实施方式
以下结合附图和具体实施例对本实用新型作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图1为一种以引线键合形式封装驱动芯片对应的信号连接关系示意图。图2为一种以倒装焊接形式封装驱动芯片对应的信号连接关系示意图。参考图1所示,采用引线键合(WB)封装形式时,直接使用金属线一一连接对应的引脚103a和焊盘108即可。参考图2所示,采用倒装焊接(FC)封装形式时,由于信号之间存在大量的交叉,故需要至少两层线路层进行走线连接,再加上对外部的引脚的要求,则基板需要至少三层,才能满足设计需要。
参考图1和图2所示,倒装焊接和引线键合两种不同封装形式的信号连接关系存在镜像反转关系。在以往的设计中,一种基板只能满足一种设计下的晶片,当使用另一种设计的晶片时,则会引起所有信号连接关系的反转、交叉,这时候想要满足连接关系,则需要基板可以实现较为复杂的内部结构。
为此,本实用新型提供一种基板和一种封装结构。
图3为本实用新型一实施例提供的倒装焊接形式的封装结构的示意图。图4为本实用新型一实施例提供的引线键合形式的封装结构的示意图。参考图3和图4所示,本实施例提供的封装结构包括基板10以及安装在基板10上的驱动芯片20,驱动芯片20与基板10的金属层的驱动芯片连接线路电连接。
图5为本实用新型一实施例提供的基板的金属层的驱动芯片连接线路的平面总示意图。参考图5所示,基板10具有金属层,所述金属层包括驱动芯片连接线路,其中,所述驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路,从而基板10能够兼顾引线键合和倒装焊接两种封装形式,可以用于封装引线键合或倒装焊接两种封装形式的驱动芯片,在满足性能需求的情况下,大幅度减少了芯片设计制造的时间,降低了成本。
本实施例中,基板的金属层包括至少两层布线金属层,各布线金属层的驱动芯片连接线路均包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路。各布线金属层的第一连接线路相互之间电连接,各布线金属层的第二连接线路相互之间电连接。
示例性的,参考图3和图4所示,基板10的至少两层布线金属层可以包括顶部金属层101以及位于顶部金属层101下方的中间金属层102。
图6为本实用新型一实施例提供的基板的顶部金属层的平面示意图。参考图6所示,本实施例中,顶部金属层101的驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路。
图7为本实用新型一实施例提供的基板的中间金属层的平面示意图。参考图7所示,本实施例中,中间金属层102的驱动芯片连接线路也包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路。
参考图5至图7所示,顶部金属层101的第一连接线路与中间金属层102的第一连接线路电连接,以实现倒装焊接封装类型的驱动芯片的电信号传输。顶部金属层101的第二连接线路与中间金属层102的第二连接线路电连接,以实现引线键合封装类型的驱动芯片的电信号传输。
需要说明的是,图3和图4中,基板10具有一个中间金属层102,但不限于此。在其它实施例中,基板10可以具有两个以上的中间金属层102,以实现更加复杂的电路连接。
参考图3和图4所示,基板10的金属层还包括底部金属层103,底部金属层103位于中间金属层102的下方。
图8为本实用新型一实施例提供的基板的底部金属层的平面示意图。图9为本实用新型一实施例提供的基底的底部金属层底面露出部分的图案示意图。参考图8和图9所示,底部金属层103包括外露的引脚103a,该引脚103a用于输出驱动芯片20的信号或向驱动芯片20输入信号,与底部金属层相邻的中间金属层102的第一连接线路和第二连接线路均与引脚103a电连接。
需要说明的是,底部金属层103的引脚103a的设计根据外部电路的连接需求设计,且顶部金属层101和中间金属层102的电路设计可以根据底部金属层103的线路设计来设计,如此可以避免由于基板10金属层的线路设计变化而导致外部电路设计需要变化的问题。
本实施例中,顶部金属层101、中间金属层102和底部金属层103的材料均可以为铜(Cu),但不限于此。
参考图3和图4所示,基板10的金属层之间设置有层间介电层104,层间介电层104的材料可以包括环氧树脂。金属层之间可以设置有导电柱107,导电柱107可以贯穿相连的金属层之间的层间介电层104以实现金属层间的互连。导电柱107例如可以为铜柱。导电柱107可以通过激光钻孔或机械钻孔的方式在层间介电层104中开出导通孔,再在导通孔内填充导电材料形成。导通孔的截面形状可以为圆形或矩形等。
为了避免金属层氧化并减少金属层被污染而导致短路的风险,顶部金属层101的顶面上可以设置有顶部保护层105,底部金属层103的底面上可以设置有底部保护层106。
顶部保护层105和底部保护层106的材料可以相同,例如均为阻焊油墨,但不限于此。顶部保护层105具有露出部分顶部金属层101的开窗,以便设置于基板10上的芯片能够与基板10内的金属层电连接。
参考图9所示,底部保护层106也具有露出部分底部金属层103的开窗,部分外露的底部金属层103可以作为引脚103a,以便基板与外部电路相连接,达到要求的电气连接关系,此外大片外露的底部金属层103可以传输信号,也可以用于辅助基板10散热。
参考图3和图6所示,基板的正面即顶部金属层101的顶面包括驱动芯片放置区101a,驱动芯片20的安装在驱动芯片放置区101a内,顶部金属层101的第一连接电路和第二连接电路从驱动芯片放置区101a引出。
一实施例中,参考图3和图6所示,驱动芯片20可以为倒装焊接封装类型,即驱动芯片20通过倒装焊接形式封装,且倒装焊接封装类型的驱动芯片20安装在基板10上时与顶部金属层101的第一连接线路电连接。
参考图3所示,倒装焊接封装类型的驱动芯片20的正面具有再分布式导电层201。再分布式导电层201的材料例如为铜,再分布式导电层201的厚度例如10μm,但不限于此。
倒装焊接封装类型的驱动芯片20的正面具有凸点202,凸点202位于再分布式导电层201上,且凸点202通过再分布式导电层201与驱动芯片20连接。参考图3所示,倒装焊接封装类型的驱动芯片20正面的凸点202与顶部金属层101的第一连接线路连接。其中,采用凸点202和倒装工艺可以实现较小的互联阻抗和较大的电流承载能力。
具体的,凸点202可以包括位于再分布式导电层201上的凸柱202a以及位于凸柱202a端部的焊料层202b;将该驱动芯片20安装在基板10的顶面上时,焊料层202b将驱动芯片20焊接在基板10的顶部金属层101上。凸柱202a可以为铜柱,凸柱202a的截面可以为圆形且高度可以为80μm~90μm。焊料层202b可以为7μm~20μm的锡层,焊料层202b还可以为2μm~3μm的NiPdAu层,但不限于此。焊料层202b可以通过电镀工艺形成。
本实施例中,基板10的金属层包括连接地信号的地平面区域,即顶部金属层101、中间金属层102和/或底部金属层103具有地平面区域,地平面区域内铺满金属形成大面积铺设的金属片,如此连接地信号的地平面区域能够隔离其它信号的干扰,提高信号的质量。
需要说明的是,在空间允许的情况下,金属层中的线路,例如第一连接线路和/或第二连接线路的线宽可以尽量加大,如此可以提供更大的通流量,提高基板的电性能。若金属层的线路存在信号线阻抗匹配的要求,可根据不同的需要进行不同的阻抗匹配设计,例如根据阻抗要求以及金属层的厚度设计线路的线宽来满足阻抗要求,如此有利于提高信号的稳定性,提高信号质量。
一实施例中,参考图4和图6所示,驱动芯片20可以为引线键合封装类型,即驱动芯片20通过引线键合形式封装,且引线键合封装类型的驱动芯片20安装在基板10上时与顶部金属层101的第二连接线路电连接。
参考图4所示,引线键合封装类型的驱动芯片20的背面设置有贴片胶203,引线键合封装类型的驱动芯片20通过贴片胶203背面朝下的粘贴在基板10上。贴片胶203可以为DAF膜,DAF膜的厚度可以为10μm,但不限于此。贴片胶203还可以为红胶或导电银浆等,可以根据不同的要求选择对应的材料。
引线键合封装类型的驱动芯片20的正面也可以具有再分布式导电层201,且再分布式导电层201上具有绝缘层(图中未示出),其中,绝缘层具有露出部分再分布式导电层201的开窗,且开窗内的再分布式导电层201上电镀有铝、金、或银等金属层,以提高后续引线的连接可靠性。
参考图4所示,为了适应引线键合封装形式,基板10的顶部金属层101可以包括引线载体101d(finger),引线载体101d可以作为基板10承载金属线30的载体。引线载体101d表面可以电镀有金层或镍金层等。金属线30连接再分布式导电层201和引线载体101d,金属线30可以为铜线或金线等,铜线的直径可以为20μm等。
需要说明的是,引线载体101d可以属于顶部金属层101的第二连接线路的一部分,也就是把说,引线键合封装类型的驱动芯片20与顶部金属层101的第二连接线路之间通过金属线30连接。
本实施例中,驱动芯片20可以为处理后的半导体晶片,其厚度可以为0.17mm~0.21mm,但不限于此。封装结构的尺寸可以为5mm×5mm,但不限于此。
参考图5所示,基板10的正面还可以包括低侧功率芯片放置区101b和高侧功率芯片放置区101c。封装结构可以包括低侧功率芯片和高侧功率芯片,低侧功率芯片安装在低侧功率芯片放置区101b内并与低侧功率芯片放置区101b内的顶部金属层电连接,高侧功率芯片安装在高侧功率芯片放置区101c内并与高侧功率芯片放置区101c内的顶部金属层电连接。
本实施例中,金属层的驱动芯片连接线路的第一连接线路和第二连接线路连接低侧功率芯片放置区101b与驱动芯片放置区101a,并连接高侧功率芯片放置区101c与驱动芯片放置区101a。
本实施例中,低侧功率芯片、高侧功率芯片和驱动芯片20可以为相互独立的芯片,从而低侧功率芯片、高侧功率芯片和驱动芯片20可以单独制作,可以使得芯片的尺寸更小,有利于解决芯片损坏或破裂问题,且由于驱动芯片20的面积较功率芯片小且使用的掩模版数量较功率芯片多,如此占芯片总面积较大比例的两颗功率芯片可以用更少数量的掩模版加工,而不需要使用和驱动芯片一样多的掩模版,有助于降低成本。
优选的,驱动芯片20的封装形式与低侧功率芯片和高侧功率芯片的封装形式相同。示例性的,驱动芯片为倒装焊接封装类型时,低侧功率芯片和高侧功率芯片均采用倒装焊接封装类型;驱动芯片为引线键合封装类型时,低侧功率芯片和高侧功率芯片均采用引线键合封装类型,从而驱动芯片20、低侧功率芯片和高侧功率芯片可以在同一工艺步骤中封装,如此有助于简化工艺流程。
参考图3和图4所示,封装结构还可以包括塑封体40,塑封体40位于基板10上且包覆安装在基板10上的芯片。塑封体40的材料可以为环氧塑封料(EMC)。环氧塑封料中可以添加有填充物,填充物可以为球形二氧化硅,球形二氧化硅的直径最大可以为55μm,但不限于此。
本实施例的封装结构可以为电源管理芯片,但不限于此。
本实用新型提供的基板和封装结构中,基板10具有金属层,金属层包括驱动芯片连接线路,其中,驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路,即基板的设计兼顾了倒装焊接和引线键合两种封装形式,从而倒装焊接封装类型的驱动芯片以及引线键合封装类型的驱动芯片均可以封装在基板上,而不需要根据基板设计相应封装类型的驱动芯片,在满足性能需求的情况下,大幅度减少了芯片设计制造的时间,降低了成本。此外,由于基板满足了倒装焊接和引线键合两种封装形式的不同需求,从而可以最大程度在更有利、更关键的设计要求性能点上进行选择,以满足各种不同的需求。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型权利范围的任何限定,任何本领域技术人员在不脱离本实用新型的精神和范围内,都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改,因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本实用新型技术方案的保护范围。
Claims (11)
1.一种基板,其特征在于,所述基板具有金属层,所述金属层包括驱动芯片连接线路,其中,所述驱动芯片连接线路包括用于倒装焊接的第一连接线路和用于引线键合连接的第二连接线路,所述基板的正面包括驱动芯片放置区,所述驱动芯片放置区用于安装引线键合封装类型或倒装焊接封装类型的驱动芯片,所述第一连接线路和所述第二连接线路从所述驱动芯片放置区引出。
2.如权利要求1所述的基板,其特征在于,所述金属层包括至少两层布线金属层,各所述布线金属层的驱动芯片连接线路均包括所述第一连接线路和所述第二连接线路。
3.如权利要求2所述的基板,其特征在于,各所述布线金属层的第一连接线路相互之间电连接,各所述布线金属层的第二连接线路相互之间电连接。
4.如权利要求2或3所述的基板,其特征在于,所述金属层还包括底部金属层,所述底部金属层包括外露的引脚,与所述底部金属层相邻的所述布线金属层的第一连接线路和第二连接线路均与所述引脚电连接。
5.如权利要求1所述的基板,其特征在于,所述基板的正面还包括放置低侧功率芯片的低侧功率芯片放置区和放置高侧功率芯片的高侧功率芯片放置区,所述第一连接线路和所述第二连接线路连接所述低侧功率芯片放置区与所述驱动芯片放置区,并连接所述高侧功率芯片放置区与所述驱动芯片放置区。
6.如权利要求1所述的基板,其特征在于,所述金属层包括连接地信号的地平面区域,所述地平面区域内铺满金属。
7.一种封装结构,其特征在于,包括如权利要求1至6任一项所述的基板以及安装在所述基板上的驱动芯片,所述驱动芯片与所述基板的金属层的驱动芯片连接线路电连接。
8.如权利要求7所述的封装结构,其特征在于,所述驱动芯片为倒装焊接封装类型并与所述第一连接线路电连接,或者,所述驱动芯片为引线键合封装类型并与所述第二连接线路电连接。
9.如权利要求8所述的封装结构,其特征在于,所述封装结构还包括低侧功率芯片和高侧功率芯片,所述驱动芯片为倒装焊接封装类型时,所述低侧功率芯片和所述高侧功率芯片均采用倒装焊接封装类型。
10.如权利要求9所述的封装结构,其特征在于,倒装焊接封装类型的驱动芯片的正面具有凸点,所述凸点与所述第一连接线路连接。
11.如权利要求9所述的封装结构,其特征在于,引线键合封装类型的驱动芯片与所述第二连接线路之间通过金属线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320520987.4U CN219658704U (zh) | 2023-03-13 | 2023-03-13 | 基板及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320520987.4U CN219658704U (zh) | 2023-03-13 | 2023-03-13 | 基板及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219658704U true CN219658704U (zh) | 2023-09-08 |
Family
ID=87881208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320520987.4U Active CN219658704U (zh) | 2023-03-13 | 2023-03-13 | 基板及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219658704U (zh) |
-
2023
- 2023-03-13 CN CN202320520987.4U patent/CN219658704U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107919345B (zh) | 芯片的叠层封装结构及叠层封装方法 | |
US6201302B1 (en) | Semiconductor package having multi-dies | |
US5726489A (en) | Film carrier semiconductor device | |
US6642610B2 (en) | Wire bonding method and semiconductor package manufactured using the same | |
US8952551B2 (en) | Semiconductor package and method for fabricating the same | |
US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
US5442231A (en) | Semiconductor device | |
EP1256980A2 (en) | Ball grid array package with a heat spreader and method for making the same | |
US7944043B1 (en) | Semiconductor device having improved contact interface reliability and method therefor | |
JP2011517069A (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
US6864588B2 (en) | MCM package with bridge connection | |
US6423580B2 (en) | Method for manufacturing a dual chip package | |
US6972483B1 (en) | Semiconductor package with improved thermal emission property | |
US7638862B2 (en) | Die attach paddle for mounting integrated circuit die | |
US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US20100289145A1 (en) | Wafer chip scale package with center conductive mass | |
CN218730939U (zh) | 晶圆组件和层叠封装结构 | |
CN219658704U (zh) | 基板及封装结构 | |
US20070235862A1 (en) | Hybrid flip-chip and wire-bond connection package system | |
US7808088B2 (en) | Semiconductor device with improved high current performance | |
KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
US20060108677A1 (en) | Multi-chip package and method of fabricating the same | |
KR100302594B1 (ko) | 반도체패키지용부재,반도체패키지및그제조방법 | |
CN218333783U (zh) | 芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |