JPH04139837A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH04139837A
JPH04139837A JP26361790A JP26361790A JPH04139837A JP H04139837 A JPH04139837 A JP H04139837A JP 26361790 A JP26361790 A JP 26361790A JP 26361790 A JP26361790 A JP 26361790A JP H04139837 A JPH04139837 A JP H04139837A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
relay substrate
relay board
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26361790A
Other languages
English (en)
Inventor
Yukihiro Okuhara
奥原　幸弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP26361790A priority Critical patent/JPH04139837A/ja
Publication of JPH04139837A publication Critical patent/JPH04139837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体チップをリードフレームに直接でなく
、絶縁ベースに金属配線された中継基板を介し、搭載す
る半導体装置用リードフレームに関する。
［従来の技術］ 従来は第３図に示すように、中継基板１を搭載する半導
体装置用リードフレーム２のアイランド部３は平面であ
った。
［発明が解決しようとする課題］ しかし、アイランド部３に中継基板１を搭載する際、中
継基板１の位置がばらつきやすく、さらに中継基板１の
上に半導体チップ４を搭載すると、ここでも半導体チッ
プ４の位置がばらつくため２重のばらつきが相乗して中
継基板１の所定の位置に半導体チップ４が載らないとい
う課題を有していた。
そこで本発明は従来のこのような課題を解決するために
、半導体装置用リードフレームのアイランド部に凸部を
設けることで中継基板の位置決めを行い中継基板搭載時
の位置ずれをなくすことを目的としている。
［課題を解決するための手段］ 前述の課題を解決するため、本発明の半導体装置用リー
ドフレームは、１個以上の半導体チップをリードフレー
ムに直接でなく、絶縁ベースに金属配線された中継基板
を介し搭載する半導体装置用リードフレームに於て、ア
イランド部に凸部を有する事を特徴とする。
［実施例］ 以下に本発明の実施例を図面にもとすいて説明する。
第１図に於て、半導体装置用リードフレーム２のアイラ
ンド部３に接着剤５を介し、中継基板１が搭載されてい
る。さらに中継基板１の上に半導体チップ４が接着剤５
によって固着される。半導体チップ４の電極と中継基板
１の金属配線部に導電性ワイヤー６でワイヤーボンディ
ングされ、中継基板１の金属配線のもう一方の端部とイ
ンナーリード部７へさらに導電性ワイヤー６でワイヤー
ボンディングされている。
ここで、アイランド部３の中継基板１の搭載部は、エツ
チングによって凹みがつけられ、つまり、アイランド部
３の外周に凸部８が有ることで中継基板１の搭載時、凸
部８がガイドとなり中継基板１の位置がずれることなく
安定した実装が可能となる。
第２図は別の実施例で、アイランド部３の外周を曲げ加
工によって凸部８を作ったものである。この例は、アイ
ランド部３が非常に薄いくて、第１図のようなエツチン
グによる加工が困難な場合に、曲げ加工により凸部８を
提供する事ができる。
［発明の効果］ 本発明の半導体装置用リードフレームは以上説明したよ
うにアイランド部に凸部を設けるといった簡単な構造に
よって、中継基板搭載時の位置決めができるといった効
果がある。
４、
【図面の簡単な説明】
第１図は、本発明の実施例を示す縦断面図。 第２図は、本発明の別の実施例を示す縦断面図。第３図
は、従来の半導体装置用リードフレームを示す縦断面図
である。 １・・・・・中継基板 ２・・・・・半導体装置用リードフレーム３・・・・・
アイランド部 ４・・・・・半導体チップ ５・・・・・接着剤 ６・・・・・導電性ワイヤー ７・・・・・インナーリード部 ８・・・・・凸部 以上 出願人　セイコーエプソン株式会社

Claims (1)

    【特許請求の範囲】
  1. 　１個以上の半導体チップをリードフレームに直接でな
    く、絶縁ベースに金属配線された中継基板を介し搭載す
    る半導体装置用リードフレームに於て、アイランド部に
    凸部を有する事を特徴とする半導体装置用リードフレー
    ム。
JP26361790A 1990-10-01 1990-10-01 半導体装置用リードフレーム Pending JPH04139837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26361790A JPH04139837A (ja) 1990-10-01 1990-10-01 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26361790A JPH04139837A (ja) 1990-10-01 1990-10-01 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH04139837A true JPH04139837A (ja) 1992-05-13

Family

ID=17392027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26361790A Pending JPH04139837A (ja) 1990-10-01 1990-10-01 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH04139837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248889A (ja) * 2008-01-15 2012-12-13 Dainippon Printing Co Ltd 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
JPH04139837A (ja) 半導体装置用リードフレーム
KR19980044211A (ko) 반도체 패키지 및 그 제조방법
KR200153438Y1 (ko) 탭테이프를 이용한 칩스케일 패키지
JPH10321651A (ja) 半導体装置
JPH02153557A (ja) 樹脂封止型半導体装置
JP3157249B2 (ja) 半導体装置実装体及び実装方法
JP2536568B2 (ja) リ―ドフレ―ム
JPH0471288A (ja) 半導体実装基板
JP3192238B2 (ja) 半導体装置の組立方法
JPH0582586A (ja) 半導体装置及びその製造方法
JPH01120856A (ja) リードフレーム
JPS6112095A (ja) 混成集積回路装置
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JPH0214558A (ja) 半導体集積回路装置
JP2794209B2 (ja) メガネ型ビーズインダクタ及びその製造方法
JPS5923432Y2 (ja) 半導体装置
JPH03296233A (ja) 半導体装置
KR100230750B1 (ko) 반도체 패키지
JP4225312B2 (ja) 半導体装置
JPH0595074A (ja) 半導体装置
JPH04188660A (ja) リードフレーム
JPS6151953A (ja) 半導体装置
JPH033354A (ja) 半導体装置
JPH0513624A (ja) 半導体装置
JPH04239464A (ja) 半導体装置用搬送装置