JPH0582586A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0582586A JPH0582586A JP23823891A JP23823891A JPH0582586A JP H0582586 A JPH0582586 A JP H0582586A JP 23823891 A JP23823891 A JP 23823891A JP 23823891 A JP23823891 A JP 23823891A JP H0582586 A JPH0582586 A JP H0582586A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating substrate
- bump electrodes
- semiconductor device
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 小型で且つ半導体チップの電気的特性を十分
に引き出すことのできる半導体装置を得ることを目的と
する。 【構成】 半導体チップ２１の複数の第１のバンプ電極
２２に対応させて絶縁基板２３の第１の面２３ａに複数
の接点２４を形成すると共にそれぞれ対応する接点２４
に電気的に接続される複数の第２のバンプ電極２６を絶
縁基板２３の第２の面２３ｂに形成し、互いに対応する
半導体チップ２１の第１のバンプ電極２２と絶縁基板２
３の接点２４とを接合し、半導体チップ２１と絶縁基板
２３の第１の面２３ａとをパッケージ本体２７で樹脂封
止する。
に引き出すことのできる半導体装置を得ることを目的と
する。 【構成】 半導体チップ２１の複数の第１のバンプ電極
２２に対応させて絶縁基板２３の第１の面２３ａに複数
の接点２４を形成すると共にそれぞれ対応する接点２４
に電気的に接続される複数の第２のバンプ電極２６を絶
縁基板２３の第２の面２３ｂに形成し、互いに対応する
半導体チップ２１の第１のバンプ電極２２と絶縁基板２
３の接点２４とを接合し、半導体チップ２１と絶縁基板
２３の第１の面２３ａとをパッケージ本体２７で樹脂封
止する。
Description
【０００１】
【産業上の利用分野】この発明は、樹脂封止型の半導体
装置及びその製造方法に関する。
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置を図７に示
す。ダイパッド１２上に接合材１４を介して半導体チッ
プ１が接合されている。半導体チップ１には複数のボン
ディングパッド１０が形成されており、それぞれ対応す
るリード１３に金属細線１１を介して電気的に接続され
ている。半導体チップ１、ダイパッド１２、金属細線１
１及びリード１３の一部はモールド樹脂からなるパッケ
ージ本体６により封止されている。
す。ダイパッド１２上に接合材１４を介して半導体チッ
プ１が接合されている。半導体チップ１には複数のボン
ディングパッド１０が形成されており、それぞれ対応す
るリード１３に金属細線１１を介して電気的に接続され
ている。半導体チップ１、ダイパッド１２、金属細線１
１及びリード１３の一部はモールド樹脂からなるパッケ
ージ本体６により封止されている。
【０００３】
【発明が解決しようとする課題】しかしながら、リード
１３をパッケージ本体６により保持するために、リード
１３の埋め込み長さＬ１を適当な値以上に設定する必要
がある。また、半導体チップ１のボンディングパッド１
０とリード１３とを接続する金属細線１１を無理のない
適正な形状とするために、ダイパッド１２とリード１３
との間に適度な間隔Ｌ２を設ける必要がある。このた
め、半導体チップ１に比べてパッケージ全体が大きくな
るという問題点があった。また、金属細線１１と半導体
チップ１の端部との接触を回避するために、半導体チッ
プ１の内部回路の構成に拘わらず、半導体チップ１の各
ボンディングパッド１０を半導体チップ１の周縁部に配
置する必要があり、その結果半導体チップ１の電気的特
性を十分に引き出せない恐れがあるという問題点もあっ
た。
１３をパッケージ本体６により保持するために、リード
１３の埋め込み長さＬ１を適当な値以上に設定する必要
がある。また、半導体チップ１のボンディングパッド１
０とリード１３とを接続する金属細線１１を無理のない
適正な形状とするために、ダイパッド１２とリード１３
との間に適度な間隔Ｌ２を設ける必要がある。このた
め、半導体チップ１に比べてパッケージ全体が大きくな
るという問題点があった。また、金属細線１１と半導体
チップ１の端部との接触を回避するために、半導体チッ
プ１の内部回路の構成に拘わらず、半導体チップ１の各
ボンディングパッド１０を半導体チップ１の周縁部に配
置する必要があり、その結果半導体チップ１の電気的特
性を十分に引き出せない恐れがあるという問題点もあっ
た。
【０００４】この発明はこのような問題点を解消するた
めになされたもので、小型で且つ半導体チップの電気的
特性を十分に引き出すことのできる半導体装置を提供す
ることを目的とする。また、この発明はこのような半導
体装置を得ることのできる半導体装置の製造方法を提供
することも目的としている。
めになされたもので、小型で且つ半導体チップの電気的
特性を十分に引き出すことのできる半導体装置を提供す
ることを目的とする。また、この発明はこのような半導
体装置を得ることのできる半導体装置の製造方法を提供
することも目的としている。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置は、複数の第１のバンプ電極が形成された半導体チッ
プと、半導体チップを搭載するための絶縁基板と、絶縁
基板の第１の面に形成されると共にそれぞれ対応する半
導体チップの第１のバンプ電極に接合される複数の接点
と、絶縁基板の第２の面に形成されると共にそれぞれ対
応する接点に電気的に接続された複数の第２のバンプ電
極と、半導体チップと絶縁基板の第１の面とを樹脂封止
するパッケージ本体とを備えたものである。また、この
発明に係る半導体装置の製造方法は、それぞれ半導体チ
ップの複数の第１のバンプ電極に対応させて絶縁基板の
第１の面に複数の接点を形成すると共にそれぞれ対応す
る接点に電気的に接続される複数の第２のバンプ電極を
絶縁基板の第２の面に形成し、半導体チップの第１のバ
ンプ電極がそれぞれ対応する絶縁基板の接点に接触する
ように半導体チップと絶縁基板とを位置合わせし、半導
体チップの第１のバンプ電極と絶縁基板の接点との接触
部を加熱してこれらを拡散接合させ、半導体チップと絶
縁基板の第１の面とを樹脂封止する方法である。
置は、複数の第１のバンプ電極が形成された半導体チッ
プと、半導体チップを搭載するための絶縁基板と、絶縁
基板の第１の面に形成されると共にそれぞれ対応する半
導体チップの第１のバンプ電極に接合される複数の接点
と、絶縁基板の第２の面に形成されると共にそれぞれ対
応する接点に電気的に接続された複数の第２のバンプ電
極と、半導体チップと絶縁基板の第１の面とを樹脂封止
するパッケージ本体とを備えたものである。また、この
発明に係る半導体装置の製造方法は、それぞれ半導体チ
ップの複数の第１のバンプ電極に対応させて絶縁基板の
第１の面に複数の接点を形成すると共にそれぞれ対応す
る接点に電気的に接続される複数の第２のバンプ電極を
絶縁基板の第２の面に形成し、半導体チップの第１のバ
ンプ電極がそれぞれ対応する絶縁基板の接点に接触する
ように半導体チップと絶縁基板とを位置合わせし、半導
体チップの第１のバンプ電極と絶縁基板の接点との接触
部を加熱してこれらを拡散接合させ、半導体チップと絶
縁基板の第１の面とを樹脂封止する方法である。
【０００６】
【作用】この発明においては、半導体チップの複数の第
１のバンプ電極に絶縁基板の複数の接点が直接接合され
ると共に絶縁基板の第２のバンプ電極がこの半導体装置
の実装用の電極となる。
１のバンプ電極に絶縁基板の複数の接点が直接接合され
ると共に絶縁基板の第２のバンプ電極がこの半導体装置
の実装用の電極となる。
【０００７】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の第１実施例に係る半導体
装置を示す断面図である。半導体チップ２１の第１の面
２１ａ上に複数の第１のバンプ電極２２が形成されてい
る。これらのバンプ電極２２は、半導体チップ２１の内
部回路の構成に即した適当な位置に配されており、第１
の面２１ａの周縁部及び中央部を問わず自由に配置され
ている。一方、セラミックからなる絶縁基板２３の第１
の面２３ａ上にはそれぞれ半導体チップ２１の第１のバ
ンプ電極２２に対応する位置に複数の接点２４が形成さ
れており、互いに対応する半導体チップ２１の第１のバ
ンプ電極２２と絶縁基板２３の接点２４とが接合され電
気的に接続されている。また、絶縁基板２３の第２の面
２３ｂ上にはそれぞれ接点２４に対応する位置に複数の
第２のバンプ電極２６が形成されている。互いに対応す
る接点２４と第２のバンプ電極２６とは絶縁基板２３を
貫通して設けられたスルーホール２５により電気的に接
続されており、第２のバンプ電極２６がこの半導体装置
の実装用の電極となる。
て説明する。図１はこの発明の第１実施例に係る半導体
装置を示す断面図である。半導体チップ２１の第１の面
２１ａ上に複数の第１のバンプ電極２２が形成されてい
る。これらのバンプ電極２２は、半導体チップ２１の内
部回路の構成に即した適当な位置に配されており、第１
の面２１ａの周縁部及び中央部を問わず自由に配置され
ている。一方、セラミックからなる絶縁基板２３の第１
の面２３ａ上にはそれぞれ半導体チップ２１の第１のバ
ンプ電極２２に対応する位置に複数の接点２４が形成さ
れており、互いに対応する半導体チップ２１の第１のバ
ンプ電極２２と絶縁基板２３の接点２４とが接合され電
気的に接続されている。また、絶縁基板２３の第２の面
２３ｂ上にはそれぞれ接点２４に対応する位置に複数の
第２のバンプ電極２６が形成されている。互いに対応す
る接点２４と第２のバンプ電極２６とは絶縁基板２３を
貫通して設けられたスルーホール２５により電気的に接
続されており、第２のバンプ電極２６がこの半導体装置
の実装用の電極となる。
【０００８】半導体チップ２１と絶縁基板２３の第１の
面２３ａとがモールド樹脂からなるパッケージ本体２７
により封止されている。このパッケージ本体２７により
半導体チップ２１が保護されると共に半導体チップ２１
の第１のバンプ電極２２と絶縁基板２３の接点２４との
接合部が保護されている。なお、半導体チップ２１の第
１のバンプ電極２２は例えば錫から、絶縁基板２３に設
けられた接点２４は例えば半田から形成されている。
面２３ａとがモールド樹脂からなるパッケージ本体２７
により封止されている。このパッケージ本体２７により
半導体チップ２１が保護されると共に半導体チップ２１
の第１のバンプ電極２２と絶縁基板２３の接点２４との
接合部が保護されている。なお、半導体チップ２１の第
１のバンプ電極２２は例えば錫から、絶縁基板２３に設
けられた接点２４は例えば半田から形成されている。
【０００９】この半導体装置においては、半導体チップ
２１の第１のバンプ電極２２に絶縁基板２３の接点２４
が直接接合され、絶縁基板２３に設けられた第２のバン
プ電極２６が半導体装置の実装用電極となるため、図７
に示した従来の半導体装置で用いられるようなリード１
３及び金属細線１１が不要となる。その結果、半導体装
置の小型化が達成された。また、半導体チップ２１の第
１のバンプ電極２２は第１の面２１ａ内において半導体
チップ２１の内部回路の構成に応じて都合のよい位置に
自由に設けることができるため、第１のバンプ電極２２
に接続される半導体チップ２１の内部配線を最短距離で
設けることが可能となる。その結果、半導体チップ２１
の信号処理の高速化が達成される。また、内部配線の抵
抗が低減されることから、半導体チップ２１のリニア特
性が向上する。
２１の第１のバンプ電極２２に絶縁基板２３の接点２４
が直接接合され、絶縁基板２３に設けられた第２のバン
プ電極２６が半導体装置の実装用電極となるため、図７
に示した従来の半導体装置で用いられるようなリード１
３及び金属細線１１が不要となる。その結果、半導体装
置の小型化が達成された。また、半導体チップ２１の第
１のバンプ電極２２は第１の面２１ａ内において半導体
チップ２１の内部回路の構成に応じて都合のよい位置に
自由に設けることができるため、第１のバンプ電極２２
に接続される半導体チップ２１の内部配線を最短距離で
設けることが可能となる。その結果、半導体チップ２１
の信号処理の高速化が達成される。また、内部配線の抵
抗が低減されることから、半導体チップ２１のリニア特
性が向上する。
【００１０】このような半導体装置は次のようにして製
造することができる。まず、半導体チップ２１の第１の
バンプ電極２２に対応させて絶縁基板２３に接点２４、
スルーホール２５及び第２のバンプ電極２６を形成す
る。次に、図２に示されるように、接点２４が形成され
ている第１の面２３ａが上方を向くように絶縁基板２３
を加熱治具３０の上に載置する。この絶縁基板２３の接
点２４上に対応する半導体チップ２１の第１のバンプ電
極２２が接触するように半導体チップ２１を絶縁基板２
３に位置合わせする。この状態で加熱治具３０を昇温さ
せることにより半導体チップ２１の第１のバンプ電極２
２と絶縁基板２３の接点２４との接合部を加熱し、これ
らを拡散接合させる。このようにして絶縁基板２３上に
搭載された半導体チップ２１を絶縁基板２３と共に図３
に示されるように上金型２８のキャビティハーフ２８ａ
と下金型２９のキャビティハーフ２９ａとで形成される
キャビティ内に収容し、双方の金型２８及び２９を型締
めする。この状態で、上金型２８に形成されているゲー
ト２８ｂを介してキャビティ内に熔融状態のモールド樹
脂を注入し、その後樹脂を冷却することにより図１に示
される半導体装置が製造される。
造することができる。まず、半導体チップ２１の第１の
バンプ電極２２に対応させて絶縁基板２３に接点２４、
スルーホール２５及び第２のバンプ電極２６を形成す
る。次に、図２に示されるように、接点２４が形成され
ている第１の面２３ａが上方を向くように絶縁基板２３
を加熱治具３０の上に載置する。この絶縁基板２３の接
点２４上に対応する半導体チップ２１の第１のバンプ電
極２２が接触するように半導体チップ２１を絶縁基板２
３に位置合わせする。この状態で加熱治具３０を昇温さ
せることにより半導体チップ２１の第１のバンプ電極２
２と絶縁基板２３の接点２４との接合部を加熱し、これ
らを拡散接合させる。このようにして絶縁基板２３上に
搭載された半導体チップ２１を絶縁基板２３と共に図３
に示されるように上金型２８のキャビティハーフ２８ａ
と下金型２９のキャビティハーフ２９ａとで形成される
キャビティ内に収容し、双方の金型２８及び２９を型締
めする。この状態で、上金型２８に形成されているゲー
ト２８ｂを介してキャビティ内に熔融状態のモールド樹
脂を注入し、その後樹脂を冷却することにより図１に示
される半導体装置が製造される。
【００１１】上記の第１実施例では、絶縁基板２３がセ
ラミックから形成されていたが、これに限るものではな
く、電気絶縁性と適度な機械的強度を有していればよ
い。例えば、図４に示される第２実施例のように、ポリ
イミドからなる絶縁基板３３の上に半導体チップ３１を
搭載し、半導体チップ３１と絶縁基板３３の第１の面３
３ａをパッケージ本体３７で樹脂封止してもよい。ま
た、図５に示される第３実施例のように、ガラスエポキ
シからなる絶縁基板４３の上に半導体チップ４１を搭載
し、半導体チップ４１と絶縁基板４３の第１の面４３ａ
をパッケージ本体４７で樹脂封止することもできる。
ラミックから形成されていたが、これに限るものではな
く、電気絶縁性と適度な機械的強度を有していればよ
い。例えば、図４に示される第２実施例のように、ポリ
イミドからなる絶縁基板３３の上に半導体チップ３１を
搭載し、半導体チップ３１と絶縁基板３３の第１の面３
３ａをパッケージ本体３７で樹脂封止してもよい。ま
た、図５に示される第３実施例のように、ガラスエポキ
シからなる絶縁基板４３の上に半導体チップ４１を搭載
し、半導体チップ４１と絶縁基板４３の第１の面４３ａ
をパッケージ本体４７で樹脂封止することもできる。
【００１２】図６に第４実施例に係る半導体装置の断面
を示す。絶縁基板５３の第２の面５３ｂ上には、この半
導体装置を実装する上で適した位置に複数の第２のバン
プ電極５６が形成されている。これらの第２のバンプ電
極５６はそれぞれスルーホール５５を介して絶縁基板５
３の第１の面５３ａ上に形成された接続部材５８の一端
部に電気的に接続されている。接続部材５８は金属箔か
ら形成されており、接続部材５８の他端部上にそれぞれ
接点５４が形成されている。これらの接点５４は、半導
体チップ５１の第１のバンプ電極５２に対応する位置に
形成され、各接点５４が対応する半導体チップ５１のバ
ンプ電極５２に接合されている。そして、半導体チップ
５１と絶縁基板５３の第１の面５３ａとがパッケージ本
体５７により樹脂封止されている。この第４実施例にお
いては、半導体装置の実装用の電極となる第２のバンプ
電極５６を半導体チップ５１の第１のバンプ電極５２と
異なる位置に自由に配置することができるので、半導体
装置の実装時の自由度が高くなるという利点を生じる。
を示す。絶縁基板５３の第２の面５３ｂ上には、この半
導体装置を実装する上で適した位置に複数の第２のバン
プ電極５６が形成されている。これらの第２のバンプ電
極５６はそれぞれスルーホール５５を介して絶縁基板５
３の第１の面５３ａ上に形成された接続部材５８の一端
部に電気的に接続されている。接続部材５８は金属箔か
ら形成されており、接続部材５８の他端部上にそれぞれ
接点５４が形成されている。これらの接点５４は、半導
体チップ５１の第１のバンプ電極５２に対応する位置に
形成され、各接点５４が対応する半導体チップ５１のバ
ンプ電極５２に接合されている。そして、半導体チップ
５１と絶縁基板５３の第１の面５３ａとがパッケージ本
体５７により樹脂封止されている。この第４実施例にお
いては、半導体装置の実装用の電極となる第２のバンプ
電極５６を半導体チップ５１の第１のバンプ電極５２と
異なる位置に自由に配置することができるので、半導体
装置の実装時の自由度が高くなるという利点を生じる。
【００１３】
【発明の効果】以上説明したように、この発明に係る半
導体装置は、複数の第１のバンプ電極が形成された半導
体チップと、半導体チップを搭載するための絶縁基板
と、絶縁基板の第１の面に形成されると共にそれぞれ対
応する半導体チップの第１のバンプ電極に接合される複
数の接点と、絶縁基板の第２の面に形成されると共にそ
れぞれ対応する接点に電気的に接続された複数の第２の
バンプ電極と、半導体チップと絶縁基板の第１の面とを
樹脂封止するパッケージ本体とを備えているので、小型
化が達成されると共に半導体チップの電気的特性を十分
に引き出すことができる。また、この発明に係る半導体
装置の製造方法は、それぞれ半導体チップの複数の第１
のバンプ電極に対応させて絶縁基板の第１の面に複数の
接点を形成すると共にそれぞれ対応する接点に電気的に
接続される複数の第２のバンプ電極を絶縁基板の第２の
面に形成し、半導体チップの第１のバンプ電極がそれぞ
れ対応する絶縁基板の接点に接触するように半導体チッ
プと絶縁基板とを位置合わせし、半導体チップの第１の
バンプ電極と絶縁基板の接点との接触部を加熱してこれ
らを拡散接合させ、半導体チップと絶縁基板の第１の面
とを樹脂封止するので、小型で且つ半導体チップの電気
的特性を十分に引き出すことのできる半導体装置の製造
が可能となる。
導体装置は、複数の第１のバンプ電極が形成された半導
体チップと、半導体チップを搭載するための絶縁基板
と、絶縁基板の第１の面に形成されると共にそれぞれ対
応する半導体チップの第１のバンプ電極に接合される複
数の接点と、絶縁基板の第２の面に形成されると共にそ
れぞれ対応する接点に電気的に接続された複数の第２の
バンプ電極と、半導体チップと絶縁基板の第１の面とを
樹脂封止するパッケージ本体とを備えているので、小型
化が達成されると共に半導体チップの電気的特性を十分
に引き出すことができる。また、この発明に係る半導体
装置の製造方法は、それぞれ半導体チップの複数の第１
のバンプ電極に対応させて絶縁基板の第１の面に複数の
接点を形成すると共にそれぞれ対応する接点に電気的に
接続される複数の第２のバンプ電極を絶縁基板の第２の
面に形成し、半導体チップの第１のバンプ電極がそれぞ
れ対応する絶縁基板の接点に接触するように半導体チッ
プと絶縁基板とを位置合わせし、半導体チップの第１の
バンプ電極と絶縁基板の接点との接触部を加熱してこれ
らを拡散接合させ、半導体チップと絶縁基板の第１の面
とを樹脂封止するので、小型で且つ半導体チップの電気
的特性を十分に引き出すことのできる半導体装置の製造
が可能となる。
【図１】この発明の第１実施例に係る半導体装置を示す
断面図である。
断面図である。
【図２】図１の半導体装置を製造する方法の一工程を示
す断面図である。
す断面図である。
【図３】図１の半導体装置を製造する方法の他の工程を
示す断面図である。
示す断面図である。
【図４】この発明の第２実施例に係る半導体装置を示す
断面図である。
断面図である。
【図５】この発明の第３実施例に係る半導体装置を示す
断面図である。
断面図である。
【図６】この発明の第４実施例に係る半導体装置を示す
断面図である。
断面図である。
【図７】従来の半導体装置を示す断面図である。
２１ 半導体チップ ２２ 第１のバンプ電極 ２３ 絶縁基板 ２４ 接点 ２５ スルーホール ２６ 第２のバンプ電極 ２７ パッケージ本体 ３１ 半導体チップ ３３ 絶縁基板 ３７ パッケージ本体 ４１ 半導体チップ ４３ 絶縁基板 ４７ パッケージ本体 ５１ 半導体チップ ５２ 第１のバンプ電極 ５３ 絶縁基板 ５４ 接点 ５５ スルーホール ５６ 第２のバンプ電極 ５７ パッケージ本体 ５８ 接続部材
Claims (2)
- 【請求項１】 複数の第１のバンプ電極が形成された半
導体チップと、 前記半導体チップを搭載するための絶縁基板と、 前記絶縁基板の第１の面に形成されると共にそれぞれ対
応する前記半導体チップの第１のバンプ電極に接合され
る複数の接点と、 前記絶縁基板の第２の面に形成されると共にそれぞれ対
応する前記接点に電気的に接続された複数の第２のバン
プ電極と、 前記半導体チップと前記絶縁基板の第１の面とを樹脂封
止するパッケージ本体とを備えたことを特徴とする半導
体装置。 - 【請求項２】 それぞれ半導体チップの複数の第１のバ
ンプ電極に対応させて絶縁基板の第１の面に複数の接点
を形成すると共にそれぞれ対応する接点に電気的に接続
される複数の第２のバンプ電極を絶縁基板の第２の面に
形成し、 半導体チップの第１のバンプ電極がそれぞれ対応する絶
縁基板の接点に接触するように半導体チップと絶縁基板
とを位置合わせし、 半導体チップの第１のバンプ電極と絶縁基板の接点との
接触部を加熱してこれらを拡散接合させ、 半導体チップと絶縁基板の第１の面とを樹脂封止するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23823891A JP3234614B2 (ja) | 1991-09-18 | 1991-09-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23823891A JP3234614B2 (ja) | 1991-09-18 | 1991-09-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582586A true JPH0582586A (ja) | 1993-04-02 |
| JP3234614B2 JP3234614B2 (ja) | 2001-12-04 |
Family
ID=17027202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23823891A Expired - Lifetime JP3234614B2 (ja) | 1991-09-18 | 1991-09-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234614B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| WO1998037580A1 (en) * | 1997-02-21 | 1998-08-27 | Hewlett-Packard Company | Area matched package |
| US5874784A (en) * | 1995-10-25 | 1999-02-23 | Sharp Kabushiki Kaisha | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor |
| US6013953A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Semiconductor device with improved connection reliability |
-
1991
- 1991-09-18 JP JP23823891A patent/JP3234614B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| EP0959499A1 (en) * | 1994-05-25 | 1999-11-24 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5874784A (en) * | 1995-10-25 | 1999-02-23 | Sharp Kabushiki Kaisha | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor |
| US6013953A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Semiconductor device with improved connection reliability |
| WO1998037580A1 (en) * | 1997-02-21 | 1998-08-27 | Hewlett-Packard Company | Area matched package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3234614B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP2959480B2 (ja) | 半導体装置及びその製造方法 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| KR100390466B1 (ko) | 멀티칩 모듈 반도체패키지 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP3179414B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| KR970000973Y1 (ko) | 반도체장치 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP3434633B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110921 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |