JP3916593B2 - Icモジュールの製造方法、icモジュール、及びicカード - Google Patents

Icモジュールの製造方法、icモジュール、及びicカード Download PDF

Info

Publication number
JP3916593B2
JP3916593B2 JP2003273711A JP2003273711A JP3916593B2 JP 3916593 B2 JP3916593 B2 JP 3916593B2 JP 2003273711 A JP2003273711 A JP 2003273711A JP 2003273711 A JP2003273711 A JP 2003273711A JP 3916593 B2 JP3916593 B2 JP 3916593B2
Authority
JP
Japan
Prior art keywords
chip
wiring
wirings
solder resist
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003273711A
Other languages
English (en)
Other versions
JP2005033142A (ja
Inventor
智裕 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003273711A priority Critical patent/JP3916593B2/ja
Publication of JP2005033142A publication Critical patent/JP2005033142A/ja
Application granted granted Critical
Publication of JP3916593B2 publication Critical patent/JP3916593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、導電粒子を含有する導電部材を介して基板にICチップをフリップチップ実装するICモジュールの製造方法、及び該フリップチップ実装構造のICモジュール、並びに該ICモジュールを備えるICカードに関する。
近年、急速に普及が広まっているISO7816−2に準拠するICカードにおけるカード厚さは、0.84mm以下と規定されている。そのため、カード厚さが薄くなるに従って、カード基材に埋め込まれるICモジュールは、可及的に面積が小さく、薄い構成のものが要望される。
そこで、ICモジュールの小面積化、薄型化を有効に図る一手段として、ICチップをフェイスダウンで基板へ直接的に実装するフリップチップ実装が用いられる(例えば、特許文献1参照)。
図8は従来のフリップチップ実装構造のICモジュールの概略構成を示す断面図である。図において、14は基板であり、基板14の一面上には、外部接続端子15,15と、配線16a,16a…及び16b,16b…とが形成されている。
配線16a,16a…及び16b,16b…はそれぞれ、基板14にICチップ11がフリップチップ実装された場合に、前者はICチップ11の面外にそれぞれ2本ずつ対向して位置する配線であり、後者はICチップ11に対向位置する5本の配線である。外部接続端子15,15は、該5本の配線の内、両端の2本の配線16b,16bに設けられている。
そして、ICチップの外付け部品の接続に使用される半田と配線16a,16a…との絶縁のために、配線16a,16a…を前記2本ずつ跨ぐようにしてソルダーレジスト17a,17aが形成され、また、ICチップ11と配線16b,16b…との絶縁のために、外部接続端子15,15を回避して配線16b,16b…の全てに亘って(全体を覆うようにして)ソルダーレジスト17bが形成されている。
ICチップ11の一面上にはパッド電極12,12が形成され、パッド電極12,12にはバンプ13,13が形成されている。
基板14には、導電粒子19,19…を含有する異方性導電フィルム(ACF)18を介してICチップ11がフリップチップ実装されている。これにより、パッド電極12,12と外部接続端子15,15とは、バンプ3,3、及び導電粒子19,19…を介して電気的に接続されている。
特開2001−68505号公報
近年においては、多岐にわたる用途(例えば、銀行提携ICキャッシュカード用、入退室管理システム用、インターネットリモートアクセス用等)に、1枚のICカードが使用される傾向にあり、これを可能にしつつ、小面積化、薄型化の要望をも満足するICモジュールには、高密度実装が必要不可欠である。
図8に示す従来のICモジュールでは、異方性導電フィルム18は、ICチップ11のパッド電極12,12が形成されている面と反対側の面(以下、裏面という)が加熱されることにより、硬化が進行するまでの間にある程度の流動性を有し、更にICチップ11の裏面が加圧されることにより、ソルダーレジスト17bの表面全面に沿って伸長した後、最終的に硬化し、ICチップ11と基板14とを固着する。
しかしながら、配線16b,16b…には、ソルダーレジスト17bが配線16b,16b…の全てに亘って形成されていることから、加圧に対する異方性導電フィルム18の変形可能な方向が、基板14の面方向でしかないために、異方性導電フィルム18は、ソルダーレジスト17bの表面全面に沿って伸長した際に、ICチップ11の外側、つまりICチップ11の面外へはみ出る。
ゆえに、異方性導電フィルム18のICチップ11の面外へのはみ出し領域を回避するようにして、ICチップの外付け部品をICチップ11から適長離隔して基板14に実装しなければならないため、配線16b,16b…の全てに亘ってソルダーレジスト17bを形成することは、ICモジュールの高密度実装の障害となるばかりか、ICモジュールが大面積化するという問題がある。
また、このようなICモジュールの大面積化に伴い、ICモジュール自体に機械的強度を持たせるために、基板14を厚くせざるを得なくなる場合があり、その結果、ICモジュールが厚くなる虞がある。
したがって、面積が大きく、厚いICモジュールを接触型及び非接触型のICカードに備える場合には、前者ではICモジュール嵌入用の凹陥部をカード基材に大きく、深く設けなければならない。また、後者では2枚のカード基材で狭んでラミネートされるICモジュールの基板は、カード基材の面積寸法の規格に適合するように該カード基材と略同面積に成形され、外部装置からの電力の取得、及び外部装置とのデータの送受信を行うためのアンテナコイルが形成される。該アンテナコイルは、外部装置に対するアンテナコイルの相対角度に依存せずに電力取得、及びデータ送受信を安定して行うべく、基板の周縁に形成される、つまり基板面積全面が最大限に利用されるために、カード基材自体を薄くしなければならない。
そのため、接触型及び非接触型のICカードの両者において、カード基材は、曲げ又はねじりに対する機械的強度が十分に得られず、使用時にクラックが入り易いという問題がある。カード基材にクラックが入ると、その衝撃自体でICチップを破壊したり、クラックの部分から水分が進入してICチップを腐食する場合があり、ICカードの使用不能を誘発する。
本発明は斯かる問題に鑑みてなされたものであり、その目的とするところは、導電部材を介して基板にフリップチップ実装されるICチップに対向位置する複数の配線に各別にソルダーレジストを形成することにより、小面積化、高密度実装、及び薄型化が可能なICモジュールの製造方法、及びICモジュールを提供することにある。
また、本発明の他の目的は、前記ICモジュールを備えることにより、曲げ又はねじりに対する機械的強度が強く、使用時においてクラックが入り難いカード基材を備えるICカードを提供することにある。
本発明に係るICモジュールの製造方法は、基板の一面上に複数の配線及び外部接続端子を形成する工程と、ICチップのパッド電極又は前記外部接続端子にバンプを形成する工程と、前記複数の配線にソルダーレジストを形成するレジスト形成工程と、前記基板の前記一面側に導電部材を載置する工程と、前記パッド電極及び外部接続端子を対向位置合わせする工程と、前記ICチップの前記パッド電極が形成されている面と反対側の面を加熱及び加圧し、前記ICチップ及び基板を前記導電部材にて固着する工程とを含むICモジュールの製造方法において、前記レジスト形成工程は、前記ICチップに対向位置する複数の配線に各別にソルダーレジストを形成することを特徴とする。
本発明に係るICモジュールの製造方法においては、前記レジスト形成工程は、前記配線の上面を覆うようにしてソルダーレジストを形成することを特徴とする。
本発明に係るICモジュールの製造方法においては、前記レジスト形成工程は、前記配線上に離間して並設するようにしてソルダーレジストを形成することを特徴とする。
本発明に係るICモジュールの製造方法においては、前記導電部材は導電粒子を含有し、前記パッド電極及び外部接続端子は、該導電粒子及び前記バンプを介して電気的に接続されていることを特徴とする。
本発明に係るICモジュールは、基板の一面上に複数の配線及び外部接続端子が形成され、該複数の配線にソルダーレジストが形成され、ICチップのパッド電極又は前記外部接続端子にバンプが形成され、前記基板に前記ICチップを導電部材を介してフリップチップ実装したICモジュールにおいて、前記ICチップに対向位置する複数の配線に各別に前記ソルダーレジストが形成されていることを特徴とする。
本発明に係るICモジュールにおいては、前記ソルダーレジストは、前記配線の上面を覆っていることを特徴とする。
本発明に係るICモジュールにおいては、前記ソルダーレジストの前記配線の幅方向の寸法は、該配線の幅寸法よりも5μm以上30μm以下長いことを特徴とする。
本発明に係るICモジュールにおいては、前記ソルダーレジストは、前記配線上に離間して並設されていることを特徴とする。
本発明に係るICモジュールにおいては、前記ソルダーレジストの平面視形状は、円形、矩形、又は菱形であることを特徴とする。
本発明に係るICモジュールにおいては、前記平面視形状の前記配線の幅方向の寸法は、該配線の幅寸法の少なくとも1/2倍であることを特徴とする。
本発明に係るICモジュールにおいては、前記導電部材は導電粒子を含有し、前記パッド電極及び外部接続端子は、該導電粒子及び前記バンプを介して電気的に接続されていることを特徴とする。
本発明に係るICカードは、前記ICモジュールを備えることを特徴とする。
本発明に係るICモジュールの製造方法及びICモジュールにあっては、ICチップに対向位置する複数の配線に各別に、つまり配線毎又は配線n本(nは正の整数)置きにソルダーレジストが形成されているため、言い換えれば、ICチップに対向位置する複数の配線の全てに亘ってソルダーレジストが形成されている従来技術とは異なり、配線間(配線の列設方向)にソルダーレジストの隙間が存在する。したがって、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、加圧に対する導電部材の変形可能な方向は、基板の厚さ方向及び面方向であるため、導電部材は、ソルダーレジストの隙間に流入しつつ、基板の面方向に沿って伸長する。このようなソルダーレジストの隙間が、導電部材の厚さ方向の伸び代部となるため、導電部材はICチップからはみ出ることはない、つまり基板の面方向の伸長をICチップの面内に収めることができる。
なお、配線毎又は配線n本置きのいずれの場合でソルダーレジストを形成するかどうかは、配線の幅寸法、及び配線と配線との間のスペース(以下、配線スペースという)等の基板技術の精度、並びに配線の列設方向におけるソルダーレジストとソルダーレジストとの間のスペース(以下、ソルダーレジストスペースという)のソルダーレジスト技術の精度に依存する。
これにより、ICチップの外付け部品をICチップの近傍に配置することができるため、ICモジュールの小面積化及び高密度実装が可能となる。
また、ICモジュールの小面積化に伴い、基板、延いてはICモジュールの薄型化が可能となる。
加えて、ICチップに対向位置する複数の配線に各別に形成されるソルダーレジストは、ICチップと配線とを直接的に接触させないスペースを確保する。
これにより、配線毎ではなく、たとえ配線n本置きにソルダーレジストを形成した場合においても、ICチップ及び/又は基板が内側に反った際に、ICチップと、ソルダーレジストが未形成の配線との短絡を確実に防止することができる。
本発明に係るICモジュールの製造方法及びICモジュールにあっては、配線毎にソルダーレジストが形成された場合では、各配線間にソルダーレジストの隙間が存在し、配線n本置きにソルダーレジストが形成された場合では、配線n本置きにソルダーレジストの隙間が存在する。したがって、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、導電部材は、ソルダーレジストの隙間へ、導電部材の基板の厚さ方向の伸び代部として流入することができるため、基板の面方向の伸長をICチップの面内に収めることができる。
本発明に係るICモジュールにあっては、ソルダーレジストの配線の幅方向の寸法の下限を配線の幅寸法よりも5μm長い寸法とし、上限を配線の幅寸法よりも30μm長い寸法とする。
ソルダーレジストの配線の幅方向の寸法が配線の幅寸法よりも5μm未満長い寸法である場合には、加工精度(位置合わせ精度)の問題から、ソルダーレジストを配線に各別に、配線の上面を覆うように形成するための位置合わせができなくなる。言い換えれば、ソルダーレジストの配線の幅方向が配線の幅寸法よりも少なくとも5μm長い寸法であれば、配線に対するソルダーレジストの位置合わせが、配線の長さ方向の中心線に交差する方向の一方にたとえ5μmずれた極端な場合においても、ソルダーレジストで配線の上面全面を覆うことができる。
また、現状の基板技術の分解能では、配線の幅寸法及び配線スペースは共に40μmである。したがって、このような分解能で形成された配線の上面を覆うようにし、かつ隣り合う配線相互に跨ることなくソルダーレジストを形成するには、ソルダーレジストの配線の幅方向の寸法が、配線の幅寸法よりも40μm長い寸法を最大としなければならない。ただし、10μm程度の加工精度(位置合わせ精度)の誤差を見込んで、配線の幅寸法よりも30μm長い寸法を、ソルダーレジストの配線の幅方向の寸法の上限とすることができる。なお、この場合、前述したように配線に対するソルダーレジストの位置合わせが、配線の長さ方向の中心線に直交する方向の一方にたとえ5μmずれた極端な場合においても、隣り合うソルダーレジストと配線との間には5μmのスペースを十分に確保することができる。
本発明に係るICモジュールの製造方法及びICモジュールにあっては、配線間(配線の列設方向)だけでなく、配線上にもソルダーレジストの隙間が存在する。したがって、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、導電部材は、配線に各別に配線の上面を覆うようにしてソルダーレジストを形成した場合に比べて、ソルダーレジストの隙間へ、導電部材の基板の厚さ方向の伸び代部としてより多く流入することができるため、基板の面方向の伸長をICチップの面内に余裕をもって収めることができる。
これにより、ICモジュールの更なる小面積化、高密度実装、及び薄型化が可能となる。
また、配線上に離間して並設されたソルダーレジストは、ICチップと配線とを直接的に接触させないスペースを確保する。
これにより、ICチップ及び/又は基板が内側に反った際に、ICチップと、配線のソルダーレジストが未形成の部分との短絡を確実に防止することができる。
本発明に係るICモジュールにあっては、ソルダーレジストの平面視形状が円形、矩形、又は菱形であるため、レイアウト設計が簡易となる。
本発明に係るICモジュールにあっては、平面視形状の配線の幅方向の寸法が配線の幅寸法の1/2倍未満では、ソルダーレジストが形成できない可能性がある。
本発明に係るICモジュールの製造方法及びICモジュールにあっては、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、導電部材に含有される導電粒子が、基板の厚さ方向に導電性を生じる。これにより、パッド電極及び外部接続端子は、導電粒子及びバンプを介して電気的に接続される。
本発明に係るICカードにあっては、ICモジュールは面積が小さく、薄いため、接触型のICカードでは、カード基材に設けられるICモジュール嵌入用の凹陥部を小さく、薄くすることができ、非接触型のICカードでは、カード基材と略同面積に成形されるICモジュールの基板が薄くすることができ、反対にカード基材を厚くすることができる。
これにより、曲げ又はねじりに対する機械的強度が強く、使用時においてクラックが入り難いカード基材を備えるICカードを実現することができる。
更に、高密度実装されたICモジュールを備える場合には、汎用性の高いICカードを実現することができる。
本発明によれば、ICチップに対向位置する複数の配線に各別に、つまり配線毎又は配線n本(nは正の整数)置きにソルダーレジストが形成されているため、配線毎にソルダーレジストが形成された場合では、各配線間にソルダーレジストの隙間が存在し、配線n本置きにソルダーレジストが形成された場合では、配線n本置きにソルダーレジストの隙間が存在する。したがって、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、導電部材は、ソルダーレジストの隙間へ、導電部材の基板の厚さ方向の伸び代部として流入することができるため、基板の面方向の伸長をICチップの面内に収めることができる。
これにより、ICチップの外付け部品をICチップの近傍に配置することができるため、ICモジュールの小面積化及び高密度実装を実現することができる。
また、ICモジュールの小面積化に伴い、基板、延いてはICモジュールの薄型化を実現することができる。
しかも、ICチップに対向位置する複数の配線に各別に形成されるソルダーレジストは、ICチップと配線とを直接的に接触させないスペースを確保するため、たとえ配線n本置きにソルダーレジストを形成した場合においても、ICチップ及び/又は基板が内側に反った際に、ICチップと、ソルダーレジストが未形成の配線との短絡を確実に防止することができる。
また、本発明によれば、ICチップに対向位置する複数の配線上に、ソルダーレジストが離間して並設されているため、配線間(配線の列設方向)だけでなく、配線上にもソルダーレジストの隙間が存在する。したがって、ICチップの裏面を加熱及び加圧し、ICチップと基板とを導電部材を介して固着する場合には、導電部材は、配線に各別に配線の上面を覆うようにしてソルダーレジストを形成した場合に比べて、ソルダーレジストの隙間へ、導電部材の基板の厚さ方向の伸び代部としてより多く流入することができるため、基板の面方向の伸長をICチップの面内に余裕をもって収めることができる。
これにより、ICモジュールの更なる小面積化、高密度実装、及び薄型化を実現することができる。
しかも、配線上に離間して並設されたソルダーレジストは、ICチップと配線とを直接的に接触させないスペースを確保するため、ICチップ及び/又は基板が内側に反った際に、ICチップと、配線のソルダーレジストが未形成の部分との短絡を確実に防止することができる。
更に、本発明によれば、ICモジュールは面積が小さく、薄いため、接触型のICカードでは、カード基材に設けられるICモジュール嵌入用の凹陥部を小さく、薄くすることができ、非接触型のICカードでは、カード基材と略同面積に成形されるICモジュールの基板が薄くすることができ、反対にカード基材を厚くすることができる。
これにより、曲げ又はねじりに対する機械的強度が強く、使用時においてクラックが入り難いカード基材を備えるICカードを実現することができる。
更に、高密度実装されたICモジュールを備える場合には、汎用性の高いICカードを実現することができる。
以下に、本発明をその実施の形態を示す図面に基づいて詳細に説明する。
図1は本発明に係るフリップチップ実装構造のICモジュールの一実施の形態の概略構成を示す平面図、図2は図1のII−II線における断面図である。なお、図においては、説明をわかりやすくするために、各構成要素の寸法比は相対的に示すものではないものとする(以下、同様とする)。
図において、4は基板であり、基板4の一面上には外部接続端子5,5と、配線6a,6a…及び6b,6b…とが形成されている。配線の幅寸法Wは100μmであり、配線スペースWSは130μmである。
配線6a,6a…及び6b,6b…はそれぞれ、基板4にICチップ1がフリップチップ実装された場合に、前者はICチップ1の面外にそれぞれ2本ずつ対向して位置する配線であり、後者はICチップ1に対向位置する5本の配線である。外部接続端子5,5は、該5本の配線の内、両端の2本の配線6b,6bに設けられている。
ソルダーレジスト7a,7aは、ICチップ1の外付け部品の接続に使用される半田と配線6a,6a…との絶縁のために、配線6a,6a…を前記2本ずつ跨ぐようにして形成され、ソルダーレジスト7b,7b…は、ICチップ1と配線6b,6b…との絶縁のために、配線6b,6b…毎に(つまり、配線6b,6b…に各別に)形成されている。
なお、ソルダーレジスト7b,7b…の配線6b,6b…の幅方向の寸法(以下、ソルダーレジスト7b,7b…の幅寸法という)Rは、配線6b,6b…の幅寸法Wよりも10μm長く(R=110μm)、ソルダーレジスト7b,7b…は、配線6b,6b…の長さ方向に関するソルダーレジスト7b,7b…及び配線6b,6b…の中心線を揃え、各配線6b,6b…の両側に5μmずつはみ出すようにして形成されている。
ICチップ1のパッド電極2,2には、半田によりバンプ3,3が形成されており、ICチップ1と基板4とが、導電部材としてその直径が5μm程度の導電粒子9,9…を含有するシート状の異方性導電フィルム(ACF)8を介して固着されている。
以上の如き構成のICモジュールの製造方法を以下に説明する。
図3は本発明に係るICモジュールの製造方法を説明するフローチャートである。なお、バンプ3,3はICチップ1のパッド電極2,2に予め形成されている。
まず、基板4の一面上に、エッチングにより外部接続端子5,5と、配線6a,6a…及び6b,6b…とを形成し(S1)、配線6a,6a…及び配線6b,6b…に、スクリーン印刷法、カーテンコート法、又はロールコート法等により、ソルダーレジスト7a,7a及び7b,7b…を形成する(S2)。次に、ソルダーレジスト7b,7b…の上面に異方性導電フィルム8を載置する(S3)。
続いて、ICチップ1のパッド電極2,2が形成されている面を基板4側に向け、パッド電極2,2及び外部接続端子5,5を対向位置合わせする(S4)。更に、ICチップ1の裏面を加熱、加圧する(S5)。これにより、ICチップ1と基板4とが固着されると共に、導電粒子9,9…がバンプ3,3と外部接続端子5,5とによりやや押しつぶされて、導電粒子9,9…が基板4の厚さ方向に導電性を生じ、パッド電極2,2と外部接続端子5,5とが、バンプ3,3及び導電粒子9,9…を介して電気的に接続される。
図1及び図2に示すICモジュールは、ICチップ1に対向位置する配線6b,6b…毎に、ソルダーレジスト7b,7b…が形成されているため、各配線6b,6b…間にソルダーレジスト7b,7b…の未形成領域、つまり隙間が存在する。したがって、異方性導電フィルム8は、図3のステップS5においてICチップ1の裏面から加熱、加圧される際に、ソルダーレジスト7b,7b…の隙間へ、異方性導電フィルム8の基板4の厚さ方向の伸び代部として流入することができるため、異方性導電フィルム8の基板4の面方向の伸長をICチップ1の面内に収めることができる。
なお、図1及び図2に示すICモジュールにおいては、ソルダーレジスト7b,7b…の幅寸法Rを、配線6b,6b…の幅寸法Wよりも10μm長くしたが、これに限らず、配線6b,6b…の幅寸法Wよりも5μm以上30μm以下長くしてもよい。
ここで、現状のソルダーレジスト技術におけるソルダーレジストスペースの分解能は100μmである。したがって、ソルダーレジスト7b,7b…の幅寸法Rの上限が、配線6b,6b…の幅寸法Wよりも30μm長い寸法であることから、前記ソルダーレジストスペースの分解能を満足しつつ、配線6b,6b…毎にソルダーレジスト7b,7b…を形成することができることは勿論である。
図4は本発明に係るフリップチップ実装構造のICモジュールの他の実施の形態の概略構成を示す平面図である。図4に示すICモジュールは、ソルダーレジスト7b,7b…の平面視形状が、配線6b,6b…の幅寸法Wと同寸法の直径Dを有する円形であり、ソルダーレジスト7b,7b…は、配線6b,6b…のそれぞれに、直径Dの1.5倍程度のピッチで並設されている点が、図1及び図2に示すICモジュールと異なる。その他の構成については、製造方法も含めて図1及び図2と同様であるので、同様の部分には同一の符号を付してその説明を省略する。
図4に示すICモジュールは、各配線6b,6b…間だけでなく、各配線6b,6b…上にもソルダーレジスト7b,7b…の隙間が存在する。したがって、ICチップ1と基板4との間に存在する異方性導電フィルム8は、図3のステップS5においてICチップ1の裏面から加熱、加圧される際に、図1及び図2に示すICモジュールに比べて、ソルダーレジスト7b,7b…の隙間へ、異方性導電フィルム8の基板4の厚さ方向の伸び代部としてより多く流入することができるため、異方性導電フィルム8の基板4の面方向の伸長をICチップ1の面内に余裕をもって収めることができる。
加えて、配線6b,6b…上に並設されたソルダーレジスト7b,7b…は、ICチップ1と配線6b,6b…とを直接的に接触させないスペースを確保しているため、ICチップ1及び/又は基板4が内側に反った際に、ICチップ1と、配線6b,6b…のソルダーレジスト7b,7b…が未形成の部分との短絡を確実に防止することができる。
なお、図4に示すICモジュールにおいては、円形のソルダーレジスト7b,7b…の直径Dを、配線6b,6b…の幅寸法Wと同寸法としたが、これに限らず、配線6b,6b…の幅寸法W及び配線スペースWSを考慮して配線6b,6b…の幅寸法Wの1/2倍以上の適宜の寸法としてもよい。
また、図4に示すICモジュールにおいては、円形のソルダーレジスト7b,7b…を、ソルダーレジスト7b,7b…の直径Dの1.5倍程度のピッチで並設する構成としたが、これに限らず、配線6b,6b…の長さ、及びソルダーレジスト7b,7b…の直径Dを考慮して適宜のピッチで並設する構成としてもよい。
更にまた、図4に示すICモジュールにおいては、ソルダーレジスト7b,7b…の平面視形状を円形としたが、これに限らず、矩形又は菱形としてもよい。
図5は本発明に係るフリップチップ実装構造のICモジュールの他の実施の形態の概略構成を示す平面図である。なお、図5に示すICモジュールは、配線の幅寸法W及び配線スペースWSが共に現状の基板技術の分解能である40μmであり、配線6b,6b…がICチップ1に9本対向位置し、ソルダーレジスト7b,7b…が配線6b,6b…1本置きに(つまり、配線6b,6b…に各別に)形成されている点が、図1及び図2に示すICモジュールと異なる。その他の構成については、製造方法も含めて図1及び図2と同様であるので、同様の部分には同一の符号を付してその説明を省略する。
なお、ソルダーレジスト7b,7b…の幅寸法Rは、配線6b,6b…の幅寸法Wよりも10μm長く(R=50μm)、ソルダーレジスト7b,7b…は、配線6b,6b…の長さ方向に関するソルダーレジスト7b,7b…及び配線6b,6b…の中心線を揃え、配線6b,6b…の両側に5μmずつはみ出すようにして形成されている(これは、ソルダーレジストスペースが110μmであるため、現状のソルダーレジスト技術における分解能(100μm)を十分に満足している)。
図5に示すICモジュールは、ICチップ1に対向位置する配線6b,6b…1本置きに、ソルダーレジスト7b,7b…が形成されているため、配線6b,6b…1本置きにソルダーレジスト7b,7b…の未形成領域、つまり隙間が存在する。したがって、ICチップ1と基板4との間に存在する異方性導電フィルム8は、図3のステップS5においてICチップ1の裏面から加熱、加圧される際に、ソルダーレジスト7b,7b…の隙間へ、異方性導電フィルム8の基板4の厚さ方向の伸び代部として流入することができるため、高密度に配線6b,6b…が形成されている場合においても、異方性導電フィルム8の基板4の面方向の伸長をICチップ1の面内に収めることができる。
加えて、ソルダーレジスト7b,7b…は、ICチップ1と配線6b,6b…とを直接的に接触させないスペースを確保しているため、ICチップ1及び/又は基板4が内側に反った際に、ICチップ1と、ソルダーレジスト7b,7b…が未形成の配線6b,6b…との短絡を確実に防止することができる。
なお、図5に示すICモジュールにおいては、ソルダーレジスト7b,7b…を配線6b,6b…1本置きに形成する構成としたが、これに限らず、基板技術及びソルダーレジスト技術の精度を考慮し、配線6b,6b…m本(mは2以上の整数)置きにソルダーレジスト7b,7b…を形成する構成としてもよい。
更に、図5に示すICモジュールにおいては、ソルダーレジスト7b,7b…を配線6b,6b…の上面を覆うようにして形成する構成としたが、これに限らず、平面視形状が円形、矩形、又は菱形のソルダーレジストを配線6b,6b…上に並設する構成としてもよい。
また、図1、図2、図4、及び図5に示すICモジュールにおいては、導電部材としてシート状の異方性導電フィルム(ACF)8を用いる構成としたが、これに限らず、異方性導電ペースト(ACP)、非導電性フィルム(NCF)、又は非導電性ペースト(NCP)等を用いる構成としてもよい。
更にまた、図1、図2、図4、及び図5に示すICモジュールにおいては、バンプ3,3をICチップ1のパッド電極2,2に形成する構成としたが、これに限らず、図3のステップS2及びS3の間の工程で外部接続端子5,5に形成する構成としてもよい。
図6は本発明に係る接触型のICカードの一実施の形態の概略構成を示す斜視図である。図において、20は例えばポリエチレンテレフタレート(PET)からなるカード基材であり、ガード基材20の一面には凹陥部21が設けられている。そして、凹陥部21に、図1及び図2、図4、又は図5に示す構成のICモジュール10を嵌入した後、カード基材20の表面を保護用のフィルム(図示せず)で覆うことにより、接触型のICカードが構成されている。
図7は本発明に係る非接触型のICカードの一実施の形態の概略構成を示す斜視図である。図において、ICチップ1が実装された基板4には、更にリーダ/ライタから電力を取得し、該リーダ/ライタと非接触でデータを送受信するためのアンテナコイル22が、基板4の周縁に二重に設けられてICモジュール10が構成されている。そして、ICモジュール10の上面及び下面を、2枚のカード基材20,20で挟んでラミネートすることにより、非接触型のICカードが構成されている。その他の構成については、図1、図2、図4、図5、及び図6と同様の部分には同一の符号を付してその説明を省略する。
本発明に係るフリップチップ実装構造のICモジュールの一実施の形態の概略構成を示す平面図である。 図1のII−II線における断面図である。 本発明に係るICモジュールの製造方法を説明するフローチャートである。 本発明に係るフリップチップ実装構造のICモジュールの他の実施の形態の概略構成を示す平面図である。 本発明に係るフリップチップ実装構造のICモジュールの他の実施の形態の概略構成を示す平面図である。 本発明に係る接触型のICカードの一実施の形態の概略構成を示す斜視図である。 本発明に係る非接触型のICカードの一実施の形態の概略構成を示す斜視図である。 従来のフリップチップ実装構造のICモジュールの概略構成を示す断面図である。
符号の説明
1 ICチップ
2 パッド電極
3 バンプ
4 基板
5 外部接続端子
6a,6b 配線
7a,7b ソルダーレジスト
8 異方性導電フィルム
9 導電粒子
10 ICモジュール
20 カード基材
21 凹陥部
22 アンテナコイル

Claims (12)

  1. 基板の一面上に複数の配線及び外部接続端子を形成する工程と、
    ICチップのパッド電極又は前記外部接続端子にバンプを形成する工程と、
    前記複数の配線にソルダーレジストを形成するレジスト形成工程と、
    前記基板の前記一面側に導電部材を載置する工程と、
    前記パッド電極及び外部接続端子を対向位置合わせする工程と、
    前記ICチップの前記パッド電極が形成されている面と反対側の面を加熱及び加圧し、前記ICチップ及び基板を前記導電部材にて固着する工程と
    を含むICモジュールの製造方法において、
    前記レジスト形成工程は、前記ICチップに対向位置する複数の配線に各別にソルダーレジストを形成することを特徴とするICモジュールの製造方法。
  2. 前記レジスト形成工程は、前記配線の上面を覆うようにしてソルダーレジストを形成することを特徴とする請求項1に記載のICモジュールの製造方法。
  3. 前記レジスト形成工程は、前記配線上に離間して並設するようにしてソルダーレジストを形成することを特徴とする請求項1に記載のICモジュールの製造方法。
  4. 前記導電部材は導電粒子を含有し、
    前記パッド電極及び外部接続端子は、該導電粒子及び前記バンプを介して電気的に接続されている
    ことを特徴とする請求項1乃至3のいずれかひとつに記載のICモジュールの製造方法。
  5. 基板の一面上に複数の配線及び外部接続端子が形成され、該複数の配線にソルダーレジストが形成され、ICチップのパッド電極又は前記外部接続端子にバンプが形成され、前記基板に前記ICチップを導電部材を介してフリップチップ実装したICモジュールにおいて、
    前記ICチップに対向位置する複数の配線に各別に前記ソルダーレジストが形成されていることを特徴とするICモジュール。
  6. 前記ソルダーレジストは、前記配線の上面を覆っていることを特徴とする請求項5に記載のICモジュール。
  7. 前記ソルダーレジストの前記配線の幅方向の寸法は、該配線の幅寸法よりも5μm以上30μm以下長いことを特徴とする請求項6に記載のICモジュール。
  8. 前記ソルダーレジストは、前記配線上に離間して並設されていることを特徴とする請求項5に記載のICモジュール。
  9. 前記ソルダーレジストの平面視形状は、円形、矩形、又は菱形であることを特徴とする請求項8に記載のICモジュール。
  10. 前記平面視形状の前記配線の幅方向の寸法は、該配線の幅寸法の少なくとも1/2倍であることを特徴とする請求項9に記載のICモジュール。
  11. 前記導電部材は導電粒子を含有し、
    前記パッド電極及び外部接続端子は、該導電粒子及び前記バンプを介して電気的に接続されている
    ことを特徴とする請求項5乃至10のいずれかひとつに記載のICモジュール。
  12. 請求項5乃至11のいずれかひとつに記載のICモジュールを備えることを特徴とするICカード。
JP2003273711A 2003-07-11 2003-07-11 Icモジュールの製造方法、icモジュール、及びicカード Expired - Fee Related JP3916593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003273711A JP3916593B2 (ja) 2003-07-11 2003-07-11 Icモジュールの製造方法、icモジュール、及びicカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003273711A JP3916593B2 (ja) 2003-07-11 2003-07-11 Icモジュールの製造方法、icモジュール、及びicカード

Publications (2)

Publication Number Publication Date
JP2005033142A JP2005033142A (ja) 2005-02-03
JP3916593B2 true JP3916593B2 (ja) 2007-05-16

Family

ID=34210866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003273711A Expired - Fee Related JP3916593B2 (ja) 2003-07-11 2003-07-11 Icモジュールの製造方法、icモジュール、及びicカード

Country Status (1)

Country Link
JP (1) JP3916593B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180900A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 水晶発振器及びその製造方法
JP5186741B2 (ja) 2006-08-18 2013-04-24 富士通セミコンダクター株式会社 回路基板及び半導体装置

Also Published As

Publication number Publication date
JP2005033142A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
KR101105626B1 (ko) 반도체장치, 반도체장치의 제조방법, 전자상거래방법 및트랜스폰더 독취장치
US8546927B2 (en) RFIC chip mounting structure
JP4664312B2 (ja) 半導体チップの実装構造体およびその製造方法
CN102484108A (zh) 高带宽倾斜叠层芯片封装
CN108701248B (zh) 集成电路卡的电路层
US9589947B2 (en) Semiconductor packages and methods of manufacturing the same
US20160125284A1 (en) Method for making an anti-crack electronic device
CN101261975A (zh) 半导体器件
KR20210087944A (ko) 칩 카드용 전자 모듈
JP5771946B2 (ja) 非接触及び接触共用icカード
JP3916593B2 (ja) Icモジュールの製造方法、icモジュール、及びicカード
US11594481B2 (en) Package, method for forming a package, carrier tape, chip card and method for forming a carrier tape
US8399998B2 (en) Semiconductor package requiring reduced manufacturing processes
JP4813160B2 (ja) Icモジュールおよび非接触icカード
US11315883B2 (en) Integrated circuit product customizations for identification code visibility
JP3877988B2 (ja) 半導体装置
JP6011124B2 (ja) 非接触及び接触共用icカード、非接触及び接触共用icカードの製造方法
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたicカード
WO2022008941A1 (en) A method of forming a prelam body of a smart card, a method of forming a smart card, a prelam body, and a smart card
WO2017038684A1 (ja) 積層体、カード
JPH07321438A (ja) プリント基板回路
JP3753984B2 (ja) 非接触通信機器用モジュール及びその製造方法
JP5141187B2 (ja) Rfidタグ製造方法
EP1500041B1 (en) Module for a data carrier with improved bump counterparts
JP7287184B2 (ja) Icモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees