CN103794544B - 一种电镀铜的方法 - Google Patents

一种电镀铜的方法 Download PDF

Info

Publication number
CN103794544B
CN103794544B CN201210419100.9A CN201210419100A CN103794544B CN 103794544 B CN103794544 B CN 103794544B CN 201210419100 A CN201210419100 A CN 201210419100A CN 103794544 B CN103794544 B CN 103794544B
Authority
CN
China
Prior art keywords
electro
coppering
seed layer
graphic mask
make
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210419100.9A
Other languages
English (en)
Other versions
CN103794544A (zh
Inventor
宁文果
罗乐
徐高卫
朱春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210419100.9A priority Critical patent/CN103794544B/zh
Publication of CN103794544A publication Critical patent/CN103794544A/zh
Application granted granted Critical
Publication of CN103794544B publication Critical patent/CN103794544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种电镀铜的方法，先提供一需要制作电镀铜布线的基底，采用溅射法于所述基底表面形成用于电镀铜的种子层；然后依据所述电镀铜布线于所述种子层表面制作图形掩膜并腐蚀所述种子层；接着采用电镀法于未被所述图形掩膜覆盖的种子层表面制作电镀铜层；最后去除所述图形掩膜及所述图形掩膜覆盖的种子层，以完成制作。本发明具有以下有益效果：本发明首先可以消除电镀铜与溅射铜界面的孔洞，其次可以消除高温退火时形成的孔洞。由此电镀铜的方法获得电镀铜具有无孔洞，电阻小等特点。此工艺改进适于半导体、集成电路等使用电镀铜的方法制作铜引线的领域。

Description

一种电镀铜的方法
技术领域
本发明属于半导体集成电路制造领域，特别是涉及一种电镀铜的方法。
背景技术
在半导体集成电路制造领域，使用电镀铜布线来减小互连中信号的延迟。使用铜作为互连材料的最大的优点是，铜的电阻低于历史上最常用作互连材料的铝。使用铜这种电阻小的互连材料能够降低互连中的信号延迟，从而提高了集成电路的速度。集成电路的速率极限是指其晶体管开关的频率。
由于集成电路中晶体管尺寸越小，时钟频率越高，集成电路通常通过减小器件的尺寸来提高集成电路的速率。随着器件尺寸减小的难度越来越大，现在，先进的集成电路的速度极限由信号在金属导线的时间常数来决定。导线的时间常数是导线的电阻与导线和其它互连导线的电容的乘积。
铜布线的过程通常采用电镀。一般地，首先制作种子层，然后在种子层上电镀出需要的图形，最后去除种子层。
在电镀铜中，大的晶粒对应小的电阻，好的性能。所以工艺过程中需要对电镀铜进行退为以形成的大的晶粒。通常的退火过程是在100度退火1小时来减小晶界能，使晶粒长大。
电镀铜的热稳定性在集成电路半导体器件可靠性中很重要的参数。需要更高的退火温度来稳定电镀铜的微观结构。
高的退火温度会引起高的热应力，这是因为电镀铜和它周围的介电材料、硅材料等的热膨胀系数差别很大。
热应力过大会引起电镀铜中孔洞的形成。孔洞的形成不利于电镀铜的电阻减小、晶粒长大。
进一步分析发现，电镀铜中的孔洞有可能在电镀后退火前就已经形成。在退火后进一步长大。这是由于作为种子层的溅射铜表面本身存在孔洞，如图1a~图1b所示。这些孔洞本身在100nm左右，极小的孔洞不利于电镀液的进入，造成了这些孔洞内不能电镀，从而引起孔洞的形成，经过退火后，这些孔洞会长大，如图2a~图2b所示。溅射铜表面的孔洞引起电镀铜孔洞的原理示意图所图3所示，在基底20上溅射的种子层21，一般具有大量极小的孔洞23，在电镀铜层22后这些孔洞23会留在电镀铜的内部。
这些孔洞问题，本身会使铜的电阻变大。孔洞的存在必然影响互连的晶粒长大，阻止互连在高温退火时电阻的减小。不利于提高器件的信号传递速率，影响器件的整体性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电镀铜的方法，用于解决现有技术中电镀铜过程中或退火过程中产生大量孔洞影响晶粒长大而导致电阻增大的问题。
为实现上述目的及其他相关目的，本发明提供一种电镀铜的方法，至少包括以下步骤：
1）提供一需要制作电镀铜布线的基底，采用溅射法于所述基底表面形成用于电镀铜的种子层；
2）先依据所述电镀铜布线于所述种子层表面制作图形掩膜，然后腐蚀所述种子层；或先腐蚀所述种子层，然后依据所述电镀铜布线于所述种子层表面制作图形掩膜；
3）采用电镀法于未被所述图形掩膜覆盖的种子层表面制作电镀铜层；
4）去除所述图形掩膜及所述图形掩膜覆盖的种子层。
作为本发明的电镀铜的方法的一个优选方案，步骤2）后还包括采用超声方法去除所述种子层表面气泡的步骤。
作为本发明的电镀铜的方法的一个优选方案，步骤3）还包括于所述电镀铜层表面溅射TaN钝化层的步骤。
作为本发明的电镀铜的方法的一个优选方案，步骤4）后还包括对所述电镀铜层进行退火的步骤。
作为本发明的电镀铜的方法的一个优选方案，所述种子层包括采用溅射法制作的TiW/Cu及Ti/Cu的一种。
作为本发明的电镀铜的方法的一个优选方案，步骤2）中，采用过硫酸铵溶液作为腐蚀液腐蚀所述种子层，以在所述种子层表面形成大孔洞。
进一步地，所述过硫酸铵溶液中，过硫酸铵与水的比例为1∶10~1∶300。
更近一步地，腐蚀的时间为10s~120s。
如上所述，本发明提供一种电镀铜的方法，先提供一需要制作电镀铜布线的基底，采用溅射法于所述基底表面形成用于电镀铜的种子层；然后依据所述电镀铜布线于所述种子层表面制作图形掩膜并腐蚀所述种子层；接着采用电镀法于未被所述图形掩膜覆盖的种子层表面制作电镀铜层；最后去除所述图形掩膜及所述图形掩膜覆盖的种子层，以完成制作。本发明具有以下有益效果：本发明首先可以消除电镀铜与溅射铜界面的孔洞，其次可以消除高温退火时形成的孔洞。由此电镀铜的方法获得电镀铜具有无孔洞，电阻小等特点。此工艺改进适于半导体、集成电路等使用电镀铜的方法制作铜引线的领域。
附图说明
图1a~图1b显示为现有技术中的电镀铜方法在退火前和退火后的电镀铜的表面形态示意图。
图2a~2b显示为现有技术中的电镀铜方法在退火前和退火后的电镀铜的截面形态示意图。
图4显示为本发明的电镀铜的方法的流程示意图。
图5~图6显示为本发明的电镀铜的方法步骤1）所呈现的结构示意图。
图7显示为本发明的电镀铜的方法步骤2）所呈现的结构示意图。
图8~图9显示为本发明的电镀铜的方法步骤3）所呈现的结构示意图。
元件标号说明
10基底
11种子层
111TiW层
112Cu层
113小孔洞
114大孔洞
12电镀铜层
13TaN钝化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4~图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图4~图9所示，本发明提供一种电镀铜的方法，至少包括以下步骤S1~S5：
如图4~图6所示，首先进行步骤1）S1，提供一需要制作电镀铜布线的基底10，采用溅射法于所述基底10表面形成用于电镀铜的种子层11。
所述需要制作电镀铜布线的基底10包括但不限于用于制作集成CMOS电路、集成双极型器件、集成MEMS器件、LED等的Si、SOI、Ge、GOI、蓝宝石、AsGa等衬底，或各种通过外延手段形成的外延层。当然，所有需要制作电镀铜布线的基底10都应该包括在本发明的方案之内。
采用溅射法于所述基底10表面形成种子层11，所述种子层11包括TiW/Cu及Ti/Cu的一种，即所述种子层11为通过溅射工艺依次形成的TiW层111及Cu层112，或通过溅射工艺依次形成的Ti层及Cu层，在本实施例中，所述种子层为TiW层111及Cu层112。由于溅射工艺的特性，溅射形成的种子层11表面通常具有大量的小孔洞113，且这些孔洞在不经过处理的情况下在后续的电镀铜的过程中难以消除。当然，在其它的实施例中，所述种子层11还可以是所需的一切预期的种子层种类，并不限于此处所列举的几种。
如图4及图7所示，然后进行步骤2）S2，先依据所述电镀铜布线于所述种子层表面制作图形掩膜，然后腐蚀所述种子层；或先腐蚀所述种子层，然后依据所述电镀铜布线于所述种子层表面制作图形掩膜。
在本实施例中，先依据所述电镀铜布线于所述种子层11表面制作图形掩膜（未予图示）。由于电镀铜布线的形状及分布需根据器件的实际需求而定，如受器件的电极位置、连线的方式、测试的需求等条件的限制，因此，不同的器件布线需采用不同的图形掩膜。在本实施例中，所述图形掩膜的材料为光刻胶材料。
然后腐蚀所述种子层11。在本实施例中，采用过硫酸铵溶液作为腐蚀液腐蚀所述种子层11，以在所述种子层11表面形成大孔洞。进一步地，所述过硫酸铵溶液中，过硫酸铵与水的比例为1∶10~1∶300，腐蚀的时间为10s~120s。在以具体的实施过程中，所述过硫酸铵与水的比例为1∶250，腐蚀的时间为60s。该腐蚀过程可以使溅射形成的小孔洞113被腐蚀成大孔洞114，使后续电镀铜能填充在该大孔洞114内，有效地去除电镀铜的孔洞。采用过硫酸铵溶液腐蚀所示种子层11可以获得较高的效率和良好的效果。当然，在其他的实施例中，可以采用其它的腐蚀液对所述种子层11进行腐蚀以获得大孔洞114。
由于去除腐蚀液后，种子层11表面可以存在气泡而导致后续电镀过程中孔洞的产生，故在本实施例中，采用腐蚀液腐蚀完所述种子层11后，采用超声方法去除所述种子层11表面气泡，可以有效提高电镀铜的质量。
当然，在另一实施例中，可以先腐蚀所述种子层11，然后依据所述电镀铜布线于所述种子层11表面制作图形掩膜。
如图4及图8~9所示，然后进行步骤3）S3，采用电镀法于未被所述图形掩膜覆盖的种子层11表面制作电镀铜层12。
依据上述的图形掩膜进行电镀铜，由于种子层11表面的小孔洞113被腐蚀成了大孔洞114，故电镀可以在该些大孔洞114内形成，有效地提高了电镀铜的致密度和质量。为了保证后续退火过程中电镀铜内不产生孔洞，本实施例在电镀铜后，于所述电镀铜层12表面溅射TaN钝化层13，然后再进行退火。
如图4所示，最后进行步骤4）S4，去除所述图形掩膜及所述图形掩膜覆盖的种子层11。
在本实施例中，去除所述图形掩膜及所述图形掩膜覆盖的种子层11，形成所需的电镀铜布线。为了获得更好的电镀铜布线，在本实施例中，还包括对所述电镀铜层12进行退火的步骤，在本实施例中，退火温度为100~300摄氏度，退火时间为5~15分钟，在以具体的实施过程中，退火温度为200摄氏度，退火时间为10分钟。退火有助于电镀铜晶粒的长大，可以有效地降低电镀铜的电阻，获得性能良好的电镀铜布线。
综上所述，本发明提供一种电镀铜的方法，先提供一需要制作电镀铜布线的基底，采用溅射法于所述基底表面形成用于电镀铜的种子层；然后依据所述电镀铜布线于所述种子层表面制作图形掩膜并腐蚀所述种子层；接着采用电镀法于未被所述图形掩膜覆盖的种子层表面制作电镀铜层；最后去除所述图形掩膜及所述图形掩膜覆盖的种子层，以完成制作。本发明具有以下有益效果：本发明首先可以消除电镀铜与溅射铜界面的孔洞，其次可以消除高温退火时形成的孔洞。由此电镀铜的方法获得电镀铜具有无孔洞，电阻小等特点。此工艺改进适于半导体、集成电路等使用电镀铜的方法制作铜引线的领域。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种电镀铜的方法，其特征在于，至少包括以下步骤：
1)提供一需要制作电镀铜布线的基底，采用溅射法于所述基底表面形成用于电镀铜的种子层；
2)先依据所述电镀铜布线于所述种子层表面制作图形掩膜，然后腐蚀所述种子层；或先腐蚀所述种子层，然后依据所述电镀铜布线于所述种子层表面制作图形掩膜；
3)采用电镀法于未被所述图形掩膜覆盖的种子层表面制作电镀铜层；
4)去除所述图形掩膜及所述图形掩膜覆盖的种子层。
2.根据权利要求1所述的电镀铜的方法，其特征在于：步骤2)后还包括采用超声方法去除所述种子层表面的气泡的步骤。
3.根据权利要求1所述的电镀铜的方法，其特征在于：步骤3)还包括于所述电镀铜层表面溅射TaN钝化层的步骤。
4.根据权利要求1所述的电镀铜的方法，其特征在于：步骤4)后还包括对所述电镀铜层进行退火的步骤。
5.根据权利要求1～4任意一项所述的电镀铜的方法，其特征在于：所述种子层包括采用溅射法制作的TiW/Cu及Ti/Cu的一种。
6.根据权利要求5所述的电镀铜的方法，其特征在于：步骤2)中，采用过硫酸铵溶液作为腐蚀液腐蚀所述种子层，以在所述种子层表面形成大孔洞。
7.根据权利要求6所述的电镀铜的方法，其特征在于：所述过硫酸铵溶液中，过硫酸铵与水的比例为1∶10～1∶300。
8.根据权利要求7所述的电镀铜的方法，其特征在于：腐蚀的时间为10s～120s。
CN201210419100.9A 2012-10-26 2012-10-26 一种电镀铜的方法 Active CN103794544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210419100.9A CN103794544B (zh) 2012-10-26 2012-10-26 一种电镀铜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210419100.9A CN103794544B (zh) 2012-10-26 2012-10-26 一种电镀铜的方法

Publications (2)

Publication Number Publication Date
CN103794544A CN103794544A (zh) 2014-05-14
CN103794544B true CN103794544B (zh) 2016-04-13

Family

ID=50670083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210419100.9A Active CN103794544B (zh) 2012-10-26 2012-10-26 一种电镀铜的方法

Country Status (1)

Country Link
CN (1) CN103794544B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017081797A1 (ja) * 2015-11-12 2017-05-18 三菱電機株式会社 Ｃｕめっきの形成方法、Ｃｕめっき付き基板の製造方法、および、Ｃｕめっき付き基板
CN106231807B (zh) * 2016-08-06 2019-01-22 深圳市博敏电子有限公司 一种基于磁控溅射技术的印制线路板线路图形制作方法
CN109930153B (zh) * 2019-04-24 2021-01-01 深圳市华星光电技术有限公司 刻蚀液及刻蚀装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102544040A (zh) * 2012-01-17 2012-07-04 中国科学院上海微系统与信息技术研究所 利用TSV技术实现GaAs图像传感器的圆片级封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102544040A (zh) * 2012-01-17 2012-07-04 中国科学院上海微系统与信息技术研究所 利用TSV技术实现GaAs图像传感器的圆片级封装方法

Also Published As

Publication number Publication date
CN103794544A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103794544B (zh) 一种电镀铜的方法
CN107112318B (zh) 功率模块
CN102246292A (zh) 在用于3d封装的晶片中电镀晶片贯通孔的方法
CN102403425A (zh) 一种倒装led芯片的制作方法
JP5921696B2 (ja) スルー基板ビアの形成方法
CN111106091A (zh) 半导体器件及制造其的方法
US8227332B2 (en) Method for fabricating electrical bonding pads on a wafer
Tian et al. Copper pulse-reverse current electrodeposition to fill blind vias for 3-D TSV integration
US8314473B2 (en) Die backside standoff structures for semiconductor devices
CN105101742A (zh) 具有枝晶构造的热传单元、用途及使用方法
US20220148973A1 (en) Through electrode substrate, electronic unit, method for manufacturing through electrode substrate, and method for manufacturing electronic unit
Li et al. Highly (111)-oriented nanotwinned Cu for high fatigue resistance in fan-out wafer-level packaging
CN101645415A (zh) 金属连线的制造方法
CN106252360A (zh) 显示屏及其制作方法
CN106449425A (zh) 一种显示用电子器件高导互连电极及其制备方法
CN110571157B (zh) 一种防止侧蚀的精细线路的制作方法
CN104120473A (zh) 电镀铜的方法
CN107735871A (zh) 具有金属载体的器件和用于制造器件的方法
US10461025B2 (en) Low cost metallization during fabrication of an integrated circuit (IC)
CN107154380B (zh) 一种金属互连结构的制备方法
CN102339786A (zh) 处理沟槽内铜电镀层的方法
CN105489542A (zh) 芯片封装方法及芯片封装结构
CN101740481B (zh) 半导体器件中互连线形成方法
CN103280426A (zh) 一种通过电流编程防止tsv过电镀的方法
CN203787413U (zh) 晶圆级芯片tsv封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant