CN1996580A - 整合内埋元件的基板结构及其制作方法 - Google Patents

整合内埋元件的基板结构及其制作方法 Download PDF

Info

Publication number
CN1996580A
CN1996580A CNA2006100025875A CN200610002587A CN1996580A CN 1996580 A CN1996580 A CN 1996580A CN A2006100025875 A CNA2006100025875 A CN A2006100025875A CN 200610002587 A CN200610002587 A CN 200610002587A CN 1996580 A CN1996580 A CN 1996580A
Authority
CN
China
Prior art keywords
circuit
layer
embedded element
depression
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100025875A
Other languages
English (en)
Other versions
CN100524718C (zh
Inventor
陈盈州
欧英德
李秋雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006100025875A priority Critical patent/CN100524718C/zh
Publication of CN1996580A publication Critical patent/CN1996580A/zh
Application granted granted Critical
Publication of CN100524718C publication Critical patent/CN100524718C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种基板结构与其制作方法，特别是有关一种整合内埋元件的基板结构与其制作方法。此一整合内埋元件的基板通过移除部分外线路层与介电层而在基板上形成若干凹穴，并在凹穴中暴露出部分内线路层，内埋元件即被动元件放置在凹穴中，并与凹穴底部暴露出来的内线路层电性连接。这样可以解决因回焊等高温制程造成焊锡熔化聚合而造成被动元件偏移与线路短路等问题。

Description

整合内埋元件的基板结构及其制作方法
【技术领域】
本发明涉及一种基板结构与其制作方法，特别是有关于一种整合内埋元件基板结构与其制作方法。
【背景技术】
在半导体制程中，在同一晶圆上制作的集成电路(integrated circuit，IC)通常为同一种类，这是因为要将不同的集成电路制作在同一晶圆上，不但会大幅增加其困难度与复杂度，更会因此导致成本的攀升，并且还有扩增功能的弹性不理想、开发时间长、测试过程耗时等等缺点。然而电子产品通常为达到所要求的设计目的及功效，并非仅仅由一个或一种集成电路所能达成，而往往需要与其它元件整合才能形成功能完整的电子产品。而如何将各种半导体元件加以整合为一低成本、高效率以及制作简单的电子产品也是当前电子产业的发展重点。
参照图1A至图1C，显示了整合被动元件的电子构装方法。首先参照图1A，提供一具有电路层的表面粘着式基板10，其上还有数个焊垫101与对应的电路(图中未示)电性连接，此基板10可以是印刷电路板或是陶瓷电路板等基板。接着，在焊垫101上形成一焊锡(solder paste)12，如图1B所示。然后如图1C所示，将所需的被动元件14通过焊锡12粘着固定在基板10的焊垫101上。
然而，利用此电子构装方式，往往需要经过一次或多次的回焊(reflow)，而回焊这样的高温制程会使得已经固结的焊锡熔化而流动，造成被动元件无法固定而偏离所对应的焊垫位置，导致被动元件与焊垫之间的电路导通出现瑕疵甚至断路。并且相邻的两个焊垫上的焊锡会因流动而聚集或桥接，使得整个电路发生短路，造成产品的严重损害。
因此，如何防止整合元件的电子构装因为多次回焊而造成焊锡流动并聚集、桥接导致被动元件偏移及电路短路等缺陷，确为本技术领域的一项重要研究课题。
【发明内容】
本发明的目的之一在于提供一种整合内埋元件的基板结构，防止因回焊制程的高温或多次回焊造成焊锡流动聚合而导致发生内埋元件位置偏移及电路短路，进一步减少产品的损失，提高产品的良率与产能。
本发明的另一目的在于提供一种整合内埋元件的基板的制作方法，确保在回焊时仍可以将内埋元件固定设置在基板的接垫上而不会有所偏移，避免造成电路的断路或者连接瑕疵以及短路等缺陷，提高产品的良率及产能。
为实现上述目的，本发明提出如下技术方案：一种整合内埋元件的基板结构，包括核心板、内线路层、介电层、外线路层及内埋元件，其中，内线路层设于核心板的一表面，介电层包覆该内线路层，并且该介电层具有至少一凹穴，并从凹穴中暴露出部分内线路层。外线路层设在介电层的表面上，内埋元件具有至少一接点，其设置在前述凹穴内并与暴露出的内线路层电性连接。
本发明还提出如下技术方案：一种整合内埋元件的基板的制作方法，首先，提供一基板，此基板具有一核心板、一位于核心板的一表面上的内线路层、一包覆内线路层的介电层以及一位于介电层表面上的外线路层。然后，移除部分外线路层与部分介电层而形成至少一凹穴，从该凹穴中暴露出部分内线路层。之后，将一内埋元件容纳设置于凹穴中，并与凹穴中暴露出的内线路层电性连接。
本发明提出的整合内埋元件的基板结构及其制作方法，是利用凹穴构造以及内埋元件周围的绝缘胶材，有效地固定整合内埋元件中的元件，使得在后续的高温制程例如回焊中，不会因焊锡流动聚合而偏移或短路，以提高产品的质量、良率与产能。
【附图说明】
图1A是现有整合被动元件的制程中初始基板的剖面示意图。
图1B是现有整合被动元件的制程中在基板上形成焊锡的剖面示意图。
图1C是现有整合被动元件的制程中被动元件粘接完毕的剖面示意图。
图2是本发明的整合内埋元件的基板结构的剖面示意图。
图3A是本发明的整合内埋元件的基板的制作方法中初始基板的剖面示意图。
图3B是本发明的整合内埋元件的基板的制作方法中形成凹穴的剖面示意图。
图3C是本发明的整合内埋元件的基板的制作方法中形成防焊层的剖面示意图。
图3D是本发明的整合内埋元件的基板的制作方法中在暴露的内线路层上沾附助焊剂的剖面示意图。
图3E是本发明的整合内埋元件的基板的制作方法中连接内埋元件的剖面示意图。
【具体实施方式】
请参照图2，是本发明的一个较佳实施例的整合内埋元件的基板结构的剖面示意图，此整合内埋元件的基板结构20，包含一核心板200，在此核心板200的一个表面上设有依据产品需求而设计的一内线路层203。在内线路层203的表面上包覆有一介电层205以保护内线路层203，并且介电层205具有一凹穴207，从凹穴207中暴露出一部分内线路层206。另外，在介电层205的表面上设有一外线路层204，具有至少一接点的内埋元件215被设置在此凹穴207内并与暴露在其中的内线路层206电性连接。此外，外线路层204上覆盖有一防焊层210，用以保护外线路层204，并且在外线路层204与内线路层203之间设有数个盲孔(图中未示)，通过这些盲孔电性连接外线路层204与内线路层203而形成电路。
此外，暴露在凹穴207中的内线路层206为一成对分离的线路，其分别与内埋元件215的接点通过焊锡(图中未示)相连接，而此内埋元件215是一被动元件，但并不限于此。另外，在凹穴207的底部位于成对电路之间有一凸起205a，此凸起205a不但分隔了成对分离的线路206，同时也阻隔了成对分离的线路206上用以与内埋元件215连接的焊锡，使得既使在后续的高温制程例如回焊中，也不会因焊锡熔化而聚集导致短路。而内埋元件215也因为是设置在凹穴207中，限制了其周围的空间，再加上其周围被一绝缘胶材216所包覆固定，因此既使在回焊时，也不会出现如现有技术一样因高温导致焊锡熔化无法固定内埋元件215，而造成的内埋元件215偏移暴露的内线路层206，以致无法电性连接或接触不良等问题。
参照图3A至图3E，是本发明的整合内埋元件的基板制程的剖面示意图。首先，如图3A所示，提供一基板20，此基板20具有一核心板200，在核心板200上设有一内线路层203，并且在内线路层203上覆盖一介电层205，再进一步在介电层205上设一外线路层204。接着，如图3B所示，移除部分外线路层204与部分介电层205，形成一凹穴207，并且从凹穴207中暴露出部分内线路层206，但保留部分介电层205而在凹穴207底部形成一凸起205a。上述暴露的内线路层206为一成对分离电路，而凸起205a是位于此暴露的内线路层206之间，以阻隔此成对分离电路。此凹穴207的形成方式可以采用现有技术如蚀刻技术或其他方式。
其后，如图3C所示，在外线路层204上形成一防焊层210，用以保护外线路层204。然后，在暴露的内线路层206上沾附助焊剂(flux)212或者焊锡作为表面粘着材料，如图3D所示。再后，如图3E所示，将一内埋元件215放置在凹穴207内，并借由此前沾附的助焊剂212与暴露的内线路层206相连接，从而使内埋元件215固定在凹穴207中。另外在凹穴207中填充绝缘胶材216包围在内埋元件215的周围，使得内埋元件215更稳固地固定在凹穴207内。然后，再经过一次回焊制程而形成一整合内埋元件的基板。
本发明是利用凹穴结构来容纳被动元件并限制其周围空间，另外借由助焊剂与绝缘胶材可以更有效地固定内埋元件215，使被动元件既使经回焊等高温制程，也不会出现因焊锡熔化聚集而导致被动元件偏移现象而影响产品品质。而且，凹穴中保留的由介电层形成的凸起，分隔了凹穴中暴露的内线路层，使其不会如现有技术那样出现因回焊或是高温制程造成焊锡熔化聚集导致产品短路等现象，因此对于产品的良率及产能可以有效地改善和提高。

Claims (10)

1.一种整合内埋元件的基板结构，包括核心板、内线路层、介电层、外线路层及内埋元件，其特征在于：所述内线路层是设于核心板的一表面上，介电层包覆在该内线路层上，所述介电层具有至少一凹穴，从所述凹穴中暴露出部分内线路层；而外线路层是设在介电层的表面，内埋元件具有至少一接点，所述内埋元件设置在所述凹穴内并与暴露出的内线路层电性连接。
2.如权利要求1所述的整合内埋元件的基板结构，其特征在于：在所述外线路层上设有一防焊层。
3.如权利要求1所述的整合内埋元件的基板结构，其特征在于：所述内埋元件是一被动元件。
4.如权利要求1所述的整合内埋元件的基板结构，其特征在于：在所述内埋元件的周围还包围有绝缘胶材。
5.如权利要求1所述的整合内埋元件的基板结构，其特征在于：在所述凹穴的侧壁还设有绝缘层。
6.如权利要求1所述的整合内埋元件的基板结构，其特征在于：所述暴露的内线路层是位于所述凹穴底部的成对分离电路，所述成对分离电路之间还包含有一凸起，以阻隔该成对电路。
7.一种整合内埋元件的基板的制作方法，包括如下过程：首先，提供一基板，此基板具有一核心板、一位于核心板的一表面上的内线路层、一包覆内线路层的介电层以及一位于介电层表面上的外线路层，然后，移除部分外线路层与部分介电层而形成至少一凹穴，从所述凹穴中暴露出部分内线路层，之后，将一内埋元件放置于所述凹穴中，并与凹穴中暴露出的内线路层电性连接。
8.如权利要求7所述的整合内埋元件的基板的制作方法，其特征在于：所述方法还包括将绝缘胶材填充于所述凹穴中并使其包围在内埋元件的周围。
9.如权利要求7所述的整合内埋元件的基板的制作方法，其特征在于：所述放置内埋元件的步骤中，还进一步在所述暴露出的内线路层上沾附助焊剂并回焊内埋元件。
10.如权利要求7所述的整合内埋元件的基板的制作方法，其特征在于：所述移除部分外线路层及部分介电层以形成凹穴的步骤中，在相邻的暴露的内线路层之间保留部分介电层。
CNB2006100025875A 2006-01-06 2006-01-06 整合内埋元件的基板结构及其制作方法 Active CN100524718C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100025875A CN100524718C (zh) 2006-01-06 2006-01-06 整合内埋元件的基板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100025875A CN100524718C (zh) 2006-01-06 2006-01-06 整合内埋元件的基板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN1996580A true CN1996580A (zh) 2007-07-11
CN100524718C CN100524718C (zh) 2009-08-05

Family

ID=38251595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100025875A Active CN100524718C (zh) 2006-01-06 2006-01-06 整合内埋元件的基板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN100524718C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931165A (zh) * 2012-11-15 2013-02-13 日月光半导体（上海）股份有限公司 封装基板及其制造方法
CN113453428A (zh) * 2020-03-27 2021-09-28 庆鼎精密电子（淮安）有限公司 电路板及所述电路板的制作方法
CN114080105A (zh) * 2020-08-20 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 具有凹穴的电路板的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931165A (zh) * 2012-11-15 2013-02-13 日月光半导体（上海）股份有限公司 封装基板及其制造方法
CN102931165B (zh) * 2012-11-15 2015-08-19 日月光半导体(上海)有限公司 封装基板的制造方法
CN113453428A (zh) * 2020-03-27 2021-09-28 庆鼎精密电子（淮安）有限公司 电路板及所述电路板的制作方法
CN113453428B (zh) * 2020-03-27 2022-05-24 庆鼎精密电子（淮安）有限公司 电路板及所述电路板的制作方法
CN114080105A (zh) * 2020-08-20 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 具有凹穴的电路板的制作方法
CN114080105B (zh) * 2020-08-20 2023-06-16 宏启胜精密电子(秦皇岛)有限公司 具有凹穴的电路板的制作方法

Also Published As

Publication number Publication date
CN100524718C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
US11476172B2 (en) Radio frequency module
CN1763933B (zh) 印刷电路板与结合其的电路单元
JP2012151353A (ja) 半導体モジュール
CN100527412C (zh) 电子电路模块及其制造方法
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
US6441486B1 (en) BGA substrate via structure
EP2533617B1 (en) Printed circuit board with chip package component
WO1998048458A1 (en) Ball grid array package employing solid core solder balls
CN100524718C (zh) 整合内埋元件的基板结构及其制作方法
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
US20030136582A1 (en) Substrate board structure
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
JP2009105209A (ja) 電子装置及びその製造方法
CN101261978A (zh) 半导体元件安装用基板及其制造方法
JPH0856100A (ja) 表面取付デバイスを回路板に取り付ける装置
CN114373740B (zh) 电磁屏蔽封装结构、电子器件模组及其制作方法
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
KR20220008932A (ko) 통신 모듈
JP2007103681A (ja) 半導体装置およびその製造方法
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
JP2010056506A (ja) 電子装置の実装構造
JP2005093752A (ja) 電子部品装置
JP2885285B1 (ja) 集積回路パッケージ
CN111490026A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant