CN107833871A - 引线框架和电子部件装置 - Google Patents

引线框架和电子部件装置 Download PDF

Info

Publication number
CN107833871A
CN107833871A CN201710832129.2A CN201710832129A CN107833871A CN 107833871 A CN107833871 A CN 107833871A CN 201710832129 A CN201710832129 A CN 201710832129A CN 107833871 A CN107833871 A CN 107833871A
Authority
CN
China
Prior art keywords
terminal
sub
end sub
recess
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710832129.2A
Other languages
English (en)
Other versions
CN107833871B (zh
Inventor
笠原哲郎
笠原哲一郎
坂井直也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN107833871A publication Critical patent/CN107833871A/zh
Application granted granted Critical
Publication of CN107833871B publication Critical patent/CN107833871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种引线框架，包括树脂部，其包括上表面和与上表面相对的下表面；第一端子，其形成为穿透树脂部。第一端子包括：第一上端子部，其被布置成从上表面突出；第一下端子部，其被布置在第一上端子部上，以从下表面突出；第一通孔，其形成在第一上端子部和第一下端子部中的一个中；第一凹部，其由第一通孔的内壁表面以及第一上端子部和第一下端子部中的另一个的表面所限定；以及第一金属层，其形成在第一凹部的内表面上。

Description

引线框架和电子部件装置
相关申请的交叉引用
本申请要求于2016年9月16日提交的日本专利申请No.2016-181178的优先权，其全部内容以引用的方式合并于此。
技术领域
本公开涉及引线框架和电子部件装置。
背景技术
在背景技术中，存在用于安装例如半导体芯片的电子部件的引线框架。在这样的引线框架中，安装在芯片安装部的半导体芯片通过导线连接至周围的引线，并且用密封树脂密封半导体芯片和导线(参见例如JP-A-7-58270)。
最近，需要引线框架具有更大量的引脚以及更窄的间距来使半导体芯片微型化。为了满足该要求，需要蚀刻用于制造引线框架的更薄的金属板。但是，存在容易发生例如布线层的变形的故障的问题。
发明内容
根据本公开的一个或多个方面，提供了一种引线框架。
该引线框架包括：
树脂部，其包括上表面以及与上表面相对的下表面；以及第一端子，其形成为穿透树脂部。
第一端子包括：第一上端子部，其被布置成从上表面突出；
第一下端子部，其被布置在第一上端子部上，以从下表面突出；
第一通孔，其形成在第一上端子部和第一下端子部中的一个中；
第一凹部，其由第一通孔的内壁表面以及第一上端子部和第一下端子部中的另一个的表面所限定；以及
第一金属层，其形成在第一凹部的内表面上。
根据本公开的一个或多个方面，提供了一种电子部件装置。
电子部件装置包括：
引线框架，其包括：
树脂部，其包括上表面以及与上表面相对的下表面；以及第一端子，其形成为穿透树脂部；
其中第一端子包括：
第一上端子部，其被布置成从上表面突出；
第一下端子部，其被布置在第一上端子部上，以从下表面突出；
第一通孔，其形成在第一上端子部和第一下端子部中的一个中；
第一凹部，其由第一通孔的内壁表面以及第一上端子部和第一下端子部中的另一个的表面所限定；以及
第一金属层，其形成在第一凹部内表面上，以及电子部件，其安装在引线框架上以电连接至第一端子。
附图说明
图1是示出根据第一实施例的制造引线框架的方法的截面图(部分1)；
图2A和图2B是示出根据第一实施例的制造引线框架的方法的截面图(部分2)；
图3是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分3)；
图4A和图4B是示出根据第一实施例的制造引线框架的方法的截面图(部分4)；
图5是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分5)；
图6A和图6B是示出根据第一实施例的制造引线框架的方法的截面图(部分6)；
图7是示出根据第一实施例的制造引线框架的方法的截面图(部分7)；
图8是示出根据第一实施例的制造引线框架的方法的截面图(部分8)；
图9是示出根据第一实施例的制造引线框架的方法的截面图(部分9)；
图10是示出根据第一实施例的制造引线框架的方法的截面图(部分10)；
图11是示出根据第一实施例的制造引线框架的方法的截面图(部分11)；
图12是示出根据第一实施例的制造引线框架的方法的截面图(部分12)；
图13是示出根据第一实施例的制造引线框架的方法的截面图(部分13)；
图14是示出根据第一实施例的引线框架的截面图；
图15是示出根据第一实施例的引线框架的平面图(部分1)；
图16是示出根据第一实施例的引线框架的平面图(部分2)；
图17是示出使用图14的引线框架制造电子部件装置的方法的截面图；
图18是示出根据第一实施例的电子部件装置的截面图(部分1)；
图19是示出根据第一实施例的电子部件装置的截面图(部分2)；
图20A和图20B是示出根据第二实施例的制造引线框架的方法的截面图；
图21是示出根据第二实施例的引线框架的截面图；
图22A和图22B是示出根据第三实施例的制造引线框架的方法的截面图；
图23是示出根据第三实施例的引线框架的截面图；以及
图24是示出根据第四实施例的使用引线框架的电子部件装置的截面图。
具体实施方式
下面将参照附图描述实施例。
(第一实施例)
图1、图2A和图2B、图3、图4A和图4B、图5、图6A和图6B以及图7至图13是用于说明根据第一实施例的制造引线框架的方法的示图。图14至图16是示出根据第一实施例的引线框架的示图。图17至图19是用于说明根据第一实施例的电子部件装置的示图。
下面将描述引线框架的结构和电子部件装置的结构，同时描述制造引线框架和电子部件装置的方法。
在根据第一实施例的制造引线框架的方法中，首先，如图1所示，准备布置在下侧的下金属板10和布置在上侧的上金属板20。
作为下金属板10和上金属板20的每一个的示例，使用铜合金制成的铜板。可替代地，可以使用42合金(42％镍(Ni)-铁(Fe))等的各种金属板，只要它们可以用作引线框架即可。金属板10的厚度为例如约100μm。
在金属板10的一个产品区中，定义了芯片安装部形成区A和围绕芯片安装部形成区A的布线形成区B。图1中示出了芯片安装部形成区A的周边部分和布线形成区B。
接下来，如图2A所示，基于光刻法在下金属板10的上表面上形成设置有第一开口部31a和第二开口部31b的第一抗蚀剂层31。此外，同样地，基于光刻法在下金属板10的下表面上形成设置有开口部32a的第二抗蚀剂层32。
在根据实施例的引线框架中，在布线形成区B中布置有通过其可以在上表面侧和下表面侧之间传导电力的多个端子，并且端子形成为连接至布线部和焊盘。
如图2A所示，在第一端子布置区X中布置第一抗蚀剂层31的单独的岛状图案31x，其中多个第一端子将被布置在下金属板10的上表面上。在岛状图案31x周围布置第一开口部31a。
此外，在第二端子布置区Y中布置第一抗蚀剂层31的单独的圆环状图案31y，其中多个第二端子部将被布置在下金属板10的上表面上。在第一抗蚀剂层31的圆环状图案31y的中心处布置第二开口部31b。在第二端子布置区Y布置在第一端子布置区X外。
此外，形成在下金属板10的下表面上的第二抗蚀剂层32的开口部32a与第一抗蚀剂层31的圆环状图案31y的开口部31b相对应地布置在第二端子布置区Y中。
接下来，如图2B所示，通过位于下金属板10的相对的表面侧上的第一抗蚀剂层31的第一开口部31a和第二开口部31b以及第二抗蚀剂层32的开口部32a，将下金属板10从相对侧湿蚀刻到其厚度的中部。
当铜板用作金属板10时，使用氯化铁溶液、氯化铜溶液等作为水性蚀刻剂。优选地，使用喷淋蚀刻装置作为蚀刻装置。
因此，通过第一抗蚀剂层31的第一开口部31a，将下金属板10从上表面侧蚀刻到其厚度的中部。结果，形成了第一凹部C1。由于对下金属板10的下表面进行保护的第二抗蚀剂层32，可以防止下金属板10从下表面侧被蚀刻，使得可以保留第一凹部C1的底板。
当下金属板10的厚度为100μm时，将第一凹部的深度设置为约50μm。
此外，在第二端子布置区Y中，通过第一抗蚀剂层31的圆环状图案31y的第二开口部31b和第二抗蚀剂层32的开口部32a，从相对的表面侧同时蚀刻下金属板10。
这样，在第二端子布置区Y中，下金属板10被钻孔。结果，形成了通孔T1。每个通孔T1的直径为例如约100μm。
然后，如图3所示，从下金属板10移除第一抗蚀剂层31和第二抗蚀剂层32。
在下金属板10的第一端子布置区X中，通过形成在上表面侧上的第一凹部C1来形成将用作第一端子的下部的第一下端子部40a。如图3中的局部平面图所示，每个第一下端子部40a在平面图中被布置并且成形为圆状。
此外，在下金属板10的第二端子布置区Y中，通过形成在上表面侧上的第一凹部C1来形成将用作第二端子的下部的第二下端子部42a。如图3中的局部平面图所示，每个第二下端子部42a在平面图中被布置并且成形为圆环状，在圆环中，通孔T1被布置在中央处。
接下来，将描述上金属板20的加工方法。如图4A所示，基于光刻法在上金属板20的上表面上形成设置有第一开口部33a的第一抗蚀剂层33。此外，同样地，基于光刻法在上金属板20的下表面上形成设置有第一开口部34a和第二开口部34b的第二抗蚀剂层34。
在上金属板20的下表面上的第二端子布置区Y中布置第二抗蚀剂层34的单独的岛状图案34x。在岛状图案34x周围布置第一开口部34a。
此外，在上金属板20的下表面上的第一端子布置区X中布置第二抗蚀剂层34的单独的圆环状图案34y。在第二抗蚀剂层34的圆环状图案34y的中心处布置第二开口部34b。
此外，形成在上金属板20的上表面上的第一抗蚀剂层33的开口部33a与第二抗蚀剂层34的圆环状图案34y的第二开口部34b相对应地布置在第一端子布置区X中。
接下来，如图4B所示，通过上金属板20的相对的表面侧上的第一抗蚀剂层33的第一开口33a以及第二抗蚀剂层34的第一开口部34a和第二开口部34b，将上金属板20从相对侧湿蚀刻到其厚度的中部。
因此，通过第二抗蚀剂层34的第一开口部34a，将上金属板20从下表面侧蚀刻到其厚度的中部。结果，形成了第二凹部C2。由于对上金属板20的上表面进行保护的第一抗蚀剂层33，可以防止上金属板20从上表面侧被蚀刻，使得可以保留第二凹部C2的底板。
当上金属板20的厚度为100μm时，将第二凹部C2的深度设置为约50μm。
此外，在第一端子布置区X中，通过第一抗蚀剂层33的第一开口部33a和第二抗蚀剂层34的圆环状图案34y的第二开口部34b，从相对的表面侧同时蚀刻上金属板20。
这样，在第一端子布置区X中，上金属板20被钻孔。结果，形成了通孔T2。
然后，如图5所示，从上金属板20移除第一抗蚀剂层33和第二抗蚀剂层34。
在上金属板20的第二端子布置区Y中，通过形成在下表面侧上的第二凹部C2来形成将用作第二端子的上部的第二上端子部42b。如图5中的局部平面图所示，每个第二下端子部42b在平面图中被布置并且成形为圆状。
上金属板20的第二上端子部42b被布置在与前述下金属板10的第二下端子部42a相对应的位置中。
此外，在上金属板20的第一端子布置区X中，通过形成在下表面侧上的第二凹部C2来形成将用作第一端子的上部的第一上端子部40b。如图5中的局部平面图所示，每个第一上端子部40b在平面图中被布置并且成形为圆环状，在圆环中，通孔T2被布置在中央处。
上金属板20的第一上端子部40b被布置在与前述下金属板10的第一下端子部40a相对应的位置中。
接下来，如图6A所示，准备图3中示出的下金属板10和图5中示出的上金属板20。如上所述，下金属板10的第一下端子部40a中的每一个和上金属板20的第一上端子部40b中的每一个被布置成彼此相对。此外，同样地，下金属板10的第二下端子部42a中的每一个和上金属板20的第二上端子部42b中的每一个被布置成彼此相对。
下金属板10的第一下端子部40a和上金属板20的第一上端子部40b彼此对齐。此外，同时，下金属板10的第二下端子部42a和上金属板20的第二上端子部42b彼此对齐。
以这种方式，如图6B所示，上金属板20被放置在下金属板10上。因此，上金属板20的圆环状的第一上端子部40b被布置在下金属板10的岛状的第一下端子部40a上。
此外，同时，上金属板20的岛状的第二上端子部42b被布置在下金属板10的圆环状的第二下端子部42a上。
在这种情况下，无需使用例如粘合剂的接合元件而将上金属板20布置在下金属板10上。
因此，在图6B中，下金属板10的第一下端子部40a的上表面和上金属板20的第一上端子部40b的下表面彼此直接接触。此外，同样地，下金属板10的第二下端子部42a的上表面和上金属板20的第二上端子部42b的下表面彼此直接接触。
由此，获得了上金属板20放置在下金属板10上的分层结构体5。
在分层结构体5内部，通过下金属板10的第一凹部C1和上金属板20的第二凹部C2来形成腔部12。
接着，如图7所示，在下模具50和上模具52之间布置图6中示出的分层结构体5。通过下模具50和上模具52按压分层结构体5。此外，如图8所示，通过传递塑模法经由下模具50和上模具52之间的间隙将树脂填充在分层结构体5的腔部12中。结果，形成了树脂部54。作为树脂部54的优选示例，可以使用热固型环氧树脂等。
然后，如图9所示，从分层结构体5移除下模具50和上模具52。因此，通过树脂部54将下金属板10和上金属板20彼此牢固地固定在一起。
通过采用这种方法，当下金属板10和上金属板20彼此牢固地固定时，可以防止应力被局部施加。由此，可以防止引线框架由于残余应力而变形。
对下金属板10的第一凹部C1的内表面和上金属板20的第二凹部C2的内表面都应用粗糙化处理或黑化处理(氧化处理)，这适用于提高引线框架和树脂部54之间的附着力。
这里，粗糙化处理意即使金属表面不均匀的处理，从而提高金属和树脂之间由于固着效果的附着力。
另一方面，黑化处理(氧化处理)意即在金属表面产生化学氧化膜的处理，从而抑制导致金属与树脂之间的附着力降低的不稳定的氧化膜的产生。
接下来，如图10所示，基于光刻法在图9示出的分层结构体5的上金属板20的上表面上形成设置有开口部35a的第一抗蚀剂层35。
布置第一抗蚀剂层35的图案使得上金属板20可以被图案化以获得第一上端子部40b、第二上端子部42b以及连接至第一上端子部40b和第二上端子部42b的布线部和焊盘。
此外，基于光刻法在图10中示出的分层结构体5的下金属板10的下表面上形成设置有开口部36a的第二抗蚀剂层36。布置第二抗蚀剂层36的图案使得下金属板10可以被图案化以分别获得第一下端子部40a和第二下端子部42b。
接着，如图11所示，通过第一抗蚀剂层35的开口部35a，从上表面侧湿蚀刻分层结构体5的上金属板20，直到暴露树脂部54。此外，同时，通过第二抗蚀剂层36的开口部36a，从下表面侧湿蚀刻分层结构体5的下金属板10，直到暴露树脂部54。
以这种方式，下金属板10和上金属板20在厚度方向上被钻孔以被图案化。然后，移除第一抗蚀剂层35和第二抗蚀剂层36。
因此，如图12所示，上金属板20被图案化。结果，第一上端子部40b以及连接至第一上端子部40b的第一布线部43和第一焊盘P1被形成在上金属板20中(参见稍后将描述的图15的平面图)。此外，同时，上金属板20被图案化。结果，第二上端子部42b以及连接至第二上端子部42b的第二布线部44和第二焊盘P2被形成在上金属板20中(参见稍后将描述的图15的平面图)。
此外，下金属板10被图案化。结果，第一下端子部40a和第二下端子部42a被分别布置在下金属板10中。
通过第一下端子部40a中的相应一个以及布置在第一下端子部40a上的第一上端子部40b中的相应一个来形成第一端子部40中的每一个。将这样形成的第一端子部40连接至第一布线部43中的相应一个以及第一焊盘P1中的相应一个。
在第一端子部40中，将第一下端子部40b的通孔T2布置在第一下端子部40a的上表面上。因此，通过第一上端子部40b的通孔T2以及第一下端子部40a的上表面形成凹部40x。
因此，第一端子40被设置有形成在上表面侧上的第一端子40的中心处的凹部40x，以便延伸至第一端子40的高度的中部。
此外，同样地，通过第二下端子部42a中的相应一个以及布置在第二下端子部42a上的第二上端子部42b中的相应一个来形成第二端子部42的每一个。将这样形成的第二端子部42连接至第二布线部44中的相应一个以及第二焊盘P2中的相应一个。
在第二端子42中，将第二下端子部42a的通孔T1布置在第二上端子部42b的下表面上。这样，通过第二下端子部42a的通孔T1和第二上端子部42b的下表面来形成凹部42x。
因此，第二端子42被设置有形成在下表面侧上的第二端子42的中心处的凹部42x，以便延伸至第二端子42的高度的中部。
接下来，如图13所示，基于光刻法在图12中示出的结构体的上表面上形成设置有位于第一端子40的凹部40x上的开口部37a的第一抗蚀剂层37。
此外，同样地，基于光刻法在图12中示出的结构体的下表面上形成设置有位于第二端子42的凹部42x上的开口部38a的第二抗蚀剂层38。
此外，使用馈电布线作为电镀的馈电路径进行电解电镀。馈电布线连接至第一端子40和第二端子42。
因此，第一金属镀层60(金属层的示例)形成在第一抗蚀剂层37的开口部37a中暴露的第一端子40的凹部40x的内表面上。此外，同时，第二金属镀层62(金属层的示例)形成在第二抗蚀剂层38的开口部38a中暴露的第二端子42的凹部42x的内表面上。
作为第一金属镀层60和第二金属镀层62中的每一个，可以使用由铜(Cu)层构成的单层膜或例如由镍(Ni)层/钯(Pd)层/金(Au)层或镍(Ni)层/金(Au)层从下侧顺序构成的多层膜。
然后，如图14所示，从图13中示出的结构体中移除第一抗蚀剂层37和第二抗蚀剂层38。
以前述方式，可以制造根据第一实施例的引线框架1。
图14的截面图示出了引线框架的一个产品区中的芯片安装部的周边部分和布线区。此外，图15的平面图示出了引线框架的一个产品区的整体状态。
如图14和图15所示，根据第一实施例的引线框架1在其中央部设置有芯片安装部6。芯片安装部6呈正方形。如图14所示，通过在下金属板10上放置上金属板20形成芯片安装部6。
可替代地，芯片安装部6可以只由下金属板10构成。在这种情况下，可以在图11和图12的前述步骤中同时蚀刻与芯片安装部6相对应的区中的上金属板20。
在芯片安装部6的周边区中整体地形成树脂部54。树脂部54具有上表面以及与上表面相对的下表面。
此外，第一端子40形成为穿透芯片安装部6的周边区中的树脂部54。
如图15所示，第一端子40连接至第一布线部43和第一焊盘P1。第一布线部43从第一端子40向内延伸，并且第一焊盘P1被布置在芯片安装部6的周围附近。在树脂部54上形成第一布线部43和第一焊盘P1。
为了便于说明，第一端子40、第一布线部43和第一焊盘P1在图14的截面图中单独画出。事实上，如图15所示，第一端子43、第一布线部43和第一焊盘P1形成为彼此连接。同样的事情可以应用到稍后描述的第二端子42、第二布线部44和第二焊盘P2上。
如图15所示，将第一端子40挨个布置在周边区中以围绕方形的芯片安装部6.
此外，第二端子42形成为穿透第一端子40外的树脂部54。第二端子42连接至第二布线部44和第二焊盘P2。第二布线部44从第二端子42向内延伸，并且第二焊盘P2被布置在芯片安装部6的周围附近。第二布线部44和第二焊盘P2形成在树脂部54上。
每一个第一端子40以及连接至第一端子40的第一布线部43中的相应一个和第一焊盘P1中的相应一个被布置成独立地布线路线。每一个第二端子42以及连接至第二端子42的第二布线部44中的相应一个和第二焊盘P2中的相应一个被布置成独立地布线路线。
将第一焊盘P1和第二焊盘P2挨个交替地布置在芯片安装部6的周围附近。将第二端子42挨个布置在第一端子40之外的区中以围绕芯片安装部6。
因此，树脂部54被整体地形成在芯片安装部6的周边区中，并且多个第一端子40和多个第二端子42被布置成穿透树脂部54。通过第一布线部43连接至第一端子40的第一焊盘P1以及通过第二布线部44连接至第二端子42的第二焊盘P2被布置在芯片安装部6的周围附近。
如稍后所述，将半导体芯片安装在芯片安装部6上，并且通过导线将半导体芯片连接至第一焊盘P1和第二焊盘P2。
如图14所示，通过第一下端子部40a和布置在第一下端子部40a上的第一上端子部40b形成每一个第一端子40。第一端子40设置有上表面侧上的凹部40x。在图14中，“一个端子部”的示例是布置在上表面侧上的第一上端子部40b，并且“另一端子部”的示例是布置在下表面侧上的第一下端子部40a。
第一上端子部40b被布置成暴露在树脂部54的上表面侧上。此外，第一下端子部40a被布置成暴露在树脂部54的下表面侧上。
形成设置在第一端子40中的凹部40x，使得通孔T2的内壁表面可以用作凹部40x的侧表面并且从通孔T2暴露的第一下端子部40a可以用作凹部40x的底部。
此外，通过第二下端子部42a以及布置在第二下端子部42a上的第二上端子部42b来形成每一个第二端子42。第二端子42设置有下表面侧上的凹部42x。同样对于第二端子42，同样地，“一个端子部”的示例是第二上端子部42b，并且“另一端子部”的示例是第二下端子部42a。
形成设置在第二端子42中的凹部42x，使得通孔T1的内壁表面可以用作凹部42x的侧表面并且从通孔T1暴露的第二上端子部42b可以用作凹部42x的底部。
如图15所示，第一端子40的圆环状的第一上端子部40b被暴露并且被布置在引线框架1的正面以围绕芯片安装部6。此外，第二端子42的第二上端子部42b被暴露并且被布置在第一端子40的第一上端子部40b之外的区中以围绕芯片安装部6。
图16是从背面观察图15的引线框架1的平面图。如图16所示，第一端子40的第一下端子部40a从树脂部54暴露出来并且被布置在引线框架1的背面以围绕芯片安装部6。
此外，第二端子42的圆环状的第二下端子部42a从树脂部54暴露出来并且被布置在第一端子40的第一下端子部40a之外的区中以围绕芯片安装部6。
此外，如图14所示，在第一端子40的上表面侧上的凹部40x的内表面上形成第一金属镀层60。第一金属镀层60不嵌入到第一端子40的凹部40x中，而是沿着凹部40x的内表面形成为薄膜。这样，每个凹部40x成为中空的。
以这种方式，在第一端子40中，第一上端子部40b的通孔T2的内壁和第一下端子部40a的上表面分别通过第一金属镀层60彼此电连接。
此外，同样地，在第二端子42的下表面侧上的凹部42x的内表面上形成第二金属镀层62。
第二金属镀层62不嵌入到第二端子42的凹部42x中，而是沿着凹部42x的内表面形成为薄膜。这样，每个凹部42x成为中空的。
以这种方式，在第二端子42中，第二下端子部42a的通孔T1的内壁和第二上端子部42b的上表面分别通过第二金属镀层62彼此电连接。
如上所述，第一端子40和第二端子42形成为引线框架1的上表面侧和下表面侧可以通过其彼此导电的贯通导体。
在根据如上所述的实施例的引线框架1的制造方法中，首先，将其下表面侧已经被加工的上金属板20放置在其上表面侧已经被加工的下金属板10上。接下来，在下金属板10和上金属板20之间的腔部12中形成树脂部54。
在这种情况下，已经彼此直接接触的下金属板10和上金属板20通过腔部12中的树脂部54彼此牢固地固定在一起。
因此，当下金属板10和上金属板20彼此牢固地固定时，不会局部施加应力。因此，可以抑制残余应力。由此，即使使用薄金属板以窄的间距形成精细的端子部或布线部，也可以防止引线框架的变形。结果，可以可靠地制造引线框架。
此外，将上金属板20和下金属板10图案化。因此，第一端子40、第二端子42以及连接至第一端子40和第二端子42的第一布线部43、第二布线部44和第一焊盘P1、第二焊盘P2被形成在上金属板20和下金属板10中。
在实施例中，上金属板20的第二凹部C2的薄底板被图案化。结果，第一端子40、第二端子42以及第一布线部43、第二布线部44和第一焊盘P1、第二焊盘P2被形成在上金属板20的第二凹部C2的薄底板中。因此，可以减小用于湿蚀刻金属板的图案的变薄。因此，端子、布线部和焊盘可以形成有精细图案。
此外，在第一端子40中，第一下端子部40a和第一上端子部40b分别通过形成在凹部40x的内表面上的第一金属镀层60彼此电连接。
此外，同样地，在第二端子42中，第二下端子部42a和第二上端子部42b分别通过形成在凹部42x的内表面上的第二金属镀层62彼此电连接。
因此，即使下金属板10和上金属板20仅仅彼此接触而彼此放置，也可以可靠地形成具有符合要求的导电性的第一端子40和第二端子42。
而且，在下金属板10和上金属板20彼此直接接触而不使用例如粘合剂的接合元件的状态下，两者可以通过树脂部54彼此牢固地固定。
因此，第一端子40也可以确保第一下端子部40a和第一上端子部40b彼此接触的部分中的导电性。此外，同样地，第二端子42也可以确保第二下端子部42a和第二上端子部42b彼此接触的部分中的导电性。
此外，并不使用激光加工等而是使用湿蚀刻来制造下金属板10和上金属板20。由此，可以可靠地形成其中形成树脂部54的腔部12。
因此，当腔部12填充有树脂时，可以防止树脂泄漏以在第一端子40和第二端子42、第一布线部43和第二布线部44以及第一焊盘P1和第二焊盘P2上形成树脂部54。
在实施例中，第一端子40和第二端子42在芯片安装部6的周边区中被排列成两行。然而，可以期望地设置端子的行数和布局。
此外，在图14的示例中，布置在内侧的每个第一端子40设置有上表面侧上的凹部40x，并且布置在外侧的每个第二端子42设置有下表面侧上的凹部42x。然而，替代性地，端子的凹部可以被布置在上表面侧和下表面侧中的一个上。
此外，替代性地，可以移除布线部和焊盘使得端子的上表面可以用作焊盘。在这种情况下，所有的端子优选地形成为包括下表面侧上设置的凹部。
接下来，将描述使用前述图14和图15中示出的引线框架1制造电子部件装置的方法。
前述图14中的引线框架1的上表面是其上待安装电子部件的表面。引线框架1的下表面是面向例如母板的布线板(安装板)的表面。
如图17所示，首先，准备设置有连接端子72的半导体芯片70。连接端子72设置成面向上的半导体芯片70通过粘合剂(未示出)固定并安装在引线框架1的芯片安装部6上。
在这种情况下，半导体芯片70在图15的平面图中被安装在前述芯片安装部6上。在图17的截面图中，示出了芯片安装部6和半导体芯片70的周边部分以及引线框架1的布线区。
半导体芯片70是电子部件装置的示例。然而，可以在引线框架1的芯片安装部6上安装各种电子部件。
接着，同样如图17所示，半导体芯片70的连接端子72通过导线接合方法经由导线W连接至引线框架1的第一焊盘P1和第二焊盘P2。
半导体芯片70通过导线W、第一焊盘P1和第一布线部43电连接至第一端子40。此外，半导体芯片70通过导线W、第二焊盘P2和第二布线部44电连接至第二端子42。
此外，如图18所示，在引线框架1上形成密封树脂74以密封半导体芯片70和导线W。用密封树脂填充设置在第一端子40的第一上端子部40b(一个端子部)中的凹部40x。
然后，将引线框架1切割并分离成单独的块，以便获得每个单独的产品区。这样，获得了电子部件装置2。
用前述方式，如图18所示，可以制造根据实施例的电子部件装置2。
图19示出了铜层用作引线框架1的第一金属镀层60和第二金属镀层62中的每一个的示例。
在该示例中，通过电解电镀分别在第一端子40和第二端子42的下表面上形成焊料64，其中连接至第一端子40和第二端子42的馈电布线用作电镀的馈电路径。
因此，设置在第二端子42的第二下端子部42a中的凹部42x被填充有焊料64。然后，将电子部件装置2的第一端子40和第二端子42的下表面上的焊料64连接至例如母板的安装板。
可替代地，当Ni层/Pd层/Au层(或Ni层/Au层)用作第一金属镀层60和第二金属镀层62中的每一个时，电子部件装置2可以在第二端子42的凹部42x为中空的状态下连接至例如母板的安装板。在这种情况下，第二端子42的凹部42x可以被填充有形成在安装板侧上的焊料。
当引线框架1的第二端子42的下表面侧上的凹部42x被填充有焊料64时，上表面侧和上表面侧可以更加稳定地彼此导电。
(第二实施例)
图20A和图20B是用于说明根据第二实施例的制造引线框架的方法的示图。图21是示出根据第二实施例的引线框架的示图。
在第二实施例中，第一端子和第二端子都设置有下表面侧上的凹部。
如图20A所示，在下金属板10中，在第一实施例的图6A和图6B的上述步骤中，每一个第一下端子部40a处形成有通孔T1，并且的每一个第二下端子部42a处形成通孔T2。
在第二实施例中，下金属板10中的第一下端子部40a和第二下端子部42a中的每一个形成为平面图中的圆环状。
此外，在上金属板20中，在第一上端子部40b和第二上端子部42b中的任一个处没有形成通孔，使得第一上端子部40b和第二上端子部42b中的每一个形成为岛状。
如图20B所示，将上金属板20的第一上端子部40b和第二上端子部42b放置在下金属板10的第一下端子部40a和第二下端子部42a上，以便分别与之对齐。
接下来，在图20B中的结构体上执行与图7至图13的前述步骤相同的步骤。因此，如图21所示，获得了根据第二实施例的引线框架1a。
根据第二实施例的引线框架1a与根据第一实施例的图14中的引线框架1的不同之处在于第一端子40和第二端子42分别设置有下表面侧上的凹部40x和凹部40y。根据第二实施例的引线框架1a的其他元件与根据第一实施例的图14中的引线框架1相同。在第二实施例中，在端子的所有下端子部(另一端子部)处形成通孔，并且所有端子设置有下表面侧上的凹部。
根据第二实施例的引线框架1a可以获得与根据第一实施例的引线框架1相同的效果。
此外，因为在第二实施例中，所有的端子设置有下表面侧上的凹部，所以引线框架可以在所有端子的凹部填充有焊料的状态下连接至安装板。因此，可以提高引线框架的所有端子的电力传导的可靠性。
以与前述图19相同的方式，也可以使用根据第二实施例的引线框架1a形成电子部件装置。设置在根据第二实施例的引线框架1a中的端子的下端子部(另一端子部)处的凹部填充有焊料。
(第三实施例)
图22A和图22B是用于说明根据第三实施例的制造引线框架的方法的示图。图23是示出根据第三实施例的引线框架的示图。
在第三实施例中，第一端子和第二端子都设置有上表面侧上的凹部。
如图22A所示，在下金属板10中，在根据第一实施例的图6A和图6B的前述步骤中的第一下端子部40a和第二下端子部42a中的任一个处没有形成通孔。
在上金属板20中，在第一上端子部40b中的每一个处形成通孔T1，并且在第二上端子部42b中的每一个处形成通孔T2。
如图22B所示，将上金属板20的第一上端子部40b和第二上端子部42b放置在下金属板10的第一下端子部40a和第二下端子部42a上，以便分别与之对齐。
接下来，在图22B中的结构体上执行与图7至图13的前述步骤相同的步骤。这样，如图23所示，获得了根据第三实施例的引线框架1b。
根据第三实施例的引线框架1b与根据第一实施例的图14中的引线框架1的不同之处在于第一端子40和第二端子42分别设置有上表面侧上的凹部40x和凹部42x。根据第三实施例的引线框架1b的其他元件与根据第一实施例的图14中的引线框架1相同。在第三实施例中，在端子的所有上端子部(一个端子部)处形成通孔，并且所有端子设置有上表面侧上的凹部。
可以用焊料填充第一端子40和第二端子42的上表面侧上的凹部40x和42x。在这种情况下，在芯片安装部6上安装半导体芯片70之前，通过电解电镀将焊料填充在第一端子40和第二端子42的上表面侧上的凹部40x和凹部42x中。
此外，可以在第一端子40和第二端子42的下表面上形成焊料。
根据第三实施例的引线框架1b可以获得与根据第一实施例的引线框架1相同的效果。
以与前述图19相同的方式，也可以使用根据第三实施例的引线框架1b形成电子部件装置。在第三实施例中，可以用密封树脂填充设置在端子的上端子部(一个端子部)处的凹部。
(第四实施例)
图24是用于说明根据第四实施例的电子部件装置2a的示图。图24中的引线框架1c用在倒装连接半导体芯片的应用中。
在图24中的引线框架1c中，没有设置芯片安装部，但是连接至端子41的布线部45的焊盘P与半导体芯片80的凸块电极82相对应地布置在树脂部54上。可替代地，可以移除布线部45和焊盘P使得端子41的上表面可以用作焊盘。
半导体芯片80的凸块电极82通过焊料倒装芯片地连接至引线框架1c的焊盘P。
此外，用底部填充树脂84填充半导体芯片80和引线框架1c之间的空间。
以与根据前述第一实施例至第三实施例中任一实施例相同的方式，通过在下端子部41a上布置上端子部41b来形成每个端子41。在图24的示例中，所有的端子41设置有下表面侧上的凹部41x，并且金属镀层61形成在凹部41x的内表面上。
如前述第一实施例至第三实施例中所述，在电子部件装置2a连接至例如母板的安装板之前或之时，每个端子41的下表面侧上的凹部41x可以被填充焊料。因此，可以更稳定地获得电子部件装置2a和安装板之间的电力传导。
如在第一实施例中那样，可以混合地布置在上表面侧设置有凹部的端子和在下表面侧设置有凹部的端子。
如上所述，详细地描述了示例性实施例和变型。然而，本发明不限于上述实施例和变型，并且在不脱离权利要求的范围的情况下将各种变型和替代应用于上述实施例和变型。

Claims (12)

1.一种引线框架，包括：
树脂部，其包括上表面以及与所述上表面相对的下表面；以及
第一端子，其形成为穿透所述树脂部，
其中所述第一端子包括：
第一上端子部，其被布置成从所述上表面突出；
第一下端子部，其被布置在所述第一上端子部上，以从所述下表面突出；
第一通孔，其形成在所述第一上端子部和所述第一下端子部中的一个中；
第一凹部，其由所述第一通孔的内壁表面以及所述第一上端子部和所述第一下端子部中的另一个的表面所限定；以及
第一金属层，其形成在所述第一凹部的内表面上。
2.根据权利要求1所述的引线框架，还包括：
第二端子，其形成为穿透所述树脂部，
其中所述第二端子包括：
第二上端子部，其被布置成从所述上表面突出；
第二下端子部，其被布置在所述第二上端子部上，以从所述下表面突出；
第二通孔，其形成在所述第二上端子部和所述第二下端子部中的一个中；
第二凹部，其由所述第二通孔的内壁表面以及所述第二上端子部和所述第二下端子部中的另一个的表面所限定；以及
第二金属层，其形成在所述第二凹部的内表面上。
3.根据权利要求1或2所述的引线框架，其中，
所述第一端子包括多个第一端子，
所述引线框架还包括待安装电子部件的芯片安装部；并且
所述多个第一端子被布置成围绕所述芯片安装部。
4.根据权利要求2所述的引线框架，其中，
电子部件安装在所述引线框架的上表面上，
所述第一通孔形成在所述第一上端子部中，
所述第二通孔形成在所述第二下端子部中，并且
在所述第二凹部中填充有焊料。
5.根据权利要求2所述的引线框架，其中，
电子部件待安装在所述引线框架的上表面上，
所述第一通孔形成在所述第一下端子部中，并且
所述第二通孔形成在所述第二下端子部中。
6.根据权利要求2所述的引线框架，其中，
电子部件待安装在所述引线框架的上表面上，
所述第一通孔形成在所述第一上端子部中，并且
所述第二通孔形成在所述第二上端子部中。
7.一种电子部件装置，包括：
引线框架，其包括：
树脂部，其包括上表面以及与所述上表面相对的下表面；以及
第一端子，其形成为穿透所述树脂部，
其中所述第一端子包括：
第一上端子部，其被布置成从所述上表面突出；
第一下端子部，其被布置在所述第一上端子部上，以从所述下表面突出；
第一通孔，其形成在所述第一上端子部和所述第一下端子部中的一个中；
第一凹部，其由所述第一通孔的内壁表面以及所述第一上端子部和所述第一下端子部中的另一个的表面所限定；以及
第一金属层，其形成在所述第一凹部的内表面上，和
电子部件，其安装在所述引线框架上以电连接至所述第一端子。
8.根据权利要求7所述的电子部件装置，其中所述引线框架还包括形成为穿透所述树脂部的第二端子，并且
所述第二端子包括：
第二上端子部，其被布置成从所述上表面突出；
第二下端子部，其被布置在所述第二上端子部上，以从所述下表面突出；
第二通孔，其形成在所述第二上端子部和所述第二下端子部中的一个中；
第二凹部，其由所述第二通孔的内壁表面以及所述第二上端子部和所述第二下端子部中的另一个的表面所限定；以及
第二金属层，其形成在所述第二凹部的内表面上。
9.根据权利要求8所述的电子部件装置，还包括：
密封所述电子部件的密封树脂，
其中：
所述电子部件安装在所述引线框架的上表面上；
所述第一通孔形成在所述第一上端子部中；
所述第二通孔形成在所述第二下端子部中；并且
在所述第一凹部中填充有所述密封树脂以及在所述第二凹部中填充有焊料。
10.根据权利要求8所述的电子部件装置，其中：
所述电子部件安装在所述引线框架的上表面上；
所述第一通孔形成在所述第一下端子部中；
所述第二通孔形成在所述第二下端子部中；并且
在所述第一凹部和所述第二凹部中的每一个中填充有焊料。
11.根据权利要求8所述的电子部件装置，还包括：
密封所述电子部件的密封树脂，
其中：
所述电子部件安装在所述引线框架的上表面上；
所述第一通孔形成在所述第一上端子部中；
所述第二通孔形成在所述第二上端子部中；并且
在所述第一凹部和所述第二凹部中的每一个中填充有密封树脂。
12.一种制造引线框架的方法，包括：
a)在第一金属板中形成第一凹部以形成第一端子部，并且在所述第一端子部中形成通孔；
b)在第二金属板中形成第二凹部以形成第二端子部；
c)在所述第一金属板上布置所述第二金属板，使得所述第一端子部和所述第二端子部彼此相对；
d)在由所述第一凹部和所述第二凹部形成的腔部中填充树脂从而形成树脂部；
e)将所述第一金属板和所述第二金属板图案化以形成包括所述第一端子部和所述第二端子部的端子，其中在所述端子中形成由所述通孔和所述第二端子部的表面所限定的第三凹部；以及
f)在所述第三凹部的内表面上形成金属层。
CN201710832129.2A 2016-09-16 2017-09-15 引线框架和电子部件装置 Active CN107833871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016181178A JP6643213B2 (ja) 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置
JP2016-181178 2016-09-16

Publications (2)

Publication Number Publication Date
CN107833871A true CN107833871A (zh) 2018-03-23
CN107833871B CN107833871B (zh) 2021-12-28

Family

ID=61620544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710832129.2A Active CN107833871B (zh) 2016-09-16 2017-09-15 引线框架和电子部件装置

Country Status (4)

Country Link
US (1) US10096539B2 (zh)
JP (1) JP6643213B2 (zh)
CN (1) CN107833871B (zh)
TW (1) TWI752082B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7260372B2 (ja) * 2019-04-02 2023-04-18 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
US20030141596A1 (en) * 2000-02-28 2003-07-31 Hidehiro Nakamura Wiring board, semiconductor device, and method of manufacturing wiring board
US20050287710A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package and method for manufacturing the same
CN101452765A (zh) * 2007-12-06 2009-06-10 三洋电机株式会社 固体电解电容器
US20110201157A1 (en) * 2008-03-25 2011-08-18 Bridge Semiconductor Corporation. Method of making a semiconductor chip assembly with a post/base heat spreader and a multilevel conductive trace
US20140264792A1 (en) * 2013-03-14 2014-09-18 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092840U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 二部材の接続構体
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH0758270A (ja) 1993-08-11 1995-03-03 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0794651A (ja) * 1993-09-20 1995-04-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6983537B2 (en) * 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
WO2004054089A1 (ja) * 2002-12-10 2004-06-24 Seiko Epson Corporation 圧電発振器およびその製造方法並びに携帯電話装置および電子機器
JP4467903B2 (ja) * 2003-04-17 2010-05-26 大日本印刷株式会社 樹脂封止型半導体装置
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP5605358B2 (ja) * 2009-04-28 2014-10-15 凸版印刷株式会社 アンテナシート、非接触型ｉｃ付データキャリア
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP5813467B2 (ja) * 2011-11-07 2015-11-17 新光電気工業株式会社 基板、発光装置及び基板の製造方法
US9673364B2 (en) * 2013-07-19 2017-06-06 Nichia Corporation Light emitting device and method of manufacturing the same
US9704794B2 (en) * 2014-06-17 2017-07-11 Stmicroelectronics S.R.L. Electronic device with die being sunk in substrate
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332145A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材とそれを用いた樹脂封止型半導体装置および回路部材の製造方法
US20030141596A1 (en) * 2000-02-28 2003-07-31 Hidehiro Nakamura Wiring board, semiconductor device, and method of manufacturing wiring board
US20050287710A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package and method for manufacturing the same
CN101452765A (zh) * 2007-12-06 2009-06-10 三洋电机株式会社 固体电解电容器
US20110201157A1 (en) * 2008-03-25 2011-08-18 Bridge Semiconductor Corporation. Method of making a semiconductor chip assembly with a post/base heat spreader and a multilevel conductive trace
US20140264792A1 (en) * 2013-03-14 2014-09-18 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Also Published As

Publication number Publication date
US20180082931A1 (en) 2018-03-22
JP6643213B2 (ja) 2020-02-12
JP2018046218A (ja) 2018-03-22
CN107833871B (zh) 2021-12-28
TW201815251A (zh) 2018-04-16
US10096539B2 (en) 2018-10-09
TWI752082B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
TWI471956B (zh) 半導體封裝與製造方法
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
CN107833871A (zh) 引线框架和电子部件装置
US9595453B2 (en) Chip package method and package assembly
CN105655319B (zh) 布线衬底及其制造方法、电子组件装置
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US10002843B2 (en) Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
US9462704B1 (en) Extended landing pad substrate package structure and method
CN107170689A (zh) 芯片封装基板
CN102751254A (zh) 半导体封装件、应用其的堆迭封装件及其制造方法
CN103369874A (zh) 布线基板的制造方法以及布线基板
CN104659000A (zh) 具有球焊盘的基板、半导体封装体以及制造方法
CN109788665B (zh) 含电子元件的线路基板及其制作方法
JP2018512694A (ja) 電気接続構造の製造方法
KR100735825B1 (ko) 다층 패키지 구조물 및 그의 제조방법
CN102569242A (zh) 整合屏蔽膜的半导体封装件及其制造方法
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant