CN103369874A - 布线基板的制造方法以及布线基板 - Google Patents

布线基板的制造方法以及布线基板 Download PDF

Info

Publication number
CN103369874A
CN103369874A CN2013100976940A CN201310097694A CN103369874A CN 103369874 A CN103369874 A CN 103369874A CN 2013100976940 A CN2013100976940 A CN 2013100976940A CN 201310097694 A CN201310097694 A CN 201310097694A CN 103369874 A CN103369874 A CN 103369874A
Authority
CN
China
Prior art keywords
insulating barrier
wiring pattern
outermost
circuit board
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100976940A
Other languages
English (en)
Other versions
CN103369874B (zh
Inventor
堀内章夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN103369874A publication Critical patent/CN103369874A/zh
Application granted granted Critical
Publication of CN103369874B publication Critical patent/CN103369874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种可减少连接不良的布线基板制造方法以及布线基板。布线基板的制造方法包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在芯基板的位于第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将第2绝缘层之中的最外层的第2绝缘层除外的第2绝缘层的数量与第1绝缘层的数量不同；在第1绝缘层之中的最外层的第1绝缘层上形成通孔，使第1布线图案之中的最外层的第1布线图案的一部分露出；将最外层的第2绝缘层薄化，使第2布线图案之中的最外层的第2布线图案露出；以及在通孔内形成电柱，并且在最外层的第1绝缘层上形成通过通孔与最外层的第1布线图案连接的布线图案。

Description

布线基板的制造方法以及布线基板
技术领域
本发明涉及布线基板的制造方法以及布线基板。
背景技术
日本特开平9-321434号公报中记载了用于电子部件安装的多层布线基板的现有例。多层布线基板具有配置于芯基板两面的多个绝缘层以及多个布线层。在这种布线基板中，例如在芯基板的各个面上设置相同数量的绝缘层以及布线层。在布线基板的上表面形成保护膜，从该保护膜的开口露出的布线图案的一部分作为用于将半导体装置（LSI）等电子部件连接的电极使用。从形成于布线基板的下表面的保护膜的开口露出的布线图案的一部分作为将布线基板连接到安装基板上的电极使用。
上述的布线基板、例如在芯基板的上方搭载半导体芯片并在芯基板的下方连接安装基板的布线基板中，在上方和下方之间，在布线图案的布线密度方面产生差。该密度差是布线基板翘曲的要因之一。产生了翘曲的布线基板会阻碍将布线基板的电极和半导体装置的电极相互连接。也就是说，引起布线基板与半导体装置之间的连接不良。
发明内容
本发明的目的在于，提供一种可减少连接不良的布线基板制造方法以及布线基板。
为了实现上述目的，本发明的一种方式，提供一种布线基板的制造方法，包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出；形成第1晶种层和第2晶种层，所述第1晶种层将所述最外层的第1绝缘层、所述露出的最外层的第1布线图案、以及所述通孔的内表面覆盖，所述第2晶种层将所述最外层的第2绝缘层以及所述露出的最外层的第2布线图案覆盖；形成第1抗蚀层和第2抗蚀层，所述第1抗蚀层将所述第1晶种层覆盖并且在与所述通孔对应的位置具有开口，所述第2抗蚀层将所述第2晶种层覆盖；利用所述第1晶种层，在所述通孔内形成电柱，在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；以及将所述第1抗蚀层和所述第2抗蚀层去除，将在所述最外层的第1绝缘层上露出的所述第1晶种层和所述第2晶种层去除。
本发明的另一方式，通过一种布线基板的制造方法，包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；在所述通孔内形成电柱，并且在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出。
本发明的又一方式，提供一种布线基板，具备：芯基板，包含第1面和该第1面相反侧的第2面；在所述芯基板的所述第1面上交替层积的多个布线图案和多个绝缘层；在所述芯基板的所述第2面上交替层积的多个布线图案和多个绝缘层，在所述第2面上层积的所述绝缘层的数量比在所述第1面上层积的绝缘层的数量少；以及绝缘膜，将层积在所述第2面上的所述绝缘层之中的最外层的绝缘层的表面覆盖，并且使层积在所述第2面上的所述布线图案之中的最外层的布线图案的表面露出。
根据本发明的结构，能够提供一种可减少连接不良的布线基板的制造方法以及布线基板。
通过以下说明结合附图示例性地阐释本发明的原理，将清楚本发明的其它方面和优点。
通过参考目前优选实施例的以下说明及其附图可最好地理解本发明及其目的和优点。
附图说明
图1是表示半导体装置的概略剖视图。
图2A～2D、3A-3E、以及4A～4E是表示布线基板的制造工序的概略剖视图。
图5A～5C是表示其他布线基板的制造工序的概略剖视图。
图6是表示其他布线基板的概略剖视图。
图7是表示其他布线基板的概略剖视图。
具体实施方式
下面参照附图来说明一实施方式。并且，附图用于说明概要结构，并不表示实际的大小、比率。
如图1所示，半导体装置10（半导体封装体）包括布线基板11和搭载在该布线基板11的表面（图1中上表面）上的半导体芯片12。布线基板11包括芯基板21。例如，芯基板21是所谓的玻璃环氧基板，通过使在作为加强材的玻璃纤维布（玻璃织布）中含浸的、作为主要成分含有环氧树脂的热固性的绝缘性树脂固化而成。
芯基板21包括第1面（图1中的上表面21a）和位于第1面相反侧的第2面（图1中的下表面21b）。在芯基板21的预定位置上形成有将芯基板21的上表面21a和下表面21b之间贯穿的多个贯穿孔22。在贯穿孔22内形成有将芯基板21的上表面21a与下表面21b之间贯穿的贯穿电极23。贯穿电极23的材料为例如铜（Cu）。
在芯基板21的上表面21a依次层积有布线图案41、绝缘层31、布线图案42、绝缘层32、布线图案43、绝缘层33、布线图案44。在芯基板21的下表面21b依次层积有布线图案61、绝缘层51、布线图案62、绝缘层52、布线图案63。因此，在本实施方式的布线基板11中，芯基板21的上方的绝缘层以及布线图案的层数与芯基板21的下方的绝缘层以及布线图案的层数互不相同。绝缘层31～33以及绝缘层51、52的材料为例如环氧树脂类的绝缘树脂。布线图案41～44以及布线图案61～63的材料为例如铜。
布线图案42通过将绝缘层31的上表面与下表面之间贯穿的电柱45a而与布线图案41电气连接。同样地，布线图案43通过电柱45b而与布线图案42电气连接，布线图案44通过电柱45c而与布线图案43电气连接。最外层的绝缘层33的表面以及布线图案44的表面被阻焊层（solder resist）等保护膜71覆盖。在保护膜71的预定位置上形成有开口71a，布线图案44作为与半导体芯片12连接的电极44a而从开口71a形成。在电极44a上倒装接合有半导体芯片12的凸点（bump）12a。
在半导体芯片12与布线基板11的保护膜71之间填充有底部填充树脂（underfill resin）。该底部填充树脂13提高电极44a与凸点12a之间的连接强度。另外，底部填充树脂13能够抑制布线图案44的腐蚀等，防止布线基板11与半导体芯片12之间的连接的信赖性下降。底部填充树脂13的材料为例如环氧树脂。
在芯基板21的下方侧，布线图案62通过将绝缘层51的上表面与下表面之间贯穿的电柱65a而与布线图案61电气连接。同样地，布线图案63通过电柱65b而与布线图案62电气连接。在绝缘层52的表面形成有绝缘膜53a。绝缘膜53a将布线图案63之间、布线图案63与绝缘层52的端部之间覆盖。绝缘膜53a的膜厚与布线图案63的厚度相等。绝缘膜53a的表面与布线图案63的表面齐平。绝缘膜53a的材料为例如环氧树脂类的绝缘树脂。绝缘膜53a的表面以及布线图案63的表面被阻焊层等保护膜72覆盖。在保护膜72的预定位置上形成有开口72a，布线图案63作为外部连接用垫63a从开口72a露出。半导体装置10在外部连接用垫63a通过凸点（焊球等）与安装基板（省略图示）连接的状态下被安装到安装基板上。
在布线基板11中，芯基板21的上方的绝缘层31～33的层数比芯基板21的下方的绝缘层51、52的层数多。通过像这样使上方的绝缘层31～33和下方的绝缘层51、52之间的层数不同，能够利用因制造时的固化收缩而产生的绝缘层31～33以及绝缘层51、52的体积变化来调整布线基板11的翘曲。另外，在布线基板11中，芯基板21的上方的布线图案41～44的层数比芯基板21的下方的布线图案61～63的层数多。例如，布线图案41～44根据半导体芯片12的凸点12a的数量以及间距细致地进行图案形成。另一方面，布线图案61～63是为了向安装基板传输信号、以及为了设置具有接地水平的电位的接地层（ground plane）或相对于接地电位具有预定电位的电源层而形成的。接地层以及电源层以在芯基板21的整个下表面21b上扩散的方式图案形成（无缝隙地进行图案形成）。也就是说，上方的布线图案41～44具有与下方的布线图案61～63不同的布线密度。因此，通过上方的布线图案41～44和下方的布线图案61～63之间的层数的不同，能够调整布线基板11的翘曲。在布线基板11中，芯基板21的上方的布线图案41～44以及绝缘层31～33的层数和芯基板21的下方的布线图案61～63以及绝缘层51、52的层数被决定成使得布线基板11的翘曲为与半导体芯片12相适应的形状。因此，通过使布线基板11的翘曲符合半导体芯片12，从而布线基板11的电极44a与半导体芯片12的凸点12a之间的连接信赖性提高。另外，布线图案以及绝缘层的层数根据变更层数来计测到的布线基板11的翘曲的结果、或者仿真结果等来决定。
接着，说明布线基板11的制造方法。
在图1所示的布线基板11的制造方法中，使用图2A所示的芯基板21。芯基板21是例如玻璃环氧基板。在芯基板21上形成贯穿孔22，在贯穿孔22内形成贯穿电极23。贯穿电极23的形成使用例如电解电镀法。接着，在芯基板21的上表面21a形成与贯穿电极23的一端连接的布线图案41，在芯基板21的下表面21b形成与贯穿电极23的另一端连接的布线图案61。布线图案41、61的形成使用例如半加成法（Semi Additive Process）或减成法（SubtractiveProcess）。
接着，如图2B所示，在芯基板21的上表面21a形成绝缘层31，在芯基板21的下表面21b形成绝缘层51。例如，用树脂膜对芯基板21的两面21a、21b进行了层压之后，一边对树脂膜进行按压一边实施热处理，使树脂膜固化，从而形成绝缘层31、51。绝缘层31、51的厚度为例如20～30μm（微米）。
接着，如图2C所示，以使布线图案41的上表面的一部分露出的方式，在绝缘层31的预定位置形成通孔31a。同样地，以使布线图案61的下表面的一部分露出的方式，在绝缘层51的预定位置形成通孔51a。通孔31a、51a的形成使用例如激光加工。在形成通孔31a、51a之后，进行去污（desmear）处理，将在通孔31a、51a的底部露出的布线图案41的上表面附着的绝缘层31的树脂残渣（树脂污物）去除。在去污处理中，例如通过过猛酸溶液将树脂残渣溶解去除（蚀刻）。
接着，如图2D所示，在通孔31a内形成电柱45a，在绝缘层31的上表面形成布线图案42。同样地，在通孔51a内形成电柱65a，在绝缘层51的下表面形成布线图案62。布线图案42以及电柱45a的形成使用例如半加成法。布线图案42、62的厚度为例如10～15μm。
接着，如图3A所示，反复进行与图2B～2D相同的工序，从而在布线图案42的上面形成绝缘层32，并且形成通过电柱45b而与布线图案42连接的布线图案43。同样地，在布线图案62的下面形成绝缘层52，并且形成通过电柱65b而与布线图案62连接的布线图案63。
接着，如图3B所示，以将布线图案43的上表面以及绝缘层32的上表面覆盖的方式形成绝缘层33。另外，以将布线图案63的下表面以及绝缘层52的下表面覆盖的方式形成绝缘层53。该绝缘层53的厚度比绝缘层33薄。布线图案63上的绝缘层53的厚度为例如5～6μm。
接着，如图3C所示，以使布线图案43的上表面的一部分露出的方式，在绝缘层33的预定位置形成通孔33a。接着，进行去污处理。在该去污处理中，将在通孔33a的底部露出的布线图案43的上表面附着的绝缘层33的树脂残渣去除，并且将绝缘层53的下部分去除。在去污处理中，绝缘层33、53的表面被去除例如5～6μm的厚度。在图3B所示的工序中形成的绝缘层53的厚度被设定为形成于比布线图案63的表面靠下方（外侧）的绝缘层53的部分通过该去污处理被去除。通过去污处理，如图3D所示，布线图案63的表面露出，形成将除了形成布线图案63的部分之外的绝缘层52的下表面覆盖的绝缘膜53a。
接着，如图3E所示，以将通孔33a的内表面、绝缘层33的上表面、以及布线图案43的上表面覆盖的方式形成晶种层（seed layer）81。晶种层81的形成使用例如无电解电镀（例如、无电解铜电镀）。同样地，以将布线图案63的下表面以及绝缘膜53a的下表面覆盖的方式形成晶种层82。也就是说，晶种层82将齐平的布线图案63以及绝缘膜53a的下表面整个覆盖。
接着，如图4A所示，在晶种层81上形成抗蚀层83，抗蚀层83在与布线图案44以及电柱45c（参见图1）对应的位置上具有开口83a。抗蚀层83通过将例如干膜抗蚀剂（DFR）粘合在晶种层81上来形成。抗蚀层83通过例如光刻法来图案化。同样地，在晶种层82的整个下表面上形成抗蚀层84。
接着，如图4B所示，进行将上方的晶种层81作为供电层使用的电解电镀（例如、电解铜电镀），在通孔33a内形成电柱45c，并且在绝缘层33的上面形成布线图案44。此时，比芯基板21靠下方的晶种层82的表面被抗蚀层84覆盖，所以在晶种层82上不附着电解电镀。
接着，如图4C所示，将抗蚀层83、84去除。
接着，如图4D所示，通过蚀刻将晶种层81、82去除。
接着，如图4E所示，在绝缘层33的上表面以及布线图案44的上表面形成保护膜71，该保护膜71具有使布线图案44的一部分作为电极44a露出的开口71a。同样地，在绝缘膜53a的下表面以及布线图案63的下表面形成保护膜72，该保护膜72具有使布线图案63的一部分作为外部连接用垫63a露出的开口72a。保护膜71、72通过层压例如环氧树脂类等感光性树脂的阻焊膜并将该阻焊膜图案化为所需的形状来形成。通过以上的制造工序，能够制造图1所示的布线基板11。
本实施方式具有以下的优点。
（1）在布线基板11上，在芯基板21的上方（第1面21a上）形成有3层的绝缘层31～33，在芯基板21的下方（第2面21b上）形成有2层的绝缘层51、52。在绝缘层52的表面形成有布线图案63和将绝缘层52的表面覆盖且使布线图案63的表面露出的绝缘膜53a。芯基板21的上方的布线密度比芯基板21的下方的布线密度低。形成于芯基板21的上方的3层的绝缘层31～33和形成于芯基板21的下方的2层的绝缘层51、52通过制造时的固化收缩而发生体积变化。像这样，通过使芯基板21的上方的绝缘层的数量和芯基板21的下方的绝缘层的数量互不相同，从而能够调整布线基板11的翘曲。因此，能够根据与布线基板11连接的半导体芯片12来调整布线基板11的翘曲，能够提高半导体芯片12的端子与布线基板11的电极44a之间的连接性。
（2）在布线基板11的制造工序中，为了将形成于绝缘层33的通孔33a内的残渣去除而进行去污处理。通过该去污处理，将绝缘层53的大部分去除直至布线图案63的表面（下表面）露出，从而形成绝缘膜53a。即，在形成绝缘层33的工序中，形成一次与绝缘层33对应的绝缘层53之后，使用绝缘层33的一部分形成绝缘膜53a。也就是说，能够在与在芯基板21的上方形成绝缘层31～33的工序相同的工序中，在芯基板21的下方形成绝缘层51～53，形成在芯基板21的上下具有不同层数的绝缘层的布线基板11。其结果，无需追加大量工序，就能够容易地形成布线基板11。
（3）在布线基板11的制造工序中，如图3E所示，形成晶种层81（第1晶种层）和晶种层82（第2晶种层），晶种层81将通孔33a的内表面、在通孔33a中露出的布线图案43的上表面、以及绝缘层33的上表面覆盖，晶种层82将布线图案63的下表面以及绝缘膜53a的下表面覆盖。接着，如图4A所示，形成抗蚀层83和抗蚀层84，抗蚀层83将晶种层81的上表面覆盖并在与通孔33a对应的位置具有开口83a，抗蚀层84将晶种层82的下表面覆盖。接着，如图4B所示，在通孔33a内形成电柱45c，并且在绝缘层33上形成通过电柱45c与布线图案43连接的布线图案44。在这种情况下，电柱45c以及布线图案44通过利用了晶种层81的电解电镀来形成。此时，晶种层82的整个下表面被抗蚀层84覆盖，所以在晶种层82上不附着电解电镀。通过进行这样的工序，上方的布线图案41～44的层数比下方的布线图案61～63的层数多。在现有的布线基板中，层积在芯基板的上表面上的布线层（布线图案）以及绝缘层与层积在芯基板的下表面上的布线层（布线图案）以及绝缘层的数量相同。大多数的时候，在无需微细布线的盘绕的芯基板的下方形成的布线图案以及电柱是为了将上下的布线图案连接而形成。因此，通过用抗蚀层84将晶种层82的整个下表面覆盖，从而能够减少工序的变更，减少布线层。另外，通过减少布线层，从而与以往相比，能够将布线基板11的厚度薄化。
对于本领域的技术人员显而易见的是，在不脱离本发明的精神或范围内，可以以许多其它特定形式实施本发明。尤其应理解，可以以下面的形式实施本发明。
·在上述实施方式中，如图3C、3D、4B所示，以预定厚度去除将布线图案63覆盖的绝缘层53，形成使布线图案63露出的绝缘膜53a之后，形成布线图案44以及电柱45c。然而，也可以在形成了布线图案44以及电柱45c之后，将绝缘层53的一部分去除，形成绝缘膜53a。例如，在图3C所示的工序之后，如图5A所示，在绝缘层33的通孔33a内形成电柱45c，并且在绝缘层33的上表面形成布线图案44。接着，如图5B所示，对将布线图案63的下表面覆盖的绝缘层53进行薄化，形成绝缘膜53a。绝缘膜53a例如通过对绝缘层53的下表面进行研磨或蚀刻来形成。蚀刻处理使用例如过猛酸溶液。接着，如图5C所示，形成保护膜71、72，形成布线基板11。在这种制造方法中，能够制造出可减少连接不良的布线基板11。
·在上述实施方式中，也可以相对于布线图案41～44、61～63另外设置用于调整布线密度的虚拟图案（dummy pattern）。在图6所示的布线基板11a中，在绝缘层33的上表面形成有虚拟图案91，在绝缘层52的下表面形成有虚拟图案92。虚拟图案91、92例如能够与布线图案44、63在同一工序中通过例如半加成法来形成。在这样的构成中，能够通过虚拟图案91、92来调整布线基板11a的布线密度，将基板的翘曲设为所需的形状。另外，虚拟图案91、92也可以只形成在芯基板21的上方以及下方的任意一侧。另外，不限于最外层的绝缘层上，也可以在内侧的绝缘层上形成虚拟图案。另外，也可以在芯基板21的上下的一侧形成多层虚拟图案。
·在上述实施方式中，绝缘层31～33、51、52的至少一层可以用含有加强材的绝缘层来构成。例如，如图7所示的布线基板11b的绝缘层31、51是含有加强材的绝缘层，是机械强度（刚性、硬度等）比其他绝缘层32～33、52高的绝缘层。作为该绝缘层31、51，能够使用例如在热固性树脂中含有加强材而形成的绝缘性树脂。例如，作为绝缘层31、51的材料，能够使用在玻璃、芳香族聚酰胺、LCP（Liquid Crystal Polymer）纤维的织布或无纺布中含浸了环氧树脂类或聚酰亚胺类的热固性树脂的含加强材的绝缘性树脂。像这样，通过使用提高了机械强度的绝缘层31、51，从而能够将布线基板11b的翘曲调整为所需的形状。
·绝缘层31～33、51、52的材料不限于环氧树脂类树脂，也可以使用例如聚酰亚胺类树脂等其他材料。
·布线图案41～44、61～63的材料不限于铜，也可以使用金等其他金属或合金。
·布线图案41～44、61～63的形成也可以采用减成法等各种布线形成方法。
·晶种层81、82的形成不限于使用无电解电镀法，也可以使用例如溅射法等其他方法来形成晶种层。
·保护膜71、72也可以在涂布了例如液状的阻焊剂之后将该阻焊剂图案化为所需的形状来形成。
·在上述实施方式中，芯基板21的结构以及材质没有特别限制。

Claims (8)

1.一种布线基板的制造方法，包括：
在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；
在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；
将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出；
形成第1晶种层和第2晶种层，所述第1晶种层将所述最外层的第1绝缘层、所述露出的最外层的第1布线图案、以及所述通孔的内表面覆盖，所述第2晶种层将所述最外层的第2绝缘层以及所述露出的最外层的第2布线图案覆盖；
形成第1抗蚀层和第2抗蚀层，所述第1抗蚀层将所述第1晶种层覆盖并且在与所述通孔对应的位置具有开口，所述第2抗蚀层将所述第2晶种层覆盖；
利用所述第1晶种层，在所述通孔内形成电柱，在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；以及
将所述第1抗蚀层和所述第2抗蚀层去除，将在所述最外层的第1绝缘层上露出的所述第1晶种层和所述第2晶种层去除。
2.根据权利要求1所述的布线基板的制造方法，
使所述最外层的第2布线图案露出的工序包括：
将形成于所述最外层的第1绝缘层上的所述通孔内的残渣溶解去除时，同时将所述最外层的第2绝缘层的表面溶解去除。
3.一种布线基板的制造方法，
在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在所述芯基板的位于所述第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将所述第2绝缘层之中的最外层的第2绝缘层除外的所述第2绝缘层的数量与所述第1绝缘层的数量不同；
在所述第1绝缘层之中的最外层的第1绝缘层上形成通孔，使所述第1布线图案之中的最外层的第1布线图案的一部分露出；
在所述通孔内形成电柱，并且在所述最外层的第1绝缘层上形成通过所述电柱与所述最外层的第1布线图案连接的布线图案；
将所述最外层的第2绝缘层薄化，使所述第2布线图案之中的最外层的第2布线图案露出。
4.根据权利要求3所述的布线基板的制造方法，
使所述最外层的第2布线图案露出的工序包括：
通过研磨或蚀刻将所述最外层的第2绝缘层薄化。
5.一种布线基板，具备：
芯基板，包含第1面和该第1面相反侧的第2面；
在所述芯基板的所述第1面上交替层积的多个布线图案和多个绝缘层；
在所述芯基板的所述第2面上交替层积的多个布线图案和多个绝缘层，在所述第2面上层积的所述绝缘层的数量比在所述第1面上层积的绝缘层的数量少；以及
绝缘膜，将层积在所述第2面上的所述绝缘层之中的最外层的绝缘层的表面覆盖，并且使层积在所述第2面上的所述布线图案之中的最外层的布线图案的表面露出。
6.根据权利要求5所述的布线基板，
所述绝缘膜包括与所述最外层的布线图案的表面齐平地形成的表面。
7.根据权利要求5所述的布线基板，
还具备形成在所述第1面和所述第2面的至少一方上的虚拟图案。
8.根据权利要求5所述的布线基板，
形成在所述第1面和所述第2面上的所述绝缘层之中的至少一层是含加强材的绝缘层。
CN201310097694.0A 2012-04-10 2013-03-25 布线基板的制造方法以及布线基板 Active CN103369874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-089245 2012-04-10
JP2012089245A JP5941735B2 (ja) 2012-04-10 2012-04-10 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
CN103369874A true CN103369874A (zh) 2013-10-23
CN103369874B CN103369874B (zh) 2017-09-22

Family

ID=49291407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310097694.0A Active CN103369874B (zh) 2012-04-10 2013-03-25 布线基板的制造方法以及布线基板

Country Status (3)

Country Link
US (1) US9392684B2 (zh)
JP (1) JP5941735B2 (zh)
CN (1) CN103369874B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103195A (zh) * 2020-11-09 2020-12-18 珠海越亚半导体股份有限公司 一种具有围坝的封装结构及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047879A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5662551B1 (ja) 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276091A (zh) * 1997-10-17 2000-12-06 伊比登株式会社 封装基板
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法
US20050284655A1 (en) * 2004-06-29 2005-12-29 Phoenix Precision Technology Corporation Circuit board with asymmetrical structure and method for fabricating the same
US20090073670A1 (en) * 2007-09-18 2009-03-19 Samsung Electro-Mechanics Co., Ltd. Multilayered printed circuit board and fabricating method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580638B2 (ja) 1996-05-29 2004-10-27 京セラ株式会社 配線基板及びその製造方法
US6391762B1 (en) * 1999-11-12 2002-05-21 Motorola, Inc. Method of forming a microelectronic assembly with a particulate free underfill material and a microelectronic assembly incorporation the same
JP2004080027A (ja) * 2002-07-31 2004-03-11 Ngk Spark Plug Co Ltd 片面積層配線基板およびその製造方法
JP2004221452A (ja) * 2003-01-17 2004-08-05 Noda Screen:Kk 回路基板の製造方法
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276091A (zh) * 1997-10-17 2000-12-06 伊比登株式会社 封装基板
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法
US20050284655A1 (en) * 2004-06-29 2005-12-29 Phoenix Precision Technology Corporation Circuit board with asymmetrical structure and method for fabricating the same
TW200601924A (en) * 2004-06-29 2006-01-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
US20090073670A1 (en) * 2007-09-18 2009-03-19 Samsung Electro-Mechanics Co., Ltd. Multilayered printed circuit board and fabricating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103195A (zh) * 2020-11-09 2020-12-18 珠海越亚半导体股份有限公司 一种具有围坝的封装结构及其制造方法
CN112103195B (zh) * 2020-11-09 2021-07-23 珠海越亚半导体股份有限公司 一种具有围坝的封装结构及其制造方法

Also Published As

Publication number Publication date
JP2013219228A (ja) 2013-10-24
US20130264100A1 (en) 2013-10-10
US9392684B2 (en) 2016-07-12
CN103369874B (zh) 2017-09-22
JP5941735B2 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
CN103369874A (zh) 布线基板的制造方法以及布线基板
JP3670917B2 (ja) 半導体装置及びその製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
US20160322294A1 (en) Wiring substrate
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US9699905B2 (en) Wiring board
US9852970B2 (en) Wiring substrate
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
JP2011014944A (ja) 電子部品実装構造体の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
KR101134519B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5188289B2 (ja) プリント基板の製造方法
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant