CN1276091A - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN1276091A
CN1276091A CN98810215A CN98810215A CN1276091A CN 1276091 A CN1276091 A CN 1276091A CN 98810215 A CN98810215 A CN 98810215A CN 98810215 A CN98810215 A CN 98810215A CN 1276091 A CN1276091 A CN 1276091A
Authority
CN
China
Prior art keywords
base plate
packaging
conductor circuit
insulating layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98810215A
Other languages
English (en)
Other versions
CN1161838C (zh
Inventor
浅井元雄
森要二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9303694A external-priority patent/JPH11121932A/ja
Priority claimed from JP31268697A external-priority patent/JP3126330B2/ja
Priority claimed from JP09312687A external-priority patent/JP3126331B2/ja
Priority claimed from JP34381597A external-priority patent/JP3378185B2/ja
Priority claimed from JP36194797A external-priority patent/JP3188863B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1276091A publication Critical patent/CN1276091A/zh
Application granted granted Critical
Publication of CN1161838C publication Critical patent/CN1161838C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

在封装基板中,在IC芯片一侧的表面(上面)上的焊接区小(直径为133—170μm),焊接区的金属部分所占的比例小,另一方面,母板等一侧的表面(下面)上的焊接区大(直径为600μm),金属部分的比例大。这里,在本封装基板中,在封装基板的IC芯片一侧的形成信号线的导体电路58U、58U之间形成虚拟图形58M,由此,封装基板的IC芯片的一侧的金属部分增加,从而调整该IC芯片一侧与母板一侧的金属部分的比例,使封装基板在制造工序和使用过程中不产生翘曲。

Description

封装基板
技术领域
本发明涉及用于装载IC芯片的封装基板，更详细地说，本发明涉及分别在上表面和下表面形成了IC芯片连接用的焊接区(pad)和母板、子板等基板的连接用的焊接区的封装基板。
高集成度IC芯片装载在封装基板上，与母板、子板等基板连接。图23示出将IC芯片80装载在封装基板600上并安装在母板90上的状态，参照图23说明该封装基板的构成。该封装基板600在芯子基板630的两面形成导体电路658A、658B，在该导体电路658A、658B的上层形成导体电路658C、658D，中间隔着层间树脂绝缘层650，在该导体电路658C、658D的上层配置层间树脂绝缘层750。而且，在该层间树脂绝缘层650上形成通孔660B、660A，在层间树脂绝缘层750上形成通孔660D、660C。另一方面，在IC芯片80一侧的表面(上表面)上形成焊接凸点676U，用来与IC芯片80的焊接区82连接，在子板6000的表面(下表面)上形成焊接凸点676D，用来与母板90的焊接区92连接。该焊接凸点676U在焊接区675U上形成，焊接凸点676D在焊接区675D上形成。这里，为了实现焊接凸点676U、676D的可靠连接，在IC芯片80和封装基板600之间密封了树脂84，同样，在封装基板600和母板90之间密封了树脂94。
如上所述，封装基板600用来连接高集成度IC芯片80与母板90。即，IC芯片80的焊接区82直径小，为133～170μm，母板90一侧的焊接区92直径大，为600μm，不能直接将IC芯片安装在母板上，所以，利用封装基板进行中继。
封装基板分别与上述IC芯片的焊接区82和母板的焊接区92的大小对应地形成IC芯片一侧的焊接区675U和母板一侧的焊接区675D。因此，焊接区675U的面积占封装基板600的IC芯片一侧的表面面积的比例和焊接区675D的面积占封装基板600的母板一侧的表面面积的比例不同。这里，层间绝缘层650和芯子基板630由树脂形成，焊接区675U、675D由镍等金属形成。因此，在制造工序中，当利用层间树脂绝缘层650、750的硬化和干燥等使该树脂部分收缩时，由于上述焊接区675U的面积占IC芯片一侧的表面面积的比例和焊接区675D的面积占母板一侧的表面面积的比例的差，会出现封装基板向IC芯片进行一侧翘曲的情况。进而，当装载IC芯片实际使用时，在因IC芯片发热而反复收缩的情况下，由于该树脂部分和金属部分即焊接区的收缩率的差，也会产生翘曲。
另一方面，在作为封装基板使用的多层基板中，将多层导体电路中的1层导体电路作为接地层或电源层使用，其目的是为了降低噪声等。但是，在如图23所示那样的现有的多层布线基板中，该接地层(或电源层)与外部端子的连接是通过布线来进行的。即，在基板630的上层形成成为接地层的布线658A、658B(导体电路)。该布线(接地层)658B经通孔660B与布线658D-S连接，该布线658D-S经通孔660D与焊接凸点676U连接。
这里，接地层658D和焊接凸点676U的连接是通过布线658D-S进行的，所以，该布线658D-S容易引起噪声，该噪声便成为连接在集成芯片等的多层布线基板上的电子元件的误操作的原因。此外，还需要留出在多层布线基板内对该布线进行走线的空间，这就阻碍了高密度化的实现。
另一方面，一般在封装基板的内部形成电容器，用来降低IC芯片和母板之间的信号的噪声等。在图23所示的例子中，将设在芯子基板630的两面的内层导体电路658B、658A作为电源层和接地层形成，由此，介入芯子基板630形成了电容器。
图24(A)是在芯子基板630的上面形成的内层导体电路658B的平面图。在该内层导体电路658B上形成接地层6386以及上下层连接用的接点(1and)焊接区640。在该接点焊接区640的周围形成绝缘缓冲带642。
接点焊接区640由贯通图23所示的芯子基板630的通孔636的接点640a、与贯通上层的层间绝缘树脂层650的通孔660A连接的焊接区640b和连接接点640a和焊接区640b的布线640c构成。
这里，在现有技术的封装基板中，接点640a和焊接区640b是通过布线640c连接的，所以，上层导体层和下层导体层之间的传送路径长，信号传送速度慢，同时接触电阻高。
此外，如图24A所示那样，在焊接区640中，在布线640C和接点640a之间及布线640C和焊接区640b之间的连接部可能存在角部K。在封装基板的热循环中，因用树脂做的芯子基板630及层间树脂绝缘层650和用铜等金属做的焊接区640的热膨胀系数不同，故应力集中在该角部K，如图23所示那样，在层间树脂绝缘层650产生裂缝L1，该层间树脂绝缘层650上的导体电路658D或通孔660D会出现断线。
另一方面，母板90一侧的焊接凸点676D经通孔660D-布线678-焊接区675与内层的导体电路658C连接。图24(B)示出图23中的通孔660D和焊接凸点675D的从C侧看过去的放大图。放置焊接凸点676D的焊接凸点675呈圆形，如上所述，经布线678与呈圆形的通孔660D连接。
IC芯片80反复处于工作中的高温状态和工作结束时冷却到常温的状态的热循环中。这里，由硅形成的IC芯片和由树脂形成的封装基板600的热膨胀系数相差很大，所以，在该热循环中，封装基板600会产生应力，封装基板600和母板90之间的密封树脂94会产生裂缝L2。这里，当该树脂94产生裂缝L2时，该裂缝L2伸长并使封装基板600的通孔660D和焊接凸点675D的连接断开。即，如图24(C)示出的图23中的通孔660D和焊接凸点675的从D侧看过去的放大图那样，连接放置焊接凸点676D的焊接凸点675D和通孔660D的布线678会因裂缝L2的存在而断线。
本发明是为了解决上述课题而提出的，其目的在于提供一种具有焊接凸点的不翘曲的封装基板。
本发明的目的还在于提供一种不容易受噪声影响的多层布线基板和多层印刷布线基板。
本发明的目的还在于提供一种封装基板，可以缩短上层布线和下层布线之间的传送距离。
本发明的目的还在于提供一种封装基板，在焊接凸点和通孔之间不会出现断线。
发明的公开
在本发明的第1方面中，封装基板的IC芯片一侧的焊接区小，金属部分焊接区所占的比例也小，母板等基板一侧的焊接区大，金属部分的比例也大。这里，在封装基板的IC一侧的导体电路的图形之间形成虚拟图形，由此，增加金属部分，从而调整该IC芯片一侧和母板一侧的金属部分的比例，使封装基板不产生翘曲。这里，所谓虚拟图形是指没有电连接或电容器等的存在，单单是机械意义上的图形。
在本发明的第2方面中，封装基板的IC芯片一侧的焊接区小，金属部分焊接区所占的比例也小，母板等基板一侧的焊接区大，金属部分的比例也大。这里，在封装基板的IC芯片一侧的导体电路的外周形成虚拟图形，由此，增加金属部分，从而调整该IC芯片一侧和母板一侧的金属部分的比例，同时，利用金属制的虚拟图形来提高封装基板外周部分的机械强度，使封装基板不产生翘曲。
在本发明的第3方面中，将支撑最外层导体电路的绝缘层的下层的内层导体电路作为电源层和(或)接地层，通孔直接与该第2导体电路连接，并在该通孔上形成焊接凸点，没有连接电源层或接地层与焊接凸点的布线。因此，不会受到因布线重叠引起的噪声的影响。
在本发明的第4方面中，将配置在支撑最外层导体电路的第2层间树脂绝缘层的下侧的第2导体电路作为电源层和(或)接地层，通孔直接与该第2导体电路连接，并在该通孔上形成焊接凸点，没有连接电源层或接地层与焊接凸点的布线。因此，不会受到因布线重叠引起的噪声的影响。
在本发明的第5和第6方面中，因将接点与焊接区做成一体，该接点与焊接区的连接不通过布线，所以，能够缩短上层导体层和下层导体层之间的传送距离，同时，能够降低电阻值。此外，因该接点与焊接区的连接不通过布线，故应力不集中于布线和接点及布线和焊接区之间的连接部，封装基板内不会出现因由应力集中而形成的裂缝引起的断线。
在本发明的第7方面中，由于通过在通孔上形成焊接凸点，使焊接凸点和通孔直接连接，所以，即使封装基板出现裂缝，也不会在焊接凸点和通孔之间产生断线。即，在通过布线使焊接凸点和通孔连接并将焊接凸点放置在该焊接区上的封装基板中，在内部出现裂缝时，有时因该裂纹的缘故，连接通孔与焊接区的布线发生断线，使焊接凸点与通孔之间的连接断开，但在本发明的第7方面的封装基板中则不会因裂缝而产生断线。
在本发明的第8方面的封装基板中，通过在通孔上形成焊接凸点，使焊接凸点和通孔直接连接，所以，即使封装基板出现裂缝，也不会在焊接凸点和通孔之间产生断线。此外，由于在多个通孔上形成焊接凸点，即使多个通孔中的1个例如在内部的连接断开，可用其余的通孔与焊接凸点连接在一起，所以，能保证安全可靠。此外，因在多个通孔上形成焊接凸点，故能够对通孔形成较大的焊接凸点。
再有，在本发明中，虚拟图形可以与电源或接地层电连接，或者，虚拟图形的本身也可以是电源或接地层。如此，可以防止信号线的噪声。
附图的简单说明
图1是表示本发明的第1实施形态的封装基板的截面图。
图2是图1所示的封装基板的X1-X1横截面图。
图3～图9是表示本发明的第1实施形态的封装基板的制造工序的图。
图10是表示本发明的第2实施形态的封装基板的截面图。
图11(A)是第2实施形态的封装基板的平面图，图11(B)是IC芯片的底面图。
图12是表示在图10所示的封装基板上放置IC芯片并安装在母板上的状态的截面图。
图13是表示本发明的第3实施形态的多层印刷布线基板的截面图。
图14是表示本发明的第3实施形态的变形例的多层印刷布线基板的构成的截面图。
图15是表示本发明的第4实施形态的封装基板的截面图。
图16(A)是第4实施形态的封装基板的形成了内层铜图形的芯子基板的平面图，图16(B)是图16(A)的局部放大平面图。
图17是表示本发明的第4实施形态的变形例的封装基板的截面图。
图18(A)是第4实施形态的变形例的在封装基板上形成的导体电路的平面图，图18(B)是图18(A)的局部放大平面图。
图19是表示本发明的第5实施形态的封装基板的截面图。
图20是表示在图19所示的封装基板上放置IC芯片并安装在母板上的状态的截面图。
图21是表示本发明的第5实施形态的变形例的封装基板的截面图。
图22是图21的封装基板的X5-X5横截面图。
图23是现有技术的封装基板的截面图。
图24(A)是图23的内层导体电路的平面图，图24(B)是图23的C矢视图，图24(C)是图23的D矢视图。
实施本发明的最佳形态
(第1实施形态)
参照图1说明本发明的第1实施形态的封装基板的构成。图1示出第1实施形态的封装基板的截面形状，该封装基板构成所谓集成电路封装，用来在上面放置了集成电路(未图示)的状态下将其安装到母板(未图示)上。该封装基板在上面设有用来与集成电路的焊接凸点侧连接的焊接凸点76U，在下面一侧设有用来与母板的焊接凸点连接的焊接凸点76D，在该集成电路和母板之间起传送信号等和对从母板来的电源供给进行中继的作用。
在封装基板的芯子基板30的上面和下面上形成作为接地层的内层铜图形34U、34D。此外，在内层铜图形的34U的上层介入层间树脂绝缘层50形成作为信号线的导体电路58U、虚拟图形58M和通孔60U，通孔60U贯通该层间树脂绝缘层50。在导体电路58U和虚拟图形58M的上层，通过层间树脂绝缘层150形成最外层导体电路158U和贯通该层间树脂绝缘层150的通孔160U，在该导体电路158U和通孔160U上形成支撑焊接凸点76U的焊接区75U。这里，IC芯片一侧的焊接区75U的直径为133～177μm。
另一方面，在芯子基板30的下面侧的接地层(内层铜图形)34D的上层(这里的上层意味着以基板30为中心，基板的上面称上侧，基板的下面称下侧)，经层间树脂绝缘层50形成作为信号线的导体电路58D。在该导体电路58D的上层，通过层间树脂绝缘层150形成最外层导体电路158D和贯通该层间树脂绝缘层150的通孔160D，在该导体电路158D和通孔160D上形成支撑焊接凸点76D的焊接区75D。这里，母板一侧的焊接区75D的直径为600μm。
图2示出图1的X1-X1截面。即，图2示出封装基板的横截面，图2中的X1-X1纵截面与图1相当。如图2所示，在构成信号线的导体电路58U-导体电路58U之间形成虚拟图形58M。这里，所谓虚拟图形是指没有电连接或电容器等的存在，单单是机械意义上的图形。
与图23的上述现有技术的封装基板相同，第1实施形态的封装基板，其IC芯片一侧的表面(上面)配置的焊接区小(直径为133～177μm)，故焊接区金属部分占的比例小。另一方面，母板等的表面(下面)配置的焊接区大(直径为600μm)，故金属部分占的比例大。这里，在本实施形态的封装基板中，在形成封装基板的IC芯片一侧的信号线的导体电路58U、58U之间形成虚拟图形58M，所以，金属部分增加了，从而调整了该IC芯片一侧和母板一侧的金属部分的比例，在后述的封装基板的制造工序和使用中，封装基板不会发生翘曲。
接下来，举例具体说明图1所示的封装基板的制造方法。首先，说明A.非电解电镀用粘接剂、B.层间树脂绝缘剂、C.树脂填充剂、D.阻焊剂的组成。
A.配制非电解电镀用粘接剂的原料组合物(上层用粘接剂)
【树脂组合物①】
将浓度25％的甲酚型环氧树脂(日本化药制，分子量2500)和浓度80wt％的丙烯基化合物溶解在DMDG中形成树脂溶液，将35单位重量的该树脂溶液、3.15单位重量的感光性单体(东亚合成制，ARONIX M315)、0.5单位重量的消泡剂(SAMNOPUKO制，S-65)和3.6单位重量的NMP搅拌混合后得到。
【树脂组合物②】
将12单位重量的聚醚磺(PES)、7.2单位重量的平均粒径为1.0μm的环氧树脂颗粒(三洋化成制，POLYMERPOLE)和3.09单位重量平均粒径为0.5μm的环氧树脂颗粒混合后，进而添加30单位重量的NMP，用珠泡混合机(beads mixer)搅拌混合后得到。
【硬化剂组合物③】
将2单位重量的咪唑硬化剂(四国化成制，2E4MZ-CN)、2单位重量的光起始剂(CIBA GEIGY IRUGAKYUA I-907)、0.2单位重量的光增感剂(日本化药制，DETX-S)和1.5单位重量的NMP搅拌混合后得到。
B.配制层间树脂绝缘剂用的原料组合物(下层用粘接剂)
【树脂组合物①】
将浓度25％的甲酚型环氧树脂(日本化药制，分子量2500)和浓度80wt％的丙烯基化合物溶解在DMDG中形成树脂溶液，将35单位重量的该树脂溶液、3.15单位重量的感光性单体(东亚合成制，ARONIX M315)、0.5单位重量的消泡剂(SAMNOPUKO制，S-65)和3.6单位重量的NMP搅拌混合后得到。
【树脂组合物②】
将12单位重量的聚醚磺(PES)和14.49单位重量的平均粒径为0.5μm的环氧树脂颗粒(三洋化成制，POLYMERPOLE)混合后，进而添加30单位重量的NMP，用珠泡混合机(beads mixer)搅拌混合后得到。
【硬化剂组合物③】
将2单位重量的咪唑硬化剂(四国化成制，2E4MZ-CN)、2单位重量的光起始剂(CIBA GEIGY IRUGAKYUA I-907)、0.2单位重量的光增感剂(日本化药制，DETX-S)和1.5单位重量的NMP搅拌混合后得到。
C.配制树脂填充剂用的用的原料组合物
【树脂组合物①】
将100单位重量的双酚F型环氧单体(油化雪陆(シェル)制，分子量310，YL983U)、170单位重量的表面涂敷了硅烷粘接剂的平均粒径为1.6μm的SiO2球状颗粒(ADOMATEC制，CRS 1101-CE，这里最大颗粒的大小在后述内层铜图形的厚度(15μm)以下)和1.5单位重量的平整剂(SAMNOPUKO制，PELENOLE S4)搅拌混合，并在23±1℃的状态下将该混合物的粘度调整到45000～49000cps后得到。
【硬化剂组合物②】
6.5单位重量的咪唑硬化剂(四国化成制，2E4MZ-CN)。
D.阻焊剂组合物
将溶解在DMDG中的60％重量的甲酚型环氧树脂(日本化药制)的50％环氧基丙烯化后得到感光性低聚物(分子量4000)，将46.67克这样的感光性低聚物、15.0克溶解在甲基乙基酮中的80％重量的双酚A型树脂(油化雪陆制，EPICOTE 1001)、1.6克咪唑硬化剂(四国化成制，2E4MZ-CN)、3克的感光性单体的多价丙烯基单体(日本化药制，R604)、1.5克的多价丙烯基单体(共荣社化学制，DPE6A)和0.71克分散系消泡剂(SAMNOPUKO制造，S-65)混合，进而对该混合物添加2克的作为光起始剂的二苯丙酮(关东化学制造)和0.2克的作为光增感剂的米期勒氏酮(关东化学制造)，在25的状态下将该混合物的粘度调整到2.0Pa·s后得到阻焊剂混合物。
再有，粘度测定使用B型粘度计(东京计器，DVL-B型)，60rpm时使用转子No.4，6rpm时使用转子No.3。
接下来，参照图3～9说明封装基板100的制造方法。
E.封装基板的制造
(1)在由厚度为1mm的玻璃环氧树脂或BT(双马来酰亚胺三嗪)树脂形成的基板30的两面层压18μm的铜箔32，形成含铜层叠板30A，并将其作为起始材料(参照图3的工序(A))。首先，对上述含铜层叠板30A进行钻孔处理，再进行非电解电镀处理，利用图案蚀刻在基板30的两面形成内层铜图形34U、34D和通孔36(图3的工序(B))。
(2)对形成了内层铜图形34U、34D和通孔36的基板30进行水洗，干燥后，作为氧化浴(黑化浴)使用NaOH(10g/l)、NaClO2(40g/l)和Na3PO4(6g/l)、作为还原浴使用NaOH(10g/l)和NaBH4(6g/l)进行氧化-还原处理，由此在内层铜图形34U、34D和通孔36的表面形成了粗化层38(图3的工序C)。
(3)将配制C的树脂填充剂用的原料组合物进行混合混练后得到树脂填充剂。
(4)使用旋转涂敷机将上述(3)配制后得到的24小时以内的树脂填充剂40涂敷在基板30的两面，使其填充在导体电路(内层铜图形)34U和导体电路34U之间和通孔36中，在70℃的条件下干燥20分钟，对另一面，同样将树脂填充剂填充在导体电路24之间和通孔36中，在70℃的条件下干燥20分钟(参照图3的工序(D))。
(5)利用使用了#600带状研磨纸(三共理化学制)的带式磨砂机研磨上述(4)的处理结束后的基板30的一个面，使其内层铜图形34U、34D的表面和通孔36的接点36a的表面不留下树脂填充剂40，接着，进行抛光研磨，用来除去因上述带式磨砂机的研磨引起的擦伤。对基板的另一面也同样进行这样的一连串的研磨处理(图4的工序(E))。
其次，在100℃、120℃、150℃、和180℃的条件下分别进行1小时、3小时、1小时和7小时的加热处理，使树脂填充剂40硬化。
这样一来，就得到了一种布线基板，该布线基板不但除去了填充在通孔36等的树脂填充剂40的表层部和内层导体电路34U、34D上面的粗化层38，使基板30两面平滑，而且，树脂填充剂40和内层导体电路34的侧面经粗化层38而牢固地粘接在一起，此外，通孔36的内壁面和树脂填充剂40经粗化层38而牢固地粘接在一起。即，通过该工序，使树脂填充剂40的表面和内层铜图形34的表面在同一平面上。
(6)对形成导体电路34U、34D的基板30进行碱性脱脂和软刻蚀，其次，使用由氯化钯和有机酸形成的触媒溶液进行处理，使其带有Pd触媒，在该触媒活性化后，浸渍在由3.2×10-2mol/l的硫酸铜、3.9×10-3mol/l的硫酸镍、5.4×10-2mol/l的络合物催化剂、3.3×10-1mol/l的次亚磷酸钠、5.0×10-1mol/l的硼酸和0.1g/l的界面活性剂(日信化学工业制，SURFIL 465)构成的PH＝9的非电解电镀液中，浸渍1分钟后，使之以4秒1次的频率进行纵向和横向振动，在导体电路34和通孔36的接点36A的表面形成由Cu-Ni-P形成的针状合金覆盖层和粗化层42(图4的工序(F))。
进而，在温度为35℃、PH＝1.2的条件下，使0.1mol/l的氟硼化锡和1.0mol/l的硫代尿素进行Cu-Sn置换反应，在粗化层的表面形成厚度为0.3μm的Sn层(未图示)。
(7)将配制B的层间树脂绝缘剂用的原料组合物搅拌混合，将粘度调整到1.5Pa.s后得到层间树脂绝缘剂(下层用)。
其次，将配制A的非电解电镀用粘接剂用的原料组合物搅拌混合，将粘度调整到7Pa.s后得到非电解电镀用粘接剂(上层用)。
(8)使用旋转涂敷机在上述(6)的基板的两面涂敷从上述(7)得到的粘度为1.5Pa.s的配制后24小时以内的层间树脂绝缘剂(下层用)44，在水平状态下放置20分钟后，在60℃的条件下干燥(预烘烤)30分钟，其次，涂敷从上述(7)得到的粘度为7Pa.s的配制后24小时以内的感光性粘接剂溶液(下层用)46，在水平状态下放置20分钟后，在60℃的条件下干燥(预烘烤)30分钟，形成厚度为35μm的粘接剂50d(图4的工序(G))。
(9)在上述(8)中形成了粘接剂的基板的两面，粘接印刷有φ85μm的黑圆的遮光膜(未图示)，利用超高压水银灯以500mJ/cm2的强度曝光。再将其在DMTG溶液中进行显影，进而，利用超高压水银灯对该基板30以3000mJ/cm2的强度曝光，在100℃、120℃和150℃的条件下分别进行1小时、1小时和3小时的加热处理(后烘烤)，由此，形成具有相当于遮光膜的φ85μm的尺寸精度的开口(通孔形成用开口)48的厚度为35μm的层间树脂绝缘层(2层构成)50(参照图5的工序(H))。再有，在成为通孔的开口48上部分地露出镀锡层(未图示)。
(10)将形成开口48的基板在铬酸中浸渍19分钟，溶解并除去存在层间树脂绝缘层50表面的环氧树脂颗粒，由此，使该层间树脂绝缘层50的表面粗化(参照图5的工序(I))，然后，在中和溶液(SPRAY社制)中浸渍后进行水洗。
进而，通过对已进行粗面化处理了(粗化深度6μm)的该基板的表面施加钯触媒处理，使层间树脂绝缘层50的表面和通孔用开口48的内壁面形成触媒核。
(11)将基板浸渍在如下组成的非电解电镀水溶液中，在整个粗面形成厚度为0.6μm的非电解铜电镀膜52(参照图5的工序(J))，
    【非电解电镀水溶液】
    EDTA                           150   g/l
    硫酸铜                         20    g/l
    HCHO                           30    g/l
    NaOH                           40    g/l
    α、α’-联二吡啶              80    g/l
    PGE                            0.1   g/l
    【非电解电镀条件】
    在70℃的溶液温度下进行30分钟
(12)在上述(11)中形成的非电解铜电镀膜52上贴上市售的感光性干膜，再放上掩模，以100mJ/cm2的强度曝光，用0.8％的碳酸钠进行显影处理，形成厚度为15μm的电镀抗蚀膜54(参照图5的工序(K))。
(13)接着，在下述条件下对未形成电镀抗蚀膜的部分进行电解铜电镀，形成厚度为15μm的电解铜电镀膜56(参照图5的工序(L))。
    【电解电镀水溶液】
    硫酸                           180    g/l
    硫酸铜                          80    g/l
    添加剂(ATOTEX JAPAN制，KAPARASIDO GL)
                                   1      ml/l
    【电解电镀条件】
    电流密度                       1A/dm2
    时间                           30分钟
    温度                           室温
(14)用5％的KOH剥离除去了电镀抗蚀膜后，再用硫酸和过氧化氢的混合液对该电镀抗蚀膜下的非电解电镀膜52进行蚀刻处理，并将其溶解除去，形成由非电解铜电镀膜52和电解铜电镀膜56形成的厚度为18μm的导体电路58U、58D和通孔60U、60D(参照图6的工序(M))。
(15)进行与(6)同样的处理，在导体电路58U、58D和通孔60U、60D的表面形成由Cu-Ni-P形成的粗化面62，进而，对该表面进行Sn置换(参照图7的工序(N))。
(16)通过反复进行上述(7)～(15)的工序，进而形成上层的导体电路。即，使用旋转涂敷机在基板30的两面涂敷层间树脂绝缘剂(下层用)，形成绝缘剂层144。此外，使用旋转涂敷机在该绝缘剂层144上涂敷感光性粘接剂(上层用)，形成粘接剂层146(参照图7的工序(O))。在形成了绝缘剂层144和粘接剂层146的基板30的两面，粘接遮光膜，并进行曝光、显影，形成具有开口(通孔形成用开口148)的层间树脂绝缘层150，然后，将该层间树脂绝缘层150做成粗面(参照图7的工序(P))。此后，在进行了该粗面化处理的该基板30的表面上形成非电解铜电镀膜152(参照图8的工序(Q))。接下来，在非电解铜电镀膜152上设置电镀抗蚀膜154后，在未形成抗蚀膜的部分上形成电解铜电镀膜156(参照图8的工序(R))。接着，用KOH剥离除去电镀抗蚀膜154后，溶解除去该电镀抗蚀膜154下的非电解电镀膜152，形成导体电路158U、158D和通孔160U、160D(参照图8的工序(S))。接着，在导体电路158和通孔160的表面形成粗化面162，再在该粗化面162的表面上形成粗化层162(图9的工序9(T))。但是，不对在该导体电路158和通孔160的表面形成的粗化面162进行Sn置换。
(17)在从上述(16)得到的基板30的两面涂敷45μm厚的上述D.中说明了阻焊剂组合物70α。接着，经70℃20分钟和70℃30分钟的干燥处理后，粘接画有圆形图案(掩蔽图案)的厚度为5mm的遮光膜(未图示)，以1000mJ/cm2强度的紫外线曝光，进行DMTG显影处理。接着，在80℃、100℃、120℃和150℃的条件下分别进行1小时、1小时、1小时和3小时的加热处理，形成在焊接区部分(包含通孔和周围的接点)具有开口(孔径200μm)71的阻焊层(厚度20μm)70(参照图9的工序(U))。
(18)其次，将该基板30在由2.31×10-1mol/l的氯化镍、2.8×10-1mol/l的次亚磷酸钠、1.85×10-1mol/l的柠檬钠构成的PH＝4.5的非电解镍电镀液中浸渍20分钟，在开口部71形成厚度为5μm的镍电镀层72。进而，在80℃的条件下，将该基板30在由4.1×10-2mol/l的氰化金钾、1.87×10-1mol/l的氯化铵、1.16×10-1mol/l的柠檬酸钠和1.7×10-1mol/l的次亚磷酸钠构成的非电解金电镀液中浸渍7分20秒钟，在镀镍层上形成厚度为0.03μm的镀金层74，由此，在通孔160U、160D和导体电路158U、158D上形成焊接区75U、75D(参照图1)。
(19)接着，在阻焊层70的开口部71上刷上焊接膏，并在200℃的条件下进行回流(reflow)，由此，形成焊接凸点(焊接体)76U、76D，最后形成封装基板100(参照图1)。
再有，在上述实施形态中，示出了利用半添加剂法形成的封装基板的例子，但本发明的构成当然也适用于利用全添加剂法来形成的封装基板。
在第1实施形态中，在层间树脂绝缘层50和层间树脂绝缘层150之间形成的导体电路58U之间形成虚拟图形58M，但也可以代之以在芯子基板30上形成的内层铜图形34D之间或是在最外层导体电路158U之间形成虚拟图形58M。
如上所述，在第1实施形态的封装基板中，在形成封装基板的IC芯片一侧的信号线的导体电路之间形成虚拟图形，增加封装基板的IC芯片一侧的金属部分，调整该IC芯片一侧和母板一侧的金属部分的比例，因此，在封装基板的制造和使用过程中，不会发生翘曲。
(第2实施形态)
参照图10～图12说明本发明的第2实施形态的封装基板的构成。图10示出第2实施形态的封装基板的截面图。图11(A)示出封装基板的平面，图11(B)示出安装在该封装基板上的IC芯片的底面，图12示出在将IC芯片80装置在图10所示的封装基板的上面的状态下将封装基板安装在母板90上的状态的截面。该封装基板如图12所示那样，上面设有用来与IC芯片80的焊接区82一侧连接的焊接凸点76U，下面一侧设有用来与母板90的焊接凸点92连接的焊接区76D，起在IC芯片80和母板90之间传送信号等和对从母板来的电源供给进行中继的作用。
如图10所示那样，在封装基板的芯子基板30的上面和下面形成成为接地层的内层铜图形34U、34D。此外，在内层铜图形的34U的上层介入层间树脂绝缘层50形成作为信号线的导体电路58U和通孔60U，通孔60贯通该层间树脂绝缘层50。在导体电路58U的上层，通过层间树脂绝缘层150形成最外层导体电路158U、虚拟图形159和贯通该层间树脂绝缘层150的通孔160U。该虚拟图形159在图11所示的导体电路158U的外周、即沿封装基板的周边部形成。在该导体电路158U和通孔160U上形成支撑焊接凸点76U的焊接区75U。这里，IC芯片一侧的焊接区75U的直径为120～170μm。
另一方面，在芯子基板30的下面侧的接地层(内层铜图形)34D的上层经层间树脂绝缘层50形成作为信号线的导体电路58D。在该导体电路58D的上层，通过层间树脂绝缘层150形成最外层导体电路158D和贯通该层间树脂绝缘层150的通孔160D，在该导体电路158D和通孔160D上形成支撑焊接凸点76D的焊接区75D。这里，母板侧的焊接区75D的直径为600～700μm。
图11(A)是封装基板200的平面图、即是图10的A矢视图。这里，图10相当图11(A)的X2-X2纵截面。如图11(A)和图10所示，在构成信号线的导体电路158U的外周，在阻焊层70的下层形成宽度10mm的虚拟图形159。这里，所谓虚拟图形是指没有电连接或电容器等的存在，单单是机械意义上的图形。
与图23的上述现有技术的封装基板相同，在第2实施形态的封装基板中，其IC芯片80一侧的表面(上面)配置的焊接区76U小(直径为120～170μm)，故焊接区金属部分占的比例小。另一方面，母板90侧的表面(下面)配置的焊接区75D大(直径为600～700μm)，故金属部分占的比例大。这里，在本实施形态的封装基板中，在封装基板的IC芯片一侧的最外层导体电路158U的外周形成虚拟图形159，所以，封装基板的靠IC芯片侧的金属部分增加了，从而调整了该IC芯片一侧和母板一侧的金属部分的比例，同时，因金属制的虚拟图形159的作用而提高了封装基板周边部的机械强度，在后述的封装基板的制造和使用过程中，封装基板不会发生翘曲。
图11(A)示出已完成的封装基板的平面图(图10的A矢视图)，图11(B)示出IC芯片的底面图。使该封装基板100在装载IC芯片80的状态下通过回流炉，如图12所示，经焊接凸点76U安装该IC芯片。然后，将安装了IC芯片的封装基板100安装在母板90上，使其通过回流炉，由此进行该封装基板100到母板90的安装。
该第2实施形态～后述的第5实施形态的封装基板的制造方法与参照图3～图9说明过的上述第1实施形态一样，故省略其说明。
再有，在上述第2实施形态中，虽然是在层间树脂绝缘层150上的最外层的导体电路158U的周围形成了虚拟图形159，但也可以代之以在芯子基板30上形成的内层铜图形34D、或者在层间树脂绝缘层50-层间树脂绝缘层150之间的导体电路58U的周围形成虚拟图形159。
在以上说明过的第2实施形态的封装基板中，在封装基板的IC芯片一侧的导体电路的周围形成虚拟图形，封装基板的IC芯片一侧的金属部分增加了，从而调整了该IC芯片一侧和母板一侧的金属部分的比例，在封装基板的制造和使用过程中，封装基板不会发生翘曲。
(第3实施形态)
参照图13说明本发明的第3实施形态的封装基板的构成。
在封装基板300的芯子基板30的上面形成作为信号线的内层铜图形34U，在下面形成作为信号线的内层铜图形34D。此外，在内层铜图形34U的上层经层间树脂绝缘层50形成作为电源层的导体电路58U。在该导体电路58U的上层，经层间树脂绝缘层150形成最外层的导体电路158U和贯通该层间树脂绝缘层150的通孔160U，在该通孔160U上形成焊接凸点76U。即，在第3实施形态中，在安装在形成电源层的导体电路58U上的通孔160U上形成焊接凸点76U，可以使该电源层与外部焊接凸点(未图示)直接连接。
另一方面，在芯子基板30的下面一侧的信号线(内层铜图形)34D的上层，经层间树脂绝缘层50形成成为接地层的导体电路58D。在该导体电路58U的上层，经层间树脂绝缘层150形成最外层的导体电路158D和贯通该层间树脂绝缘层150的通孔160D。在该通孔160D上形成焊接凸点76D。即，在本实施形态中，在安装在形成接地层的导体电路58D上的通孔160D上形成焊接凸点76D，可以使该接地层与外部焊接凸点(未图示)直接连接。
本实施形态的构成是，将配置在支撑最外层导体电路158U、158D的层间树脂绝缘层150的下侧的导体电路58U、58D作为电源层、接地层，通孔160U、160D直接连接在该导体电路58U、58D上，在该通孔上形成焊接凸点76U、76D，所以电源层或接地层与焊接凸点的连接不需要布线，因此，不会受到因重叠在布线上的噪声引起的影响，能够降低在集成电路和母板之间授受信号和对从母板一侧来的电源供给进行中继时的噪声的影响。此外，正因为有些地方不需要布线，所以能够谋求布线基板的高密度化。再有，在本实施形态的多层印刷布线基板中，分别将导体电路58U、58D作为电源层和接地层，但导体电路58U或导体电路58D也可以在同一层内，将起电源层作用的导体电路和起接地层作用的导体电路拼凑在一起形成。
接下来，参照图14说明第3实施形态的变形例的多层印刷布线基板。
图14是表示本发明的第2实施形态的多层印刷布线基板的构成的截面图。在芯子基板230的上面和下面形成成为接地层的内层铜图形234U、234D。即，利用将基板230夹在中间的接地层(内层铜图形)234U和接地层(内层铜图形)234D形成电容器。
此外，在内层铜图形234U的上层经层间树脂绝缘层250形成作为信号线的导体电路258U。在该导体电路258U的上层，形成贯通层间树脂绝缘层350的通孔360U，在该通孔360U上形成焊接凸点376U。
另一方面，在基板230的下面侧的接地层(内层铜图形)234D的上层，经层间树脂绝缘层250形成成为信号线的导体电路258D。在该导体电路258D的上层，经层间树脂绝缘层350形成成为电源层的导体电路388D。在该导体电路388D的上层，形成贯通层间树脂绝缘层390的通孔380D，在该通孔380D上形成焊接凸点376D。即，在本实施形态中，在安装在形成电源层的导体电路388D上的通孔380D上形成焊接凸点376D，可以使该电源层与外部焊接凸点(未图示)直接连接。
第3实施形态的变形例的构成是，将通孔380D直接连接在构成电源层的导体电路388D上，在该通孔上形成焊接凸点376D，所以电源层与焊接凸点的连接不需要布线，因此，不会受到因重叠在布线上的噪声引起的影响。
如上所述，在第3实施形态的封装基板中，将支撑最外层导体电路的绝缘层下层的内层导体电路作为电源层和/或接地层，通孔直接连接在该第2导体电路上，在该通孔上形成焊接凸点，所以电源层或接地层与焊接凸点的连接不需要布线，因此，不会受到因重叠在布线上的噪声引起的影响，此外，正因为有些地方不需要布线，所以能够谋求布线基板的高密度化。
此外，在第3实施形态的封装基板中，将配置在支撑最外层导体电路的第2层间树脂绝缘层的下侧的第2导体电路作为电源层和/或接地层，通孔直接连接在该第2导体电路上，在该通孔上形成焊接凸点，所以电源层或接地层与焊接凸点的连接不需要布线，因此，不会受到因重叠在布线上的噪声引起的影响，此外，正因为有些地方不需要布线，所以能够谋求布线基板的高密度化。
(第4实施形态)
参照图15说明本发明的第4实施形态的封装基板的构成。在封装基板400的芯子基板30的上面和下面形成成为接地层的内层铜图形34U、34D。此外，在内层铜图形34U的上层经层间树脂绝缘层50形成成为信号线的导体电路58U，并贯通该层间树脂绝缘层50形成通孔60U。在该导体电路58U的上层，经层间树脂绝缘层150形成最外层导体电路158U和贯通该层间树脂绝缘层150的通孔160U，在该导体电路158U、通孔160U上形成支撑焊接凸点76U的焊接区75U。这里，IC芯片一侧的焊接区75U的直径为133～177μm。
另一方面，在基板30的下面一侧的内层铜图形34D的上层，经层间树脂绝缘层50形成成为信号线的导体电路58D。在该导体电路58D的上层，经层间树脂绝缘层150形成最外层导体电路158D和贯通该层间树脂绝缘层150的通孔160D，在该导体电路158D、通孔160D上形成支撑焊接凸点76D的焊接区75D。该母板一侧的焊接区75D的直径为600μm。此外，在将芯子基板30夹在中间而对向配置的内层铜图形34U、34D上配置接地(电极)层，利用两内层铜34U、34D形成电容器。
图16(A)是在芯子基板30上面形成的内层铜图形34U的平面图。在该内层铜图形34U上形成用来与上层一侧和下层一侧连接的接点-焊接区41。图16(B)是将图16(A)中的B所示的区域内的接点-焊接区41放大后的图。图16(B)的X3-X3截面相当于图15(B)的X3-X3截面。
如图16(B)所示那样，该接点-焊接区41是将图15所示的通孔36的接点41a和与贯通上层的层间树脂绝缘层50的通孔60U连接的焊接区41b做成一体形成的，在该接点-焊接区41的周围配置宽度约200μm的绝缘缓冲带43。
这里，在本实施形态的封装基板中，如图16(B)所示那样，将接点41a和焊接区41b做成一体，该接点41a和焊接区41b不通过布线进行连接，所以，缩短了下层(芯子基板30的下层一侧的导体电路58D)和上层(层间树脂绝缘层50)的上侧的导体电路58U之间的传送路径，能够提高信号的传送速度，同时，能够降低电阻值。此外，因该接点41a和焊接区41b不通过布线进行连接，故不象上述图24(A)所示的现有技术的封装基板那样，应力集中于布线和接点以及布线和焊接区之间的连接部，因此，不会由于因应力的集中而产生的裂缝而在封装基板内发生断线。在此，已对芯子基板30上侧的内层铜图形34U进行了图示和说明，下侧的内层铜图形34D的构成也一样的。
接下来，参照图17和图18说明本发明实施形态的变形例的封装基板。在上述图15所示的第4实施形态中，在形成于芯子基板30两面的内层铜图形34U、34D上形成接地层(电极层)34G和接点-焊接区41。与此不同，在第2实施形态中，与图16(A)所示的情况一样，在形成于层间树脂绝缘层50上层的导体电路58U、58D上形成电源层(电极层)58G和接点-焊接区61。
图17是第4实施形态的变形例的封装基板的截面图，图18(A)是在层间树脂绝缘层50上面形成的导体电路58U的平面图。在该导体电路58U上形成电源层58G和用来与上层一侧和下层一侧连接的接点-焊接区61。图18(B)是将图18(A)中的B所示的区域内的接点-焊接区61放大后的图。图18(B)的X4-X4截面与图17的X4-X4截面相当。
如图17所示那样，该接点-焊接区61是将与内层铜图形34U连接的通孔60U的接点61a和与贯通上层的层间树脂绝缘层150的通孔160U连接的焊接区61b做成一体形成的，如图18(B)所示那样，在该接点-焊接区61的周围配置宽度约200μm的绝缘缓冲带63。
在该第4实施形态的变形例的封装基板中，将接点61a和焊接区61b做成一体，该接点61a和焊接区61b不通过布线进行连接，所以，缩短了下层(芯子基板30的上层一侧的内层铜图形34U)和上层(层间树脂绝缘层150)的上侧的导体电路158U之间的传送路径，能够提高信号的传送速度，同时，能够降低电阻值。此外，因该接点61a和焊接区61b不通过布线进行连接，故不象上述图24(A)所示的现有技术的封装基板那样，应力集中于布线和接点以及布线和焊接区之间的连接部，因此，不会由于因应力的集中而产生的裂缝而在封装基板内发生断线。
再有，在上述实施形态中，将形成圆形的接点和焊接区做成一体，但对于本发明，也可以将椭圆形、多边形等种种形状的接点和焊接区做成一体。
如上所述，在第4实施形态的封装基板中，接点和焊接区不通过布线进行连接，所以，缩短了下层和上层的导体电路(导体层)之间的传送路径，能够提高信号的传送速度，同时，能够降低电阻值。此外，因该接点和焊接区不通过布线进行连接，故应力不集中于布线和接点以及布线和焊接区之间的连接部，因此，不会由于因应力的集中而产生的裂缝而在封装基板内发生断线。
(实施形态5)
参照图19和图20说明本发明的第5实施形态的封装基板的构成。图19示出其截面的第5实施形态的封装基板500如图20所示，构成为所谓集成电路封装的形式，在上面装载IC芯片80的状态下将其安装在母板90上。
在封装基板的芯子基板30的上面和下面上形成成为接地层的内层铜图形34U、34D。此外，在内层铜图形34U的上层经层间树脂绝缘层50形成成为信号线的导体电路58U，并贯通该层间树脂绝缘层50形成通孔60U。在该导体电路58U的上层，经层间树脂绝缘层150形成最外层导体电路158U和贯通该层间树脂绝缘层150的通孔160U，在该导体电路158U、通孔160U上形成支撑焊接凸点76U的焊接区75U。这里，IC芯片一侧的焊接区75U的直径为133～177μm。
另一方面，在芯子基板30的下面一侧的接地层(内层铜图形)34D的上层，经层间树脂绝缘层50形成成为信号线的导体电路58D。在该导体电路58D的上层，经层间树脂绝缘层150形成最外层导体电路158D和贯通该层间树脂绝缘层150的通孔160D，在该通孔160D上形成支撑焊接凸点76D的焊接区75D。这里，母板一侧的焊接区75D的直径为600μm。
在该第5实施形态的封装基板中，通过在通孔160D上形成母板60一侧的焊接凸点76D，使焊接凸点和通孔直接连接，所以，即使封装基板出现裂缝，在焊接凸点76D和通孔160D之间也不会发生断线。即，在上述图23(B)所示的现有技术的封装基板600中，通过布线378使焊接凸点375D与通孔360连接，该焊接区375D上放置焊接凸点376D，所以，当内部出现裂缝L2时，因该裂缝L2之故有时连接通孔376D和焊接凸点376D的布线断开，焊接凸点376D与通孔360D的连接断开。与此相反，在第5实施形态的封装基板中，即使出现裂缝，在焊接凸点76D和通孔160D之间也不会因裂缝而发生断线。
接下来，说明将IC芯片80安装到图19所示的第5实施形态的封装基板500上的情况。如图20所示，将IC芯片80放置在封装基板500的焊接区76U上并使该IC芯片80的焊接区82与其对应，使其通过加热炉，据此使封装基板500的焊接区76U熔融在IC芯片80的焊接区82上，因此，封装基板500和IC芯片80便连接在一起了。
然后，对在利用加热使焊接区76U熔融在焊接区82上并使其固化时渗出的焊剂进行净化处理。在此，将氯乙烯(chloroethene)等有机溶剂注入封装基板500和IC芯片80的间隙中，除去焊剂。然后，将树脂填充在封装基板500和IC芯片80的间隙中，进行树脂充填。同时，用树脂对整个IC芯片80进行模塑，到此，IC芯片80的安装完毕。
接下来，将封装基板500安装在母板90上。使母板90的焊接区92与封装基板500的焊接区76D对应地放置，使其通过加热炉，据此使封装基板500的焊接区76U熔融在IC芯片80的焊接区82上，因此，封装基板500和IC芯片90便连接在一起了。然后，象图20所示那样，将树脂94填充在封装基板500和母板90的间隙中，进行树脂密封，到此安装完毕。
下面，参照图20和图21说明本发明的第5实施形态的变形例的封装基板501。
在上述图19所示的第5实施形态的封装基板500中，1个通孔160D上放置1个焊接凸点76D。与此不同，在第5实施形态的封装基板500中，如图21所示那样，在多个(3个)通孔260、260、260上放置1个焊接凸点276。即，如与图21的X5-X5截面相当的图22(图22中的X6-X6剖面线相当图21的X5-X5剖面线)所示那样，通孔260是由3个相互靠近的通孔构成的，在该3个通孔260共用的接点260a上，形成镀镍层72和镀金层74，从而形成1个大的接点275。而且，在该大的接点275上放置大的焊接凸点276。
在该第5实施形态的变形例的封装基板501中，通过焊接凸点276在通孔260上形成，使焊接凸点276和通孔260直接连接，因此，即使例如在封装基板501中出现裂缝，焊接凸点276和通孔260之间也不会发生断线。此外，因焊接凸点276在多个通孔260、260、260上形成，即使多个通孔中的1个与导体电路58D断开，也可利用其余的通孔使焊接凸点276与导体电路58D连接，所以，能够实现防失效功能。
此外，如上所述，IC芯片80一侧的焊接区75U的直径为133～170μm，母板一侧的焊接区75D的直径为6000μm，大小相差4～5倍，在1个通孔上形成母板一侧的大的焊接区75D很困难。因此，在第5实施形态的变形例的封装基板501中，使焊接凸点276在多个通孔260、260、260上形成，依此形成大的焊接凸点。这里，在上述变形例中，在3个通孔上形成1个焊接凸点，但也可以在2个或4个以上的通孔上形成1个焊接凸点。
如上所述，在第5实施形态的变形例的封装基板中，通过使焊接凸点在通孔上形成，使焊接凸点与通孔直接连接，因此，即使封装基板出现裂缝，焊接凸点276和通孔260之间也不会发生断线。此外，因焊接凸点276在多个通孔上形成，即使多个通孔中的1个例如在内部断开，也可利用其余的通孔使焊接凸点与通孔连接，所以，能够实现防失效功能。此外，因焊接凸点在多个通孔上形成，故能够形成比通孔大的焊接区。
在上述实施形态中，举出了将封装基板直接安装在母板上例子，但对于通过子板将封装基板连接在母板上的情况，也能够很适合地使用本发明的封装基板。

Claims (8)

1.一种封装基板，其中，在芯子基板的两面上经层间树脂绝缘层形成导体电路，在安装IC芯片一侧的表面上形成焊接区，在连接其它基板一侧的表面上形成比安装上述IC芯片一侧的焊接区相对大地的焊接区，其特征在于：
在上述芯子基板的安装IC芯片一侧形成的导体电路的图形之间形成了虚拟图形。
2.一种封装基板，其中，芯子基板的两面经层间树脂绝缘层形成导体电路，在安装IC芯片一侧的表面上形成焊接区，在连接其它基板一侧的表面上形成比安装上述IC芯片一侧的焊接区相对地大的焊接区，其特征在于：
在上述芯子基板的安装IC芯片一侧形成的导体电路的外周形成了虚拟图形。
3.一种封装基板，该封装基板具有最外层的导体电路、支撑最外层的导体电路的绝缘层和设在该绝缘层下侧的内层导体电路的多层布线基板，其特征在于：
上述内层导体电路是电源层和/或接地层，在贯通上述绝缘层并与上述内层导体电路连接的通孔上形成了焊接凸点。
4.一种封装基板，该封装基板是具有内层的第1导体电路、在该第1内层导体电路上形成的第1层间树脂绝缘层、在该第1层间树脂绝缘层上形成的内层的第2导体电路、在该第2导体电路上形成的第2层间树脂绝缘层和在该第2层间树脂绝缘层上形成的最外层的导体电路的多层布线基板，其特征在于：
上述内层的第2导体电路是电源层和/或接地层，在贯通上述第2层间树脂绝缘层并与上述第2导体电路连接的通孔上形成了焊接凸点。
5.一种封装基板，其中，在芯子基板的两面上形成导体层，进而经层间树脂绝缘层再形成导体层，将上述芯子基板某一面的导体层作为电极层使用，其特征在于：
将配置在形成上述电极层的导体层上的芯子基板贯通用的通孔的接点和与贯通上面一侧的层间树脂绝缘层的通孔连接用的焊接区形成为一体。
6.一种封装基板，其中，在芯子基板的两面上形成导体层，进而经层间树脂绝缘层再形成导体层，将上述某一层间树脂绝缘层上面的导体层作为电极层使用，其特征在于：
将配置在形成上述电极层的导体层上的贯通下面层间树脂绝缘层的通孔的接点和与贯通上面一侧的层间树脂绝缘层的通孔连接用的焊接区形成为一体。
7.一种封装基板，经多层层间树脂绝缘层形成多层导体电路，在安装IC芯片一侧的表面和连接到其它基板一侧的表面上形成焊接凸点，在该连接到其它基板上的一侧的表面与该其他基板之间进行树脂密封，其特征在于：
在通孔上形成了该连接到其它基板上的一侧表面的焊接凸点。
8.一种封装基板，经多层层间树脂绝缘层形成多层导体电路，在安装IC芯片一侧的表面和连接到其它基板一侧的表面上形成焊接凸点，在该连接到其它基板上的一侧的表面与该其他基板之间进行树脂密封，其特征在于：
在多个通孔上形成了该连接到其它基板上的一侧表面的焊接凸点。
CNB988102153A 1997-10-17 1998-09-28 封装基板 Expired - Lifetime CN1161838C (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP9303694A JPH11121932A (ja) 1997-10-17 1997-10-17 多層配線板及び多層プリント配線板
JP303694/1997 1997-10-17
JP31268697A JP3126330B2 (ja) 1997-10-29 1997-10-29 パッケージ基板
JP312686/1997 1997-10-29
JP312687/1997 1997-10-29
JP09312687A JP3126331B2 (ja) 1997-10-29 1997-10-29 パッケージ基板
JP343815/1997 1997-11-28
JP34381597A JP3378185B2 (ja) 1997-11-28 1997-11-28 パッケージ基板
JP361947/1997 1997-12-10
JP36194797A JP3188863B2 (ja) 1997-12-10 1997-12-10 パッケージ基板

Related Child Applications (5)

Application Number Title Priority Date Filing Date
CN 200610094490 Division CN1909226B (zh) 1997-10-17 1998-09-28 封装基板
CN 200710085293 Division CN100547780C (zh) 1997-10-17 1998-09-28 封装基板
CN200610101902XA Division CN1971899B (zh) 1997-10-17 1998-09-28 封装基板
CN 200610100699 Division CN101013685B (zh) 1997-10-17 1998-09-28 封装基板
CNB2004100456190A Division CN100426491C (zh) 1997-10-17 1998-09-28 封装基板

Publications (2)

Publication Number Publication Date
CN1276091A true CN1276091A (zh) 2000-12-06
CN1161838C CN1161838C (zh) 2004-08-11

Family

ID=27530962

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2004100456190A Expired - Lifetime CN100426491C (zh) 1997-10-17 1998-09-28 封装基板
CNB988102153A Expired - Lifetime CN1161838C (zh) 1997-10-17 1998-09-28 封装基板
CN200610101902XA Expired - Lifetime CN1971899B (zh) 1997-10-17 1998-09-28 封装基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100456190A Expired - Lifetime CN100426491C (zh) 1997-10-17 1998-09-28 封装基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200610101902XA Expired - Lifetime CN1971899B (zh) 1997-10-17 1998-09-28 封装基板

Country Status (7)

Country Link
US (7) USRE41242E1 (zh)
EP (4) EP1030365A4 (zh)
KR (1) KR100691296B1 (zh)
CN (3) CN100426491C (zh)
MY (1) MY128327A (zh)
TW (1) TW398162B (zh)
WO (1) WO1999021224A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438007C (zh) * 2005-02-07 2008-11-26 恩益禧电子股份有限公司 互连衬底和半导体器件
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
CN103369874A (zh) * 2012-04-10 2013-10-23 新光电气工业株式会社 布线基板的制造方法以及布线基板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
WO1999021224A1 (fr) 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
JP3812392B2 (ja) * 2001-10-01 2006-08-23 日本ビクター株式会社 プリント配線基板構造及びその製造方法
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
AU2003253425C1 (en) * 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
US7250330B2 (en) * 2002-10-29 2007-07-31 International Business Machines Corporation Method of making an electronic package
WO2004047507A2 (en) * 2002-11-18 2004-06-03 Honeywell International Inc Coating compositions for solder spheres, powders and preforms, methods of production and uses thereof
US7282647B2 (en) * 2002-12-23 2007-10-16 Intel Corporation Apparatus for improving coupling across plane discontinuities on circuit boards
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
JP2004235420A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI284967B (en) * 2003-03-20 2007-08-01 Endicott Interconnect Tech Inc Electronic package with strengthened conductive pad
EP1473977A3 (en) * 2003-04-28 2007-12-19 Endicott Interconnect Technologies, Inc. Electronic package with strengthened conductive pad
US20050087877A1 (en) * 2003-10-22 2005-04-28 Dong-Ho Han Differential signal traces coupled with high permittivity material
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
CN101887880B (zh) 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7317255B2 (en) * 2004-09-30 2008-01-08 Kyocera Wireless Corp. Reliable printed wiring board assembly employing packages with solder joints
KR100584971B1 (ko) 2004-11-03 2006-05-29 삼성전기주식회사 플립칩 패키지 기판의 제조 방법
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
KR100730077B1 (ko) * 2005-11-25 2007-06-19 삼성전기주식회사 이미지센서 모듈과 카메라모듈 패키지
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
KR100744140B1 (ko) * 2006-07-13 2007-08-01 삼성전자주식회사 더미 패턴을 갖는 인쇄회로기판
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
KR100771359B1 (ko) * 2006-10-31 2007-10-29 삼성전기주식회사 코어 스티프너를 구비한 기판
WO2008053833A1 (fr) 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
TWI382502B (zh) * 2007-12-02 2013-01-11 Univ Lunghwa Sci & Technology 晶片封裝之結構改良
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
JP4542587B2 (ja) * 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US20110212307A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
US20110212257A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
TWI432121B (zh) * 2008-02-18 2014-03-21 Princo Corp 平衡多層基板應力之方法及多層基板結構
US20090251878A1 (en) * 2008-04-02 2009-10-08 Tsung-Hsien Hsu Electronic Assembly and Method for Making Electronic Devices
KR100990618B1 (ko) * 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法
US20090321119A1 (en) * 2008-06-30 2009-12-31 Yasuhiro Kohara Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board
CN101310631B (zh) * 2008-06-30 2010-06-02 宋拯澳 一种用于提高香烟品质的处理液
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP2010062475A (ja) * 2008-09-05 2010-03-18 Nec Electronics Corp レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US20100270061A1 (en) * 2009-04-22 2010-10-28 Qualcomm Incorporated Floating Metal Elements in a Package Substrate
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
KR101167805B1 (ko) * 2011-04-25 2012-07-25 삼성전기주식회사 패키지 기판 및 이의 제조방법
TWI463925B (zh) 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101366934B1 (ko) * 2012-02-03 2014-02-25 삼성전기주식회사 회로기판
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
TWI487440B (zh) * 2013-02-05 2015-06-01 Nan Ya Printed Circuit Board 印刷電路板及其製作方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN105474762B (zh) * 2014-02-26 2018-05-11 株式会社村田制作所 多层基板的制造方法及多层基板
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US9614542B2 (en) * 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US11527454B2 (en) * 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US9805972B1 (en) 2017-02-20 2017-10-31 Globalfoundries Inc. Skip via structures
US10026687B1 (en) 2017-02-20 2018-07-17 Globalfoundries Inc. Metal interconnects for super (skip) via integration
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US11257748B2 (en) 2017-06-30 2022-02-22 Intel Corporation Semiconductor package having polymeric interlayer disposed between conductive elements and dielectric layer
CN108214952B (zh) * 2017-12-27 2024-05-31 青岛高测科技股份有限公司 一种全自动分布式多晶硅开方方法
TWI665948B (zh) * 2018-07-04 2019-07-11 欣興電子股份有限公司 電路板元件及其製作方法
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
JP2021041037A (ja) * 2019-09-13 2021-03-18 ソニー株式会社 術具、手術支援システム、並びに手術用操作ユニット
DE112021005888T5 (de) * 2020-12-16 2023-08-31 Rohm Co., Ltd. Halbleiterbauteil
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642922B2 (ja) 1984-07-02 1997-08-20 ソニー株式会社 プリント配線基板
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0748502B2 (ja) 1988-05-13 1995-05-24 三菱電機株式会社 半導体装置の製造方法
JPH01300590A (ja) * 1988-05-30 1989-12-05 Fujitsu Ltd 多層プリント基板のパターン布線方法
JPH01316989A (ja) * 1988-06-15 1989-12-21 Matsushita Electric Works Ltd 両面プリント配線板の反り防止方法
US5220199A (en) 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
SG49842A1 (en) 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
JPH0345398A (ja) 1989-07-14 1991-02-26 Sumitomo Bakelite Co Ltd Ｉｃカード用回路基板
JP2881029B2 (ja) 1990-11-22 1999-04-12 イビデン株式会社 プリント配線板
JPH0513418A (ja) 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5535101A (en) 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH07263865A (ja) * 1994-03-25 1995-10-13 Oki Electric Ind Co Ltd 薄膜多層配線基板
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3496273B2 (ja) 1994-05-13 2004-02-09 株式会社日立製作所 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JPH088359A (ja) 1994-06-21 1996-01-12 Hitachi Ltd 半導体集積回路装置
US5924006A (en) 1994-11-28 1999-07-13 United Microelectronics Corp. Trench surrounded metal pattern
JPH08236654A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3202525B2 (ja) 1995-03-27 2001-08-27 キヤノン株式会社 電気回路基板及びそれを備えた表示装置
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
TW323432B (zh) * 1995-04-28 1997-12-21 Victor Company Of Japan
KR0157284B1 (ko) 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
SG71838A1 (en) 1995-06-06 2000-04-18 Ibiden Co Ltd Printed circuit boards
JP3181194B2 (ja) * 1995-06-19 2001-07-03 イビデン株式会社 電子部品搭載用基板
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3229919B2 (ja) * 1995-10-03 2001-11-19 イビデン株式会社 多層プリント配線板
JP3261314B2 (ja) 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
JP3407172B2 (ja) 1995-12-26 2003-05-19 株式会社トッパンエヌイーシー・サーキットソリューションズ プリント配線板の製造方法
KR20040088592A (ko) * 1996-01-11 2004-10-16 이비덴 가부시키가이샤 프린트 배선판 및 그의 제조방법
JPH09199855A (ja) * 1996-01-17 1997-07-31 Sony Corp 多層配線基板の製造方法
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
JP2765567B2 (ja) 1996-06-11 1998-06-18 日本電気株式会社 半導体装置
US5764489A (en) 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US5790417A (en) 1996-09-25 1998-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of automatic dummy layout generation
DE19642929A1 (de) 1996-10-17 1997-07-17 Siemens Ag Kontaktierung wenigstens eines Bauelementes auf einer mehrlagigen Leiterplatte
US6128633A (en) * 1997-03-25 2000-10-03 Microsoft Corporation Method and system for manipulating page-breaks in an electronic document
WO1999021224A1 (fr) 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
US6118180A (en) 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6232560B1 (en) 1998-12-08 2001-05-15 Hon Hai Precision Ind. Co., Ltd. Arrangement of printed circuit traces

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438007C (zh) * 2005-02-07 2008-11-26 恩益禧电子股份有限公司 互连衬底和半导体器件
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
CN103369874A (zh) * 2012-04-10 2013-10-23 新光电气工业株式会社 布线基板的制造方法以及布线基板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法

Also Published As

Publication number Publication date
US20010054513A1 (en) 2001-12-27
EP1895589A2 (en) 2008-03-05
TW398162B (en) 2000-07-11
WO1999021224A1 (fr) 1999-04-29
EP1895586A2 (en) 2008-03-05
CN100426491C (zh) 2008-10-15
CN1161838C (zh) 2004-08-11
EP1030365A1 (en) 2000-08-23
USRE41051E1 (en) 2009-12-22
EP1895586A3 (en) 2013-04-03
EP1895589A3 (en) 2013-04-03
US6411519B2 (en) 2002-06-25
US6490170B2 (en) 2002-12-03
MY128327A (en) 2007-01-31
US6392898B1 (en) 2002-05-21
EP1895587A2 (en) 2008-03-05
CN1542949A (zh) 2004-11-03
US20010037896A1 (en) 2001-11-08
CN1971899A (zh) 2007-05-30
KR20010031155A (ko) 2001-04-16
USRE41242E1 (en) 2010-04-20
CN1971899B (zh) 2010-05-12
EP1030365A4 (en) 2007-05-09
US6487088B2 (en) 2002-11-26
EP1895587A3 (en) 2013-04-03
US20010038531A1 (en) 2001-11-08
KR100691296B1 (ko) 2007-03-12
US20010055203A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
CN1161838C (zh) 封装基板
CN1192694C (zh) 多层印刷布线板
CN1265691C (zh) 多层印刷布线板及其制造方法
CN1205662C (zh) 内置电元件的组件及其制造方法
CN1768559A (zh) 多层印刷电路板
CN1080981C (zh) 印刷电路板
CN1271699C (zh) 测试具有许多半导体器件的晶片的探针卡及其制作方法
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1191619C (zh) 电路装置及其制造方法
CN1453863A (zh) 连接端子及其制造方法以及半导体装置及其制造方法
CN1186127C (zh) 辊涂机和使用它来制造印刷电路板的方法
CN1359141A (zh) 缓冲垫的形成方法、半导体器件及其制造方法、电路基片及电子设备
CN1265450C (zh) 用于装配电子零件的薄膜承载带
CN1897264A (zh) 封装基板
CN101034700A (zh) 内藏电子部件型模块及内藏电子部件型模块的制作方法
CN1348678A (zh) 多层印制电路板
CN101032191A (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
CN1180475C (zh) 高密度集成电路封装结构及其方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1893766A (zh) 多层印刷布线板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040811

CX01 Expiry of patent term