TW398162B - Package substrate board - Google Patents

Package substrate board Download PDF

Info

Publication number
TW398162B
TW398162B TW087117123A TW87117123A TW398162B TW 398162 B TW398162 B TW 398162B TW 087117123 A TW087117123 A TW 087117123A TW 87117123 A TW87117123 A TW 87117123A TW 398162 B TW398162 B TW 398162B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
conductor circuit
interlayer resin
package substrate
Prior art date
Application number
TW087117123A
Other languages
English (en)
Inventor
Motoo Asai
Yoji Mori
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9303694A external-priority patent/JPH11121932A/ja
Priority claimed from JP31268697A external-priority patent/JP3126330B2/ja
Priority claimed from JP09312687A external-priority patent/JP3126331B2/ja
Priority claimed from JP34381597A external-priority patent/JP3378185B2/ja
Priority claimed from JP36194797A external-priority patent/JP3188863B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of TW398162B publication Critical patent/TW398162B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

五、發明說明(1) 技術領域 本發明有關於一種用以裝載i c晶片的封裝基板,更詳 言之,有關於一種在上面以及下面分別形成有連接IC晶片 的焊接墊(solder pad),及用以連接母板(m〇ther b〇ard) 與-人板(sub board)荨基板之焊接塾的封裝基板$ 尚積集度1C晶片裝載於封裝基板,且與母板與次板連 接著。參照第23圖以說明這種封裝基板的構造,該圖顯示 1C晶片80裝載於封裝基板6〇〇,而安裝於母板9〇的狀態。 封裝基板600係,核心基板630的兩面形成導體電路658A、 6 58B ;該導體電路658A、658B的上層隔著層間樹脂絕緣層 650以形成導體電路658C、658D,且該導體電路658C、 658D的上層裝配著層間樹脂絕緣層7 50。而且,層間樹脂 絕緣層6 5 0形成有介層孔6 6 0 B、6 6 0 A,而層間樹脂絕緣層 750形成有介層孔660D、660C。另一方面,靠.ic晶片8〇的
表面(上面)形成有用以連接罪1C晶片80之塾82的焊接凸出 物676U ’靠母板90的表面(下面)形成有用以連接靠母板 之墊92的焊接凸出物676D。該焊接凸出物676U形成於焊接 墊675U上,而該焊接凸出物676D形成於焊接墊6751)上。此 處為了提高焊接凸出物676U與676D的連接可靠度,使ic晶 片80與封裝基板600之間以樹脂84密封著,同樣地,封裝 基板6 0 0與母板之間以樹脂94密封著。 如上所述之封震基板6 0 0是用以連接〗c晶片8 〇與母板 90。亦即,1C晶片80之墊82的直徑為133〜170//m,而靠母 板90側之墊92的直徑為6 0 0 ,所以ic晶片無法直接安裝 、發明說明(2) 於母板上,故中斷了封裝基板的進行。 封裝基板的IC晶片侧焊接墊6 7 5 U與母板侧的焊接墊 6 7 5 D 分別對應著上述I C晶片侧之墊8 2與母板9 0侧之塾9 2 的大小而形成。因此,焊接墊675U在封裝基板6 0 0靠1C晶 片侧表面所佔面積比例與焊接墊675D在靠母板侧表面所佔 ,積比例不同。此處’核心基板6 3 〇以層間樹脂絕緣層6 5 〇 疋利用樹脂所形成,而焊接墊67 5U、675D是利用鎳等金屬 所^/成。故由於上述罪I C晶片侧表面所佔面積比例與焊接 墊675D在靠母板侧表面所佔面積比例的差別,製造過程之 中,在層間樹脂絕緣層6 5 0、7 5 0的硬化、乾燥等引起的該 樹脂部分收縮時,封裝基板會往Ic晶片侧彎曲。再者,在 裝载1C晶片實際使用時,由於該樹脂部分與金屬部分之焊 接藝的收縮率差別,I C晶片因熱反覆收縮時,亦會產生彎 曲。
另一方面,使用多層基板當作封裝基板時,若將複數 層的導體電路内其中1層導體電路當作接地層或是電源層 使用,是為了達成減低雜訊的目的。然而,如第23圖所示 的習知技術多層線路板是經由線路將該接地層(或電源層) 往外部端子連接。亦即,基板63 0上層形成有當作接地層 的線路658A、65 8B(導體電路)。該線路(接地線)65 8B是經 由介層孔660 B與線路658D-S連接著,而該線路658D_S是經 由介層孔660D與焊接墊6 75U連接著。 此處,接地層658D與焊接墊67511的連接是經由線路 658D-S執行,所以線路6 58D —S容易產生雜訊,且該雜訊成
五、發明說明(3) 為連接於積集晶片等多層線路板之電子元件誤動作的原因 。再者’必須空出該線路繞於該多層線路板的空間,所以 會阻礙高密度化的進行。 、 另一方面’為了降低I C晶片與母板之間的訊號雜訊, 通常在封裝基板的内部形成蓄電器(condenser)。如第^ 圖所不的例子,藉由在核心基板的兩面設置内層導體 電路65 8B、6 58A以形成電源層以及接地層,而形成存在於 核心基板630的蓄電器。 、 第24圖(A)是核心基板630 658B的上視圖。該内層導體電 以及連接上層與下層用的接地 形成有絕緣緩衝帶6 4 2。 上面形成有内層導體電路 路658B形成有接地層638G ; 墊6 4 0。該接地墊6 4 0的周圍 接地墊640是由穿透第23圖所示的核心基板63〇之通過 孔6 3 6之接地物6 4 〇 a ;連接穿透上層之層間樹脂絕緣層6 5 〇 之通過孔660A之塾640b,以及連接該接地物64〇a與墊640b 之線路6 4 0 c所構成。
習知技術之封裝基板之中,是經由線路64〇c將接地物 640a與墊640b連接著,所以上層的導體層與下層之導體層 之間的傳送路徑長,且訊號傳達緩慢,同時連接阻值變高 再者,如第24之(A)所示,該接地墊64〇之中,線路 6^0=,接地物640a之間以及線路64〇c與墊64〇b之間的連接 2出現角部K。在封裝基板熱循環過程中,•脂製的核 〜土反3 0以及層間樹脂絕緣層6 5 〇 ;與銅等金屬製的接地
五、發明說明(4) 墊6 4 0的熱膨脹率不同,所以應力會集中於該角部κ,且如 第23圖所示在該層間樹脂絕緣層65〇產生龜裂11,並且使 該層間樹脂絕緣層650上的導體電路658D或是介層孔66〇]) 產生斷線。 另一方面,靠母板90侧的焊接凸出物676D是經由介層 ^66(^-線路678-焊接墊675 D與内層的導體電路658c連接 著。第24(B)是第23圖中介層孔6 60D以及焊接墊675D從C侧
觀看狀的放大圖。裝載於焊接凸出物676D的烊接塾675D ^圓^,而且經由線路6 78與如上所述形成圓形成介 660D連接。 1C晶州重覆著在動作t為高溫㈣、、而隨著動作終 樹^ : ΐ ί溫的熱循環。此處’利用石夕構成的1 C晶片8 0與 為曰衣成的封裝基板600之熱膨脹率差異甚大, 熱循環過程中舍#利n ^ ^ 母板90之心ΐίΐ裝 應力,封裝基板60 0與 鑫裂T9性巧的在封树脂94產生龜裂L2。該樹脂94 一旦產生
^若是該龜裂U擴大的話’封裝基板6 00的介層 ),其顯^m67 5D由之入間連接被切斷。亦即,如第24圖(C ^^ ^ ^ λ V'T m #i ^ ^ —焊 -m 土 -具.有_焊接凸出物,且不會產生彎曲 本發明的目i在;^ i — 為^解決上述問題 > 本發明_的目的在於1供
路板以及多層印刷線路板。 =明的目的在於抵」共一種封裝基板,其可縮短上層 的導體線路以及下層之導體線路間的傳送路徑。 明的目的在於提供一種封裝基板,其不產生焊接 塾與介層孔之間的斷線。 發明的揭示 拉」請專利範圍第1項之中,封裝基板之IC晶片側的焊 】、i焊接墊之金屬部分所佔比例小,母板等基板側 ' 墊較大,故金屬部分的比例較大。此處,在封裝基 ,IC晶片侧的導體電路之圖案間形成暫4(dummy)圖案, ,此增加金屬部分,且調整1C晶片侧與母板侧的金屬部分 安比例故不會產生封裝基板的彎曲情形。上述之暫置圖 -、不/、電〖生連接或疋畜電器的價值,僅具有機械性之價值 ’所以稱為圖案。 申明專利範圍第2項之中,封裝基板之〗c晶片侧的焊接 較小,焊接墊之金屬部分所佔比例小,母板等基板侧的 ',墊較大,故金屬部分的比例較大。此處,在封裝基板 C晶片侧的導體電路之圖案外周圍形成暫置圖案,藉此增 加^屬部^ ’且調整丨c晶片侧與母板側的金屬部分比例的 同時,提高了金屬製之暫置圖案之處、封裝基板的外周部 的機械強度,且不會產生封裝基板的彎曲情形。 申請專利範圍第3項之封裝基板之中,將支撐著最外 層導體電路之絕緣層的下層之内層導體電路當作電源層及 /或接地層’且將介層孔直接連接於該導體電路,並且在
五、發明說明(6) 該介層孔形成有焊接凸出物,所 接凸出物之間沒有線路連接。+ 曰义疋接地層,、烀 之雜訊影響。 接因此,不受線路重疊所導致 申請專利範圍第4項之封裝其技 層導體電路第2層間樹脂絕緣: ’將支撐著最外 當作電源層及/或接地層,配之第2導體電路 體電路,拍曰名坊人麻 且將介層孔直接連接於該第2導 或是接地層與焊二! 凸出⑯,所以電源廣 線路重疊料致之雜線路連接1此,不受 墊-項之封裝基板之中,將接地物及 所以可縮短上:之導體間並無經由線路連接著, ’同時可降低阻值。再;體層之間的傳送路徑 由線路連接,所以應Λ XIί =3亥接地物與墊之間不需藉 盥墊之間# ϋ: " θ集中於線路與接地物以及線路 起線且封裝基板内不致產生由應力集中引 成於:利ϊ:7使項焊1封裝基板之中’將焊接凸出物形 以即使封裝心内c出物與介層孔可直接連接,所 孔之間產ίί;内s龜裂’也不會在焊接凸出物與介層 層孔,且將焊接:駐=由線路將焊接凸出物連接於介 部存在龜裂裝載於焊接墊的封裝基板,—旦内 裂而產生斷::::連;介】孔與焊接塾的線路,會因龜 會因龜裂生申請專利範圍第7項之封裝基板不
第9頁 五、發明說明(7) ,、申喷專利範圍第8項之封裝基板之中,將焊接凸出物 形成於介層孔,藉此使焊接凸出物與介層孔可直接連接, 所以即使封裝基板内存在龜裂,也不會在焊接凸出物與 層孔之間產生斷線。再|,將焊接凸出物形成於複數個介 層孔之中,所以即使複數個介層孔之中的丨個不與例如内 部連接,其他介層孔亦可與燁接凸出物連接,&可具體地 實現階段穩定化。並且1焊接凸出#形成於複數個介層 孔’可针對介層孔形成大型焊接凸出物。 而且,本發明之中的暫置圖案亦可與電源或是接地芦 電性地連接,歧暫置圖案本身為電源或接地層。如此^ 防止訊號的雜訊。 圖式之簡單說明 第1圖顯示本發明第i實施例之封裝基板。 圖為第i圖所示之封装基板的χι_χι橫剖面圖。 第3圖〜第9圖為顯示本發明第i實施 程剖面圖。 必土做w衣 第1 0圖顯示本發明第2實施例之封裝基板。 第11圖(A)為第2實施例之封裝基板的上視圖。而 圖(B)為1C晶片的底面圖。 1 ^ 12:顯示將ic晶片裝载於第1〇圖所示的封裝基板, 並且女裝於母板的狀態。 面圖第U圖顯示本發明第3實施例之多層印刷線路板之剖 扪4圖顯示本發明第3實施例之變更例多層印刷線路
板之剖面圖。 第1 5圖顯示本發明第4實施例之封裝基板剖面圖。 第16圖(A)為第4實施例的内層銅圖案之形成核心基板 上視圖。第16圖(B)為第16圖(A)的一部分放大圖: 第1 7圖顯示本發明第4實施例變更例封裝基板之剖面 圖。 第1 8圖(A )為形成於第4實施例變更例之封裝基板的導 體電路上視圖。第18圖(B)為第18圖(A)的一部分放大圖。 第1 9圖顯示本發明第5實施例之封裝基板的剖面圖。 第20圖顯示將ic晶片裝載於第19圖所示的封裝基板,厂: 並且安裝於母板的狀態。 第2 1圖為本發明第5實施例之變更例封裝基板之剖面 圖。 第22圖為第21圖之X5-X5之橫剖面圖。 第2 3圖為習知技術之封裝基板剖面圖。 第24圖(A)為第23圖之内層導體電路的上視圖。第24 圖(B)為第23圖之c箭頭方向觀看圖。第24圖(〇為第23圖 之D箭頭方向觀看圖。 發明之較佳實施形態 (第1實施例) (3 請參照第1圖,其說明本發明第1實施例之封裝基板的 =造。^ 1圖所示的剖面為第1實施例的封裝基板,其上面 :骏載著積集電路(圖未顯示)的狀態,且安裝於母板而構 所謂積集電路封裝基板。該封裝基板設有用以連接上面
五、發明說明(9) 積集電路之墊的焊接凸出物76U,且用以連接母板之墊的 焊接凸出物76D ’以達成交接該積集電路-母板間的訊號’ 以及從母板切斷電源供給的目的。 封裝基板的核心基板30上面以及下面形成有當作接地 層的内層銅圖案34U、34D。再者,内層鋼圖案3 4U的上層
隔著層間樹脂絕緣層50形成有當作信號線的導體電路5 8U 以及暫置圖案5 8 Μ,而且形成有穿透該層間樹脂絕緣層5 0 的介層孔6 0ϋ。導體電路5 8U以及暫置圖案5 8Μ的上層隔著 層間樹脂絕緣層1 5 0形成有最外層的導體電路1 5 8 U以及穿 透該層間樹脂絕緣層1 5 0的介層孔1 6 0 U。而最外層的導體
電路158U以及介層孔160U形成有用以支撐焊接凸出物76U 的焊接墊7511。此焊接墊75U的直徑為133〜170 。 另一方面,核心基板3〇下侧的接地層(内層銅圖案) 34D的上層隔著層間樹脂絕緣層5 〇形成有當作信號線的導 體電路58D。導體電路58D的上層隔著層間樹脂絕緣詹丨5〇 1成有最外層的導體電路158])以及穿透該層間樹脂絕緣層 的介層孔160D。而最外層的導體電路158])以及介層孔 © 夂用以支撐焊接凸出物7〇的焊接墊咖。母板側 的知接墊7 5D的直徑形為6〇〇 。如第2圖中所-第圖中 縱剖面相當於第1圖 58U之,當作訊號線之導體電路58U~導體電路 或是蓄電哭等Λ置圖/58M。此處暫置圖案不具電氣連接 冒L專“ ’僅具機械性價值,所以稱為圖案。
五、發明說明(10) 與第23圖習知技術所述相同,第1實施例之封裝基板 之中’由於ic晶片侧表面所裝配的焊接墊小(直徑丨33〜17〇 μ m)’所以焊接塾之金屬部分所佔的比例小。另—方面, 由於母板等表面(下面)的焊接墊大(直徑,所以焊 换勢之金屬部分所佔比例大^本實施例之封裝基板藉由在 1C晶片側當作訊號線的導體電路58U、58U之間形成暫置圖 索58M ’以增加封裝基板之丨c晶片侧的金屬部分,且調整 封裝基板之I C晶片側與母板侧的金屬部分比例,使得後述 封裝基板之製造流程以及使用中不致產生彎曲。 接著’舉一具體例以說明第i圖所示的封裝基板之製 造方法1首先’說明A.非電解鍍金用接著劑;B.層間樹脂 絕緣劑;C.樹脂填充劑;D.焊接光阻組合物。 A.非電解鍍金用接著劑調製用原料組合物(上層用接 邊Τ'篇 [樹脂組合物①] a 八取3^重量部之25%甲酚酚醛型環氧樹脂(日本化藥製造 二^里25〇〇)之丙烯基化物以80wt%的濃度溶解於DMDG之 H液3丨5重量部之感光性單體(東亞合成製,Μ⑽U ||«3上),U. 5重量部之消泡劑(SAMN〇puK〇製,s 3 · 6重量部的NMP進行攪拌混合而得。 ’ [樹脂組合物⑧] 厂洋取量=峻續(PES);7.2重量部環氧樹脂粒 化成製,P0LYMERP0LE),而平均粒 重量部平均粒徑為。.一者混合後,添加3〇°重,量者部
第13頁 玉、發明說明(u) Ν Μ P ’利用珠泡混合機(b e a d s m i X e r )進行攪拌混合。 [硬化組合物③] 取2重量部之咪唑硬化劑(四國化成製造, 2E4MZ-CN) ;2 重量部的光起始劑(ciBA GEIGY IRUGAKYUA 1-907) ;0.2重量部的光増感劑(日本化藥製造,DETX-S) ;以及1. 5重量部的NMP攪拌混合。 B.層間樹脂絕緣劑調製用的原料組合物(下層用接著 劑) [樹脂組合物①.]
取35重量部之25%甲酚酚醛型環氧樹脂(日本化藥製造 ,分子量2500)之丙烯基化物以80wt%的濃度溶解於DMDG之 樹脂液;4重量部之感光性單體(東亞舍成製,ARON IX M315) ; 0. 5重量部之消泡劑(SAMN0PUK0製,S-65);以及 3. 6重量部的NMP進行攪拌混合而得。 [樹脂組合物③] 取12重量部之聚醚磺(PES) ; 14. 49重量部環氧樹脂粒 子(三洋化成製,P0LYMERP0LE)平均粒徑為〇. 5 // m者混合 後’添加30重篁部的NMP ’利用珠泡混合機(beads mixer) 進行攪拌混合。 [硬化組合物③] 取2重量部之咪唑硬化劑(四國化成製造,2E4MZ-CN) ;2 重量部的光起始劑(CIBA GEIGY IRUGAKYUA 1 -9 07); 0.2重量部的光增感劑(日本化藥製造,DETX-S);以及1. 5 重量部的NMP進行攪拌混合。
第14頁 五、發明說明(12) C. 樹脂填充劑調製用的原料組合物 [樹脂組合物①] 將100重量部的雙酚型環氧單體(油化雪陸製造,分子 量310,YL983U) ; 170重量部之表面塗佈著矽烷接合劑之 平均粒徑1. 6 //m之Si02球狀粒子(ADOMATEC製造,CRS 1101-CE其最大粒小的大小為後述内層銅圖案的厚度);1 5重量部的整平劑(SAMNOPUKO製造,PELENOLE S4)進行授 拌混合,使其混合物調整為2 3 ± 1 °C之粘度為 45000~49000cps 〇 [硬化組合物③]
6. 5重量部的咪唑硬化劑(四國化成製造,2E4MZ-CN )° D. 烊接光阻組合物 混合46· 67g之感光性低聚物(分子量4000),其為將 溶解於DMDG之60重量%曱酚酚醛型環氧樹脂(日本化藥製造 )之50 %環氧基丙烯化所得;15.0g之80重量%溶解於曱基乙 基酮之雙酚A型樹脂(油化雪陸製造,EPIC0TE 1 001 ) ; 1. 6 g咪唑硬化劑(四國化成製造,2E4MZ-CN) ; 3g之感光性單 體之多價丙烯基單體(曰本化藥製造,R6 04) ; 1. 5g之多價 丙烯基單體(共榮公司化學製造,DPE6A) ; 0. 71g之分散系 消泡劑(SAMN0PUK0製造、S-65),再者,在上述混合物中 加入2g當作光起始劑的二苯丙酮(關東化學製造);以及〇. 2g當作光增感劑的米希勒酮(關東化學製造),以調整其粘 度在2 5 °C時為2. 0 P a . s,而得到焊接光阻組合物。
15頁 五、發明說明(13) 再者,利用B型粘度計(東京計器,DVL-B型)進行枯度 測疋’且60rpm時使用轉子No. 4,而6rpm時使用轉子N〇. 3 〇 然後’請參照第3圖〜第9圖,其說明封裝基板丨00的製 造方法。 E.封裝基板的製造 (1 )將厚度1mm的環氧樹脂或是BT(雙馬來酸醯縮亞胺 一氮雜苯)樹脂當作的基板3〇的兩面堆疊上(iaminate)ig 的銅箔32以形成含銅積層板3 〇A,並且將上述含銅積層 板30A當作起始材料(請參照3圖之步驟(a))。首先,將上 述s銅積層板30A進行鑽孔處理,然後施以非電解電鍍處 理’並且利用圖案狀蚀刻以在基板3 〇的兩面形成内層銅 34U、3 4D以及通過孔36(第3圖之步驟(B))。 (2)將形成有内層銅34U、34D以及通過孔36的基板30 進行水洗、乾燥後,藉由使用NaOH(1〇g/1),NaC1〇2(4〇g /1)、Na3P04(6g/l)當作氧化浴,並使用Na〇H(1〇g/1),
NaBI^Ug/i)當作還原浴,以進行氧化還原處理,以在内 層銅34U、34D以及通過孔36之表面形成粗化層38( 圖之步驟(C))。 (j )將C之樹脂填充劑調製用之原料組合物行混合混練 ,以传到樹脂填充劑。 右ru(i)备利用旋轉塗佈機將上述調製24小時之内的樹脂填 佈於基板30的兩面,以填充於導體電路(内層銅 圖案)34U與導體電路34U之間,以及通過孔⑽内,然後在
五、發明說明(14) 7 0 C下乾燥2 0分鐘’另一方面同樣地將樹腊填充劑4 〇填充 於導體電路34D或通過孔36内,並且在7(TC下熱乾燥2〇分 鐘(參照第3圖之步驟(d ))。 (5)利用帶式砂磨機,並使用#6 00的帶狀研磨紙(三共 理化學製造)’將上述(4)處理完成之基板30其中一面進行 研磨,直到在内層銅圖案34U、341)表面以及通過孔36的表 面不殘留樹脂填充劑40,其次,進行用以去除上述帶式砂 磨留下之損傷的擦光研磨。並且另一面也進行上述一連串 的研磨處理(參照第4圖之步驟(E ))。 接著’在1 0 0 °C進行1個小時、在1 20 t進行3個小時、 在150 °C進行1個小時、在180 進行7個小時的加熱處理, 以硬化上述樹脂填充劑4 〇。 進行如上述之處理後’可去除填充於通過孔36之樹脂 填充劑40表層部以及内層銅圖案34l]、34D上面的粗化層38 ,而使基板3 0的兩面平滑,藉此可得到樹脂填充劑4 〇與内 層導體電路34的侧面之間有粗化層38強力地固定之線路基 板。亦即’此一步驟可使樹脂填充劑4〇的表面與内層銅圖 案34的表面為同一平面。 Θ ^ (、6)將形成有導體電路34U、34D之基板30進行鹼性脫 脂=達到輕微蝕刻,其次,利用氣化鈀與有機酸當作的觸 媒溶=進行處理,而使其具有pd,將該觸媒活化後,將基 板3〇浸潰於3. 2 X 1 〇-2mol/l之硫酸銅、3. 9 X 1 0-3m〇1/1之硫 酸鎳、5· 4 X 1〇-2瓜0以1錯合劑、3. 3 χ 1〇_lm〇1/1之次亞磷酸 鈉、5 · 〇 X 1 〇-im〇 1 /丨之硼酸、〇 .丨g/丨之界面活性劑(日信化 五、發明說明(15) 學工業製造,SURFIL 46 5)所構成之PH = 9非電解電鍍液之 中,浸潰1分鐘後’每隔4秒鐘使用縱、橫地振動1次,而 在導體電路34以及通過孔36之接地物36a的表面形成Cu_Ni ~Pd構成之針狀合金被覆層之粗化層42 (參照第4圖之步驟 (F ))。 再者,在含有0.1111〇1/1之氟硼化錫、1.〇11]〇1/1之硫代 尿素,溫度35°C、pH = 1.2的條件下進行cu-Sn置換反應, 以在粗化層表面形成厚度〇. 3 # m的以層(圖未顯示)。。 (7) 將B之層間樹脂絕緣劑調製用原料組合物攪掉混合 ,並且調整以得到粘度1. 5pa . s之層間樹脂絕緣劑(下層 用)。 其次,將A之非電解電鍍用接著劑調製用原料杈人物 攪拌混合,並且調整以得到粘度7Pa . s的非 σ 著劑溶液(上層用)。 # (8) 利用旋轉塗佈機將上述(7)調製24小時之内的粘 度1.5Pa .S層間樹脂絕緣劑(下層用)44塗佈於上述之 基板兩面,然後在水平狀態放置2〇分鐘,接著在6〇;t乾 (預烘烤)30分鐘,其次,將上述(7)調製24小時之内的粘'、 度7Pa .s的感光性接著劑溶液(上層用)46塗佈於基板兩面 ,然後在水平狀態放置20分鐘,接著在⑽^乾燥 :二二形成厚度35㈣之接著劑層5“(請參照第^ ,ι Λ9)二上述(8)形成有接著劑層的基板30的,面密封印 刷上具有85 黑圓之光罩膜(圖未顯示),然後利用超
第18頁 五、發明說明(16) 、=壓水銀燈以5〇〇mJ/cm2的強度進行曝光。接著喷sMTG =液以顯影’再利用超高壓水銀燈以3〇〇〇mJ/cm2的強度進 ' ,曝光’然後在1 〇 〇 °C進行1小時、1 2 〇 °C進行1小時,1 5 0 . c $行3個小時的加熱處理(後烘烤),以形成具有精確而 相田於光罩膜85 /zm屮尺寸的開口(介層孔開口)48,且厚 度為35 的層間樹脂絕緣層(2層構造)5〇(請參照第5圖之 步驟(H))。並且,使形成介層孔的開口48露出部分錫鍍金 層(圖未顯示)。 (10)將形成有開口 48的基板30浸潰於鉻酸中19分鐘, 以各解去除存在於層間樹脂絕緣層5 〇表面的環氧樹脂粒子、) ’藉此將該層間樹脂絕緣層5 0的表面粗面化(請參照第5圖 之步驟(I)) ’之後,浸潰於中和溶液(SPRAY公司製造), 再進行水洗。 再者,藉由在粗面化處理(粗化深度6仁m)後的基板表 面施予把觸媒(ATOTEX製造)處理’以在層間樹脂絕緣層5〇 表面以及開口 48内壁面形成觸媒核。 (1 1 )將基板浸潰於以下所示組成的非電解銅鍍水溶液 中,使所有粗面形成厚度0.6em的非電解銅鍍金膜52(請 參照第5圖之步驟(j ))。 [非電解鍍金水溶液] 麵 EDTA 150 g/ 1 硫酸銅 20 g/ 1 HCHO 30 m 1 / 1 NaOH 40 g/ 1
第19頁 五、發明說明(17) 聯二吨唆 80 mg/1 〇. 1 g/ 1
a , a PEG
[非電解鍍金條件] 70 °C的液溫進行3〇分鐘 (12)將上述(π)形成有非電解銅鍍金膜52的基板貼上 市售感光性乾膜’然後裝載罩幕,並且&1〇〇J/cm2的強度 進行曝光,然後以〇. 8%的碳酸鈉進行顯影,以形成一厚度 15 的鍍金光阻54(參照第6圖之步驟(1〇)。 (1 3)接著,在未形成光阻的部分利用以下條件施以電 解銅鑛金’以形成厚度15//111的電解銅鍍金膜56(參照第6 圖之步驟(L))。 [電解鍍金水溶液] 硫酸 180 g/1 硫酸銅 8 0 g / 1 添加劑(ATOTEX JAPAN 製造 KAPARASIDO GL) 1 m 1 / 1 [電解鍍金條件] 電、流密度 lA/dm2 時間 3 0分鐘 溫度 室溫 (1 4)利用5/0的KOH剝除鍍金光阻54,然後利用硫酸與 =乳化氯混合溶液進行钕刻處理’以溶解去除上述鍍金光 方的非電解銅鍍金膜52,而形成非電解銅鍍金膜52與 電解銅鐘金膜56構成之厚度18心的導體電路、58]), 、發明說明(18) 以及介層孔60U、60D(第6圖之步驟(Μ))。 (15) 進行與(6)相同的處理,使導體電路mu、58D以 及介層孔60U、60D的表面形成Cu-Pd-Ni.構成的粗化面62, 再於其表面進行Sn置換(參照第7圖之步驟(N))。 (16) 重覆述(7)〜(15)的步驟,以形成上層之導體電路 。亦即’利用旋轉塗佈機在基板3 〇的兩面塗佈層間樹脂絕 緣劑(下層用),以形成絕緣劑層1 44。利用旋轉塗佈機在 絕緣劑層1 44上塗佈感光性接著劑(上層用),以形成接著 劑層14 6 (參照第7圖之步驟(〇))。在形成有絕緣劑層丨4 4以 及接著劑層1 4 6的基板3 0兩面密封光罩膜,然後經過曝光 .顯影以形成具有開口(介層孔形成用開丨48 )之層間樹脂 絕緣層1 50,之後將層間樹脂絕緣層丨5〇的表面變成粗面( 參照第7圖之步驟(P ))。之後在粗面化處理後的基板3 〇表 面形成非電解銅鍍金膜152(參照第8圖之步驟(Q)。接下來 在非電解銅鍍金膜152上設置鍍金光阻丨54後,於未形成光 阻的部分形成電解銅鍍金膜156(請參照第8圖之步驟(r)) 。接著,利用KOΗ剝除鍍金光阻1 54後,溶解去除鍍金光阻 154下面的非電解銅鍍金膜152,以形成導體電路158υ、 158D,以及介層孔16 0U、160D(請參照第8圖之步驟(s))。 然後在導體電路158以及介層孔丨6〇的表面形成粗化層162 (第9圖之步驟(T))。然而,形成於該導體電路158與介層 孔160表面的粗化層162不進行sn的置換。 (1 7)在上述(1 6)所得到的基板3〇上塗佈45 # m上述D. 說明的焊接光阻組合物7〇 α。其次,在7〇 〇c進行2〇分鐘
第21頁
五、發明說明(19) 分宣鐘的乾燥處理後,密封裝載厚度-且描 、·曰有圓圖案(罩幕圖案)的光罩膜(圖未顯示),i且以1〇〇〇 J/cm2的紫外線進行曝光,並且以⑽^進行顯影處理。 於80/C進行i小時、10(rc進行丨小時、12{pc進行i小時、 150 C進行3小時之加熱處理,並且在烊接墊部分(含介層 地/勿部分)形成具有開口(_ 口直徑20㈣⑺的焊接 且層(厚度20 #m)70 α(參照第9圖之步驟(u))。 (18)其次,將該基板3〇浸潰於2 31 xl〇_lm〇i/ii ΐ麵2播lxl0-lmol/1之次亞嶙酸鈉、丨.85“0—lmol/i之擰 棣鈉構成之PH = 4.5之非電解鎳鍍金液經過2〇分鐘,以在 4口 1部χ7!〇形Λ厚f5,的鎳鍍金層72。再者,將基板浸潰於 • m〇之氰化金鉀、1 . 87 X lO-imol/l之氯化鋁、
乂 3 :〇1/1之擰檬鈉、"x10、01,1次亞構酸納構 ^的非電解鍍金液中7分鐘2〇秒,以在鎳鍍金層上形成^ 度〇·〇3 的金鉀鍍金層74,藉此在介層孔H〇u、i6〇D 及導體電路158U、158D形成焊接墊75U、75D。 (1 9)然後,在焊接光阻層70的開口部71印刷焊接粘货 paste)藉由20〇 C下再熱流(reflow)以形成焊接 (焊請m、·,而形成封裝基板100(參照第2出物 2而且,上述實施例是利用半添加劑法形成封裝基板的
:,本發明的構造當然能夠適用於全添加劑法形成之 裝基板。 J 第1實施例在形成於層間樹脂絕緣層5 〇與層間 緣層150間的導體電路58u之間形成暫置圖案58M,然而、、邑
第22頁 五、發明說明(20) 在核心基板3 0上形成内声_闇安〇 w λ 路测之間形成暫i圖i二圖亦案二。或是最外層的導 IC曰第1實施例之封裝基板,在封裝基板之 了;^線之導體電路之間形成暫置圖案,增加 母板側ί全屬π =片側的金屬部分,且調整該1 C晶片侧與 可极側的金屬部分比例,所 使用時不會產生彎曲 在封裝基板的製造過中以及 (第2實施例) 示第第1〇/12圖以說明本發明第2實施例。第10圖顯 基板的剖面圖。第11圖⑴顯示封裝基 所示= (狀Β):示將1C晶片8°裝載於第1〇圖 土板上面的狀悲,且安裝於母板90的狀態剖面 二的熱所示’該封裝基板上面設有用以連接1C晶片 on墊82之烊接凸出物7 6ϋ,並且在下面設有用以連接母 的墊92之焊接凸出物76D,以達成交接該積集電路—母 反間的訊號’以及從母板切斷電源供給的目的。 ,、如第1 0圖所示’封裝基板的核心基板3〇上面以及下面 形成有當作接地層的内層銅圖案34U、34D。再者,内層銅 圖案34U的上層隔著層間樹脂絕緣層50形成有當作信號\線 的導體電路5 8U,且形成有穿透該層間樹脂絕緣層5 〇的介 層孔60U。導體電路58U的上層隔著層間樹脂絕緣層15〇形 成有最外層的導體電路15811、暫置圖案159以及穿透該^ 間樹脂絕緣層1 5 0的介層孔〗6〇u。如第11圖所示,該^置 圖案159形成於導體電路15811的外周,亦即,沿著封裝美
五、發明說明(21) 板的周緣部形成。導體電路158ϋ以及介層孔16〇ϋ形成 =支撐焊接凸出物76U的焊接墊75U。此κ晶片側的烊 75U 的直徑為123~1 70 。 另—方面,核心基板3〇下侧的接地層(内層銅圖案) 34D的上層隔著層間樹脂絕緣層5〇形成有當作信號線的 體電路58D。導體電路58D的上層隔著層間樹脂絕緣層15〇 =成有最外層的導體電路丨5 8D以及穿透該層間樹脂絕緣層 的介層孔160D。而導體電路158D以及介層孔16〇])形 ^用以支撐焊接凸出物76D的焊接墊75D。母板側的焊接墊 75D的直徑形為60〇〜7〇〇 “ ^。 第11圖(A)為封裝基板2 00的上視圖。亦即,為第1〇圖 之$頭方向觀看圖。第1〇圖相當於第丨丨圖(幻中的“ —Μ =j面如第11圖(A)以及第1 〇圖所示,當作訊號線之導 路158U外周圍之處,形成有1〇_尺寸的暫置圖案丨珏❾ 於焊接光阻層7G下層。此處暫置圖案不具電氣 3疋畜電|§等價值,僅具機械性價值,所以稱為圖案 〇 與:23圖,知技術所述相同,第1實施例之封裝基板 之 於1 C晶片側表面所裝配的焊接墊小(直徑1 2 0〜1 7 0 焊接塾之金屬部分所佔的比例小。卜方面, 於if等表面(下面)的焊接墊大(直徑6〇0〜7〇〇#m),所 金屬部分所佔比例大。本實施例之封裝基板藉 侧之最外層的導體電路ΐ58ϋ的外周形成暫置圖 案159,以增加封裝基板之⑺晶片侧的金屬部 >,且調整
五、發明說明(22) ' ---- 封裝基板之I C晶片側與母板側的金屬部分比例,同時藉由 金屬,的暫置圖案159以提高封裝基板周緣部的機械強度 使付後这封裝基板之製造流程以及使用中不致產生彎曲· 〇 π成之封裝基板上視圖(第10圖之A箭頭方向觀看圖) 顯示於第11圖(A),而第丨丨圖^)顯示Ic晶片的底面圖。在 1C晶片80裝載於該封裝基板2〇〇狀態通過再熱流爐,如第 12圖所示’可利用焊接凸出物76U將該1C晶片安裝。之後 將組裝有1C晶片的封裝基板2〇〇裝載於母板9〇上,然後再 通過熱流爐,以進行封裝基板2〇〇對母板9〇的安裝。 1) ^月參照第3圖〜第9圖,以說明上述第2實施例〜後述的 第5實施例的封裝基板製造方法,由於方法與第丨實施例相 同,所以省略其說明。 再者’上述第2實施例在層間樹脂絕緣層丨5 〇上層之最 外層的導體電路158u的外周圍形成暫置圖案丨59,然而, 在形成於核心基板3〇的内層銅圖案3 4D或是層間樹脂絕緣 層50~層間樹脂絕緣層15〇間的導體電路58U的周圍形成暫 置圖案1 5 9亦可。 曰以上所說明的第2實施例之封裝基板,在封裝基板之 & ic晶片侧的導體電路外周圍形成暫置圖案,增加了封裝基1 ^之晶片側的金屬部分’且調整該IC晶片側與母板側的 金屬部分比例,所以在封裝基板的製造過中以及使用時不 會產生彎曲。 (弟3實施例)
五、發明說明(23) 讀' 參照第1 3圖以說明本發明第3實施例的封裝基板。 封裝基板300之核心基板30的上面形成有當作訊號線 (Θ層銅圖案)34U,而下面形成有當作訊號線的内層銅圖 案再者,内層銅圖案34u的上層隔著層間樹脂絕緣層 开)成有當作信號線的導體電路58U。導體電路58U的上層 隔著層間樹脂絕緣層1 50形成有最外層的導體電路1 58U以 及穿透該層間樹脂絕緣層150的介層孔160U。該介層孔 160U形成有焊接凸出物76ϋ。亦即,第3實施例在安裝於構 成電源層之導體電路58U之介層孔160U上形成有焊接凸出 物76U ’可直接連接於該外部凸出物(圖未顯示)。 另一方面’核心基板3〇的下面當作訊號線(内層銅圖 案)34D的上層隔著層間樹脂絕緣層5 〇形 導體電则。導體電咖的上層隔著層間的 ^有最外層的導體電路158D以及穿透該層間樹脂絕 爻層。15〇#介層孔160D。該介層孔16〇1)形成有焊接凸出物 夕☆恳、:?丨=以本實施例在安裝於構成接地層之導體電路58D 之介層孔160D上形成有焊接凸出物76D, 外部凸出物(圖未顯示)。 直接連接於該 本實施例的構造為,將裝配於用以支 體電路i 58U、i 5 8D之層間樹脂絕_ 5Q者|卜層的— 路58U、58D當作電源層與接地層,並且=广= 直接連接於該導體電路5 8U'5 8D,且焊拯几山 6 形成於該介層孔,所以電源層與接地 ::76:、7: 沒有線路連接。因&,不受因線路重疊之==之: 五、發明說明(24) 減 積集電路-母板間的訊號交接,以及從母板切斷電源 供給時之雜訊的影響。再者,由於無線路,所以可達到多 層印刷線路板之高密度的目的。而且’本實施例之多層印 刷線路板之中,雖然分別將導體電路58U當作電源層、將 導體電路58D當作接地層’然而在同一層内合併設置具有 電源層功能的導體電路與具有接地層功能的導體電路,以 形成導體電路58U或導體電路58D也可以。 接著,請參照第1 4圖以說明第3實施例之變更例,其 係有關於多層印刷線路板。 第1 4圖顯示第2實施例之多層印刷線路板的構造剖面 。核心基板230的上面以及下面形成有當作接地層的内層 鋼圖案234U、234D。亦即,隔著基板23〇設有對應著的接 地層(内層銅圖案)234U以及接地層(内層鋼圖案)234D以形 成一蓄電器。 内層銅圖案234U的上層隔著層間樹脂絕緣層25〇形成 有當作彳§號線的導體電路25 8U。導體電路258U的上層隔著 層間樹脂絕緣層350形成有穿透該層間樹脂絕緣層35〇的介 層孔36 0U。該介層孔360 U形成有焊接凸出物37^。
面,基板230的下面接地層(内層銅圖案)234D :i二H:樹脂絕緣層250形成有當作信號線的導體 祀& # + β Φ ί路258D的上層隔著層間樹脂絕緣層35〇 導體電路_。導體電路_的上層 層390的介層孔380D,並且該介 層孔誦形成有¥接凸出物376D亦即,本實施例在安裝於
第27頁 五、發明說明(25) 當作電源層的導體電路388])的介層孔38〇D形成有焊接凸出 物3 76D,且外部的凸出物(圖未顯示)可直接與該電源層連 接。 第3實施例之變更例的構造為,當作電源層的 路388D與介層孔38 01)直接連接,且該介層孔形成焊接凸出 物376D ^所以電源層與焊接凸出物之間沒有線路連接。因 此’不受因線路重疊之雜訊的影響。 以上說明的第3實施例的封裝基板之中,將形 禮著最外層導體電路的絕緣層下層之内層 成告、 源層及/或接地層,且介層孔直接連接於該第電 該介層孔形成有焊接凸出物,所以電源 凸出物之間並無線路連接。因此 接 二的再者’由於無線路,⑪可達到多層線路板高密度化 再者,第3實施例的封裝基板之中,將形成於支 J外層導體電路的第2層間樹脂絕緣層 牙者 當作電源層及/或接地層,且介 弟2 ¥體電路 電路,該介#孔开接連接於該第2導體 盥焊接凸二==接凸出•,所以電源層或接地層 /、坪接凸出物之間並無線路連接。因此, 雜訊的影響。再者,由於無線 ^線路重疊之 密度化的目的。 無線&故可達到多層線路板高 (第4實施例) 請參照第1 5圖以說明本發明第4實施 構造。封裝基板40 〇的核心A q η μ a對褒基板的 。基板3 0上面以及下面形成有當
五、發明說明(26) 作接地層的内層銅圖案34U、34D。再者,内層銅圖案34U 的上層隔著層間樹脂絕緣層50形成有當作信號線的導體電 路5 8U以及穿透該層間樹脂絕緣層5〇的介層孔6〇11。導體電 路58U的上層隔著層間樹脂絕緣層15〇形成有最外層的導體 電路15 8U以及穿透該層間樹脂絕緣層15〇的介層孔16〇11。 該導體電路1 58U以及介層孔丨6 〇1]形成有用以支撐焊接凸出 物76U的焊接墊75U。此1C晶片之焊接墊75U的直徑為133〜 1 70 以 m。 另一方面’核心基板3〇下侧的内層銅圖案的上層 隔著層間樹脂絕緣層5〇形成有當作信號線的導體電路58D 。導體電路5 8D的上層隔著層間樹脂絕緣層丨5 〇形成有最外 層的導體電路158D以及穿透該層間樹脂絕緣層丨5〇的介層 孔160D。該導體電路158D以及介層孔16〇1)形成有用以支撐 焊接凸出物76D的焊接墊75D。母板侧的焊接墊75])的直徑 形為600//m。再者,在隔著基板3〇設置對應著的内層銅圖 案3 4U、3 4D裝配接地層(接地層),並且兩内層銅、34]) 可形成一蓄電器。 第16圖(A)為在核心基板3 〇上面形成有内層銅圖案34u 的上視圖。此内層銅圖案34U包括,接地層34G ;以及用以 連接上層與下層的接地墊41。第^圖“)顯示第“圖以^圖 中8區域中接地塾41的放大圖。第16圖(B)中的X3-X3剖面 相當於第15圖之Χ3_Χ3剖面。 如第16圖(B)所示,接地墊41為用以使第15圖所示的 通過孔36之接地物41a ’與用以連接穿透上層之層間樹脂
第29頁 五 ' 發明娜(27) ' ' 絕緣層50之介層孔60U的墊4 lb合為一體者,且該接地墊41 的周園裝配有尺寸約2 〇 〇 # m的絕緣緩衝帶4 3。 如第1 6圖(B )所示’本實施例之封裝基板之中,將接 地物41a與墊41b —體化’且該接地物4ia與墊41b之間不需 藉由線路連接,所以下層(核心基板3〇的下層導體電路581) 與上層(層間樹脂絕緣層50 )之上侧的導體電路58U之間的 傳送路徑縮短了,且提高訊號傳送速度的同時,可降低阻 值。再者’該接地物41 a與墊41 b之間不需要藉由線路連接 不致像第24圖(A)所述之習知技術般,產生應力集中於 線路與接地物之間以及線路與墊之間的連接部的情形,因 此’不會產生因應力集中之龜裂導致的封裝基板内斷線。 此處僅針對核心基板3〇上侧的内層銅圖案34lJ進行圖示及 說明’然而下側之内層銅圖案34D亦具有相同的構造。 接著,請參照第1 7圖以及第1 8圖,以說明第4實施例 之變更例。在上述第15圖所示的第4實施例之中,在形成 於核心基板30的兩面内層銅圖案34U、34D上形成有接地層 (電極層)34G以及接地墊41。相對於此,第4實施例變更例 之中’在形成於層間樹脂絕緣層50上層之導體電路58U、 5 8D上’形成有與第16圖(A)同樣的電源層(電極層)58G以 及接地墊6 1。
第1 7圖為第4實施例之變更例封裝基板的剖面圖,而 第18圖(A)為形成於層間樹脂絕緣層50上面之導體電路58u 的上視圖。導體電路58U形成有電源層58G以及用以連接上 層側與下層侧的接地墊6 1。第丨8圖(B)顯示第1 8圖(A )中B
第30頁 五、發明說明(28) '~'-- 所示的接地墊61區域放大圖。第18圖(B)之X4-X4的剖面相 當於第17圖所示的X4-X4剖面。 如第17圖所示,接地墊61為,用以使連接於内層銅圖 案34U之通過孔6〇u的接地物61a,與用以連接穿透上層之 層間樹脂絕緣層150之介層孔16〇[|的墊61b合為一體者,且 如第18圖(B)所示,該接地墊61的外周圍裝配有尺寸約2〇〇 # m的絕緣緩衝帶6 3。 、、
第4實施例之封裝基板之中,將接地物61&與墊“匕一 體化,且該接地物61a與墊61b之間不需藉由線路連接,所 以下層(核心基板30的上層之内層銅圖案34u)與上 樹脂絕緣層1 50)之上侧的導體電路丨58u之間的傳送路彳^ " 短了,且提高訊號傳送速度的同時,可降低阻值。=、, 該接地物61a與墊6 lb之間不需要藉由線路連接不 2^圖(A)所述之習知技術般’產生應力集中於線路與接地 物之間以及線路與墊之間的連接部的情形,因此,、 生因應力集中之龜裂導致的封裝基板内斷線。 《產 並且,上述實施例使圓形之接地物與墊一 本發明亦可使橢圓、多角等各種形狀的接地物與墊一 ^
上述說明之第4實施例封裝基板之中,接地 層)之間的傳运路徑縮短了,且提高 = ,可降低阻值。且由於接地物與墊 逆度的同時 ,所以不致產生應力集中於線..由線路連老 五、發明說明(29) 塾之間的連接部的情形’因此’不會產生因應力集中之龜 裂導致的封裝基板内斷線情形。 (第5實施例) 請參照第1 9圖以及第2 0圖以說明本發明之第5實施例 之封裝基板。第19圖顯示之封裝基板500為,第20圖所示 上面裝載有1C晶片80的狀態’且安裝於母板go之所謂積集 電路封裝基板。 ' ~ 封裝基板的核心基板3 0上面以及下面形成有當作接地 層的内層銅圖案34U、34D。再者,内層銅圖案34U的上層 隔著層間樹脂絕緣層5 0形成有當作信號線的導體電路5 8 u ’而且形成有穿透該層間樹脂絕緣層50的介層孔6011。導 體電路58U的上層隔著層間樹脂絕緣層15〇形成有最外層的 導體電路1 58U以及穿透該層間樹脂絕緣層丨5〇的介層孔3 160U。而最外層的導體電路158U以及介層孔^川形0成有用 以支撐焊接凸出物76U的焊接墊7 5U。此ic晶片侧之焊接塾 75U的直徑為133〜7〇 。 另一方面,核心基板30下侧的接地層(内層銅圖案) 34D的上層隔著層間樹脂絕緣層5 〇形成有當作信號線^導 體電路58D。冑體電路58D的上層隔著層間樹脂:絕儿緣層15〇 =成有最外層的導體電路1581)以及穿透該層間樹脂絕緣層 150的介層孔1601)。而最外層的導體電路158d以及介層孔 160D形成有用以支撐焊接凸出物76D的焊接墊75D。母板側 的焊接墊75D的直徑形為600//Π1。 第5只施例之封裝基板之中,藉由在母板9〇之焊接凸
第32頁 五、發明說明(30) 出物76D形成介層孔16〇D,所以焊 接連接,故即使封裝基板具有龜裂在凸出物與出物層子^ 層孔160D之間不致產生斷線。在t接t出物76D與介 ,習知技術係、經由線路678將Λ即塾67^第接24於圖=所示 6 60D,且將焊接凸出物6 761)裝載 ;"《孔 _ ’在㈣產生龜抓2時,會因, ja -2» η β n n .u, t 鞭"我L Ζ使侍用來連接介 Γ出=2,675D之間的線路6 78斷線’且切斷焊接 =::ΐί層孔660D。相對於此,第5實施例之封裝 二==裂’亦不會產生焊接凸出物與介層孔 接著,針對1C晶片80安裝於第19圖所示之第5實施例 ^封裝基板5 00加以說明。如第2〇圖所示,將1(:晶片㈣對 應著該ic晶 '的烊接墊82地裝載於封裝基板5〇〇之焊接凸 出物76U上,藉由通過加熱爐使封裝基板之焊接凸出物π。 熔融於1C晶片80之焊接墊82上,藉此使封裝基板5〇〇與1(: 晶片8 0連接。 Θ 之後’利用加熱以淨化將焊接凸出物761]熔融與固化 於¥接塾8 2時出現的焊接劑(f 1 ux )。此時,氯森 (chlorothen)等有機溶劑流入1(:晶片8〇與封裝基板5〇〇的 空隙之間’以去除焊接劑。然後,將樹脂填充於〖c晶片8 〇 與封裝基板5 0 0之間,以進行樹脂密封。雖然圖未顯示, 然而’在同時藉由使樹脂完全造模(m〇丨d i ng)於丨c晶片8 〇 ’而完成IC晶片80的安裝。 然後’將封裝基板5 〇〇安裝於母板90上。並將封裝基
第33頁 五、發明說明(31) 板500的焊接凸出物76D對應著母板的焊接墊92地裝載,藉 -由通過加熱爐使封裝基板之焊接凸出物76D熔融於母板90 之焊接墊92上,藉此使封裝基板500與母板90連接。之後 * ’如第20圖所示,將樹脂94填充於封裝基板5〇〇與母板90 之間,以進行樹脂密封,而完成安裝。 接著,請參照第2 0圖以及第2 1圖,其說明本發明第5 實施例變更例之封裝基板5 0 1。 請參照第1 9圖,上述第5實施例之封裝基板5 〇 〇之中, 將1個焊接凸出物76D裝載於1個介層孔16〇d。相對於此, 請參照第21圖’第5實施例之封裝基板5〇1之中,將1個焊 ( 接凸出物276裝載於複數個(3個)介層孔260,260,26 0。亦 即’第21圖所示之X5-X5線相當於第22圖(第22圖之X6-X6 線相當於第2 1圖之X5-X5線),其中使3個介層孔260接近, 且鎳鍍金層72及金鍍金層74形成於該介層孔260的接地物 部2 6 0a ’藉此形成1個大型接地物275。然後將大型焊接凸 出物276裝載於該大型接地物275上。 θ 上述第5實施例之變更例的封裝基板5〇 1之中,將焊接 凸出物276形成於介層孔260上,藉此使焊接凸出物276與 介層孔2 6 0可直接連接,所以即使封裝基板5 〇 1存在龜裂, 亦不致使焊接凸出物276與介層孔260之間產生斷線。再者 ’由於焊接凸出物276形成於複數個介層孔26〇, 26〇, 26〇, 即使複數個介層孔内之中的1個不與内層之導體電路連 接,其他的介層孔之處,亦有焊接凸出物2 76與内層導體 電路58D連接,所以可具體地實現階段穩定化(phase safe
第34頁 五、發明說明(32) )° 再者,如上所述,I C晶片8 0侧的焊接塾7 5 U之直徑為 133〜17 0 #ffl,而母板侧的焊接墊75D的直徑為6〇() ,兩 者具有4〜5倍的差異,難以在母板侧形成大型焊接墊up於 1個"層孔上。因此,第5實施例之變更例的封裝基板5 〇 i 1中,藉由將焊接凸出物276形成於複個介層孔26〇,26〇, I t而形成大型焊接凸出物。上述變更例之中,雖然 ^3個;I層孔上形成丨個焊接凸出物,然而,亦可在2個介 層孔上形成1個焊接凸出物 瓦各 成1個焊接凸出: #者亦可在4個介層孔上形 上述說明之第5實施例之封裝基板之中,!^由在將 接凸出物形成於介層孔,祛护抹几山此T错由在將坏 接,所以即使封裝i反之物:介層孔可直接連 出物與介層孔之間的dim不會產生焊接凸 於複數個介層孔上,所 ^將焊接凸出物形成 内部連接,其他介声 複數個"層孔之中1個不與 地實現階段穩定化。並 ,,接,而可具體 上述實施例:形成大型焊接凸出物。 母板上、然而本發明之封裝1:裝基板直接連接於 基板連接於母才反的情% /4基板亦適用於經由二欠板將封裝

Claims (1)

  1. 六、申請專利範圍 緣乂:ίί裝基板’在核心基板的兩侧隔著層間樹脂絕 煤導體電路,且在可裝載ic晶片侧的表面形成有 晶片ί所ϊί在可連接其他基板側的表面形成有較上述^ 側所裝載之焊接墊相對大的焊接墊,其特徵在於: 在形成於上述核心基板可裝載丨c晶片侧的導雷 圖案之間形成暫置圖案。 導體電路的 緣層封裝基板,在核心基板的兩侧隔著層間樹脂絕 焊接ί ν體電路,且在可裝載IC晶片側的表面形成有 曰 ,並且在可連接其他基板侧的表面形成有較上述Ic 曰曰側所裝載之焊接墊相對大的焊接墊,其特徵在於: ,形成於上述核心基板可裝載IC晶片侧的導體電 圖案外周圍形成暫置圖案。 3 ’種封裝基板,其為具備有最外層導體電路;支樓 =墓=層導體電路的絕緣層;以及設於該絕緣層下侧的内 體電路之多層線路板,其特徵在於: '帑 述内層導體電路為電源層及/或接地層,並且在穿 =絕緣層且連接該内層導體電路之介層孔上形成有一焊 接凸出物。 & #4=· 一種封裝基板,其為具備有第1内層導體電路;形 笛該第1層導體電路上方的第1層間樹脂絕緣層;形成於 &層間樹脂絕緣層上方的第2内層導體電路;形成該該 蜜9 ®層導體電路上方的第2層間樹脂絕緣層;及形成於該 «間樹脂絕緣層上方的最外層導體電路之多層印線 路板’其特徵在於:
    第36頁 六、申請專利範圍 上述第2内層導體電路為電源層及/或接地層,並且在 穿透該第2層間樹脂絕緣層且連接該第2内層導體電路之介 層孔上形成有一焊接凸出物。 5. —種封裝基板,在核心基板的兩面形成一導體層, 並且再隔著層間樹脂絕緣層形成另一導體層,上述核心基 板任一面的導體層可當作電極層使用,其特徵在於: 將裝配於當作上述電極層之導體層的核心基板穿透用 通過孔的接地物;與用以連接穿透上面之層間樹脂絕緣層 的介層孔之塾一體化。 6. —種封裝基板,在核心基板的兩面形成一導體層, 並且再隔者層間樹脂絕緣層形成另一導體層,上述任一層 間樹脂絕緣層上面的導體層可當作電極層使用,其特徵在 於: ' 將裝配於當作上述電極層之導體層的下面層間樹脂絕 緣層穿透用介層孔的接地物;與用以連接穿透 樹脂絕緣層的介層孔之墊-體化。 Pa1 7. —種封裝基板,隔著複數個層間樹脂絕緣層形成 多層之導體電路,且可裝載IC晶片側的表面、及可連接其 他基板側的表面形成有焊接凸出物,且在可連接該直他美 板側的表面與該其他基板之間具有樹脂密封著,其特徵^ 於: 八 之烊接凸出物形成於介層 將可連接其他基板侧的表面 孔上。 8. —種封裝基板 隔著複數個層間樹脂絕緣層形成有
    第37頁 ~----- 六、申請專利範圍 ------- 多層之導體電路,且可裝載IC晶片側 於: 將可連接其他 佩介層孔上。 口 ,六"ΓΤ 1狄你 基板侧的表面之焊 凸出物形成於複數 他基板側的表面形成有焊接凸出物,表面、及可連接其 板侧的表面與該其他基板之間且,且在可連接該其他基 於: ,、有樹脂密封著,其特徵在 蔣* W造拉钍A故JrC相丨丨AA + Q
    II I 第38 頁
TW087117123A 1997-10-17 1998-10-15 Package substrate board TW398162B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9303694A JPH11121932A (ja) 1997-10-17 1997-10-17 多層配線板及び多層プリント配線板
JP31268697A JP3126330B2 (ja) 1997-10-29 1997-10-29 パッケージ基板
JP09312687A JP3126331B2 (ja) 1997-10-29 1997-10-29 パッケージ基板
JP34381597A JP3378185B2 (ja) 1997-11-28 1997-11-28 パッケージ基板
JP36194797A JP3188863B2 (ja) 1997-12-10 1997-12-10 パッケージ基板

Publications (1)

Publication Number Publication Date
TW398162B true TW398162B (en) 2000-07-11

Family

ID=27530962

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117123A TW398162B (en) 1997-10-17 1998-10-15 Package substrate board

Country Status (7)

Country Link
US (7) US6392898B1 (zh)
EP (4) EP1895589A3 (zh)
KR (1) KR100691296B1 (zh)
CN (3) CN100426491C (zh)
MY (1) MY128327A (zh)
TW (1) TW398162B (zh)
WO (1) WO1999021224A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110750B2 (en) 2004-02-04 2012-02-07 Ibiden Co., Ltd. Multilayer printed wiring board
TWI387061B (zh) * 2005-11-15 2013-02-21 Intel Corp 半導體封裝體抗震增強技術

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
EP1895589A3 (en) 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
KR20080023369A (ko) * 1998-09-17 2008-03-13 이비덴 가부시키가이샤 다층빌드업배선판
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
KR100882664B1 (ko) 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Necエレクトロニクス株式会社 半導体装置およびその製造方法
US7129158B2 (en) * 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
JP3812392B2 (ja) * 2001-10-01 2006-08-23 日本ビクター株式会社 プリント配線基板構造及びその製造方法
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
US7250330B2 (en) * 2002-10-29 2007-07-31 International Business Machines Corporation Method of making an electronic package
JP2006506234A (ja) * 2002-11-18 2006-02-23 ハネウエル・インターナシヨナル・インコーポレーテツド はんだ球、粉末およびプリフォーム用の被覆組成物、製造方法およびそれらの用途
US7282647B2 (en) * 2002-12-23 2007-10-16 Intel Corporation Apparatus for improving coupling across plane discontinuities on circuit boards
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
JP2004235420A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI284967B (en) * 2003-03-20 2007-08-01 Endicott Interconnect Tech Inc Electronic package with strengthened conductive pad
EP1473977A3 (en) * 2003-04-28 2007-12-19 Endicott Interconnect Technologies, Inc. Electronic package with strengthened conductive pad
US20050087877A1 (en) * 2003-10-22 2005-04-28 Dong-Ho Han Differential signal traces coupled with high permittivity material
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7317255B2 (en) * 2004-09-30 2008-01-08 Kyocera Wireless Corp. Reliable printed wiring board assembly employing packages with solder joints
KR100584971B1 (ko) 2004-11-03 2006-05-29 삼성전기주식회사 플립칩 패키지 기판의 제조 방법
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
KR100730077B1 (ko) * 2005-11-25 2007-06-19 삼성전기주식회사 이미지센서 모듈과 카메라모듈 패키지
US7659193B2 (en) * 2005-12-23 2010-02-09 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
KR100744140B1 (ko) * 2006-07-13 2007-08-01 삼성전자주식회사 더미 패턴을 갖는 인쇄회로기판
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
KR100771359B1 (ko) * 2006-10-31 2007-10-29 삼성전기주식회사 코어 스티프너를 구비한 기판
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
TWI382502B (zh) * 2007-12-02 2013-01-11 Univ Lunghwa Sci & Technology 晶片封裝之結構改良
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
JP4542587B2 (ja) * 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US20110212307A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
US20110212257A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
TWI432121B (zh) * 2008-02-18 2014-03-21 Princo Corp 平衡多層基板應力之方法及多層基板結構
US20090251878A1 (en) * 2008-04-02 2009-10-08 Tsung-Hsien Hsu Electronic Assembly and Method for Making Electronic Devices
KR100990618B1 (ko) * 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法
CN101310631B (zh) * 2008-06-30 2010-06-02 宋拯澳 一种用于提高香烟品质的处理液
US20090321119A1 (en) * 2008-06-30 2009-12-31 Yasuhiro Kohara Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP2010062475A (ja) * 2008-09-05 2010-03-18 Nec Electronics Corp レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US20100270061A1 (en) * 2009-04-22 2010-10-28 Qualcomm Incorporated Floating Metal Elements in a Package Substrate
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
KR101167805B1 (ko) * 2011-04-25 2012-07-25 삼성전기주식회사 패키지 기판 및 이의 제조방법
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101366934B1 (ko) * 2012-02-03 2014-02-25 삼성전기주식회사 회로기판
JP5941735B2 (ja) * 2012-04-10 2016-06-29 新光電気工業株式会社 配線基板の製造方法及び配線基板
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
TWI487440B (zh) * 2013-02-05 2015-06-01 Nan Ya Printed Circuit Board 印刷電路板及其製作方法
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN105474762B (zh) * 2014-02-26 2018-05-11 株式会社村田制作所 多层基板的制造方法及多层基板
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
US9614542B2 (en) * 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US11527454B2 (en) * 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10026687B1 (en) 2017-02-20 2018-07-17 Globalfoundries Inc. Metal interconnects for super (skip) via integration
US9805972B1 (en) 2017-02-20 2017-10-31 Globalfoundries Inc. Skip via structures
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
WO2019005116A1 (en) * 2017-06-30 2019-01-03 Manepalli Rahul N SEMICONDUCTOR HOUSING AND METHOD OF MANUFACTURING
CN108214952B (zh) * 2017-12-27 2024-05-31 青岛高测科技股份有限公司 一种全自动分布式多晶硅开方方法
TWI665948B (zh) * 2018-07-04 2019-07-11 欣興電子股份有限公司 電路板元件及其製作方法
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
CN116615800A (zh) * 2020-12-16 2023-08-18 罗姆股份有限公司 半导体器件
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642922B2 (ja) * 1984-07-02 1997-08-20 ソニー株式会社 プリント配線基板
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JPH0748502B2 (ja) 1988-05-13 1995-05-24 三菱電機株式会社 半導体装置の製造方法
JPH01300590A (ja) * 1988-05-30 1989-12-05 Fujitsu Ltd 多層プリント基板のパターン布線方法
JPH01316989A (ja) * 1988-06-15 1989-12-21 Matsushita Electric Works Ltd 両面プリント配線板の反り防止方法
US5220199A (en) 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
EP0368262B1 (en) 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
JPH0345398A (ja) * 1989-07-14 1991-02-26 Sumitomo Bakelite Co Ltd Icカード用回路基板
JP2881029B2 (ja) 1990-11-22 1999-04-12 イビデン株式会社 プリント配線板
JPH0513418A (ja) 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH0766552A (ja) 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH07263865A (ja) * 1994-03-25 1995-10-13 Oki Electric Ind Co Ltd 薄膜多層配線基板
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JP3496273B2 (ja) * 1994-05-13 2004-02-09 株式会社日立製作所 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JPH088359A (ja) * 1994-06-21 1996-01-12 Hitachi Ltd 半導体集積回路装置
US5924006A (en) 1994-11-28 1999-07-13 United Microelectronics Corp. Trench surrounded metal pattern
JPH08236654A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3202525B2 (ja) * 1995-03-27 2001-08-27 キヤノン株式会社 電気回路基板及びそれを備えた表示装置
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
TW323432B (zh) * 1995-04-28 1997-12-21 Victor Company Of Japan
KR0157284B1 (ko) * 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
SG71838A1 (en) * 1995-06-06 2000-04-18 Ibiden Co Ltd Printed circuit boards
JP3181194B2 (ja) * 1995-06-19 2001-07-03 イビデン株式会社 電子部品搭載用基板
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3229919B2 (ja) * 1995-10-03 2001-11-19 イビデン株式会社 多層プリント配線板
JP3261314B2 (ja) 1995-11-10 2002-02-25 イビデン株式会社 多層プリント配線板の製造方法および多層プリント配線板
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
JP3407172B2 (ja) * 1995-12-26 2003-05-19 株式会社トッパンエヌイーシー・サーキットソリューションズ プリント配線板の製造方法
CN1098023C (zh) * 1996-01-11 2003-01-01 揖斐电株式会社 印制布线板及其制造方法
JPH09199855A (ja) * 1996-01-17 1997-07-31 Sony Corp 多層配線基板の製造方法
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
JP2765567B2 (ja) * 1996-06-11 1998-06-18 日本電気株式会社 半導体装置
US5764489A (en) 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US5790417A (en) 1996-09-25 1998-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of automatic dummy layout generation
DE19642929A1 (de) * 1996-10-17 1997-07-17 Siemens Ag Kontaktierung wenigstens eines Bauelementes auf einer mehrlagigen Leiterplatte
US6128633A (en) * 1997-03-25 2000-10-03 Microsoft Corporation Method and system for manipulating page-breaks in an electronic document
EP1895589A3 (en) 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
US6118180A (en) 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6232560B1 (en) 1998-12-08 2001-05-15 Hon Hai Precision Ind. Co., Ltd. Arrangement of printed circuit traces

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110750B2 (en) 2004-02-04 2012-02-07 Ibiden Co., Ltd. Multilayer printed wiring board
US8119920B2 (en) 2004-02-04 2012-02-21 Ibiden Co., Ltd. Multilayer printed wiring board
US8729400B2 (en) 2004-02-04 2014-05-20 Ibiden Co., Ltd. Multilayer printed wiring board
US8754334B2 (en) 2004-02-04 2014-06-17 Ibiden Co., Ltd. Multilayer printed wiring board
US9101054B2 (en) 2004-02-04 2015-08-04 Ibiden Co., Ltd. Multilayer printed wiring board
TWI387061B (zh) * 2005-11-15 2013-02-21 Intel Corp 半導體封裝體抗震增強技術

Also Published As

Publication number Publication date
WO1999021224A1 (fr) 1999-04-29
USRE41242E1 (en) 2010-04-20
EP1895589A2 (en) 2008-03-05
CN1971899B (zh) 2010-05-12
CN1276091A (zh) 2000-12-06
CN1971899A (zh) 2007-05-30
EP1895587A2 (en) 2008-03-05
US6411519B2 (en) 2002-06-25
CN1542949A (zh) 2004-11-03
EP1030365A1 (en) 2000-08-23
CN100426491C (zh) 2008-10-15
EP1895586A3 (en) 2013-04-03
CN1161838C (zh) 2004-08-11
USRE41051E1 (en) 2009-12-22
MY128327A (en) 2007-01-31
EP1895587A3 (en) 2013-04-03
EP1895589A3 (en) 2013-04-03
EP1030365A4 (en) 2007-05-09
US6487088B2 (en) 2002-11-26
EP1895586A2 (en) 2008-03-05
US6490170B2 (en) 2002-12-03
US6392898B1 (en) 2002-05-21
US20010038531A1 (en) 2001-11-08
KR100691296B1 (ko) 2007-03-12
US20010055203A1 (en) 2001-12-27
US20010054513A1 (en) 2001-12-27
KR20010031155A (ko) 2001-04-16
US20010037896A1 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
TW398162B (en) Package substrate board
CN100521868C (zh) 多层印刷配线板及多层印刷配线板的制造方法
JP5603600B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
TWI236327B (en) Multi-layer printed circuit board and semiconductor device
US8692129B2 (en) Package-substrate-mounting printed wiring board and method for manufacturing the same
JPH11233678A (ja) Icパッケージの製造方法
WO2005107350A1 (ja) 多層プリント配線板
JPWO2005081312A1 (ja) 半導体搭載用基板
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
JP4493923B2 (ja) プリント配線板
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2003023251A (ja) 多層プリント配線板
JP4707273B2 (ja) 多層プリント配線板の製造方法
US11501909B2 (en) Inductor built-in substrate and method for manufacturing the same
JP4480207B2 (ja) 樹脂パッケージ基板
TWI282255B (en) Conductive connecting pin and package board
JP2002185145A (ja) 多層プリント配線板およびその製造方法
JP4326710B2 (ja) 埋め込み樹脂を用いた配線基板
JP3219396B2 (ja) 多層プリント配線板の製造方法
JP3383759B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2000091743A (ja) ビルドアップ多層基板及びその製造方法
JP2001244635A (ja) プリント配線板の製造方法
JP2013021374A (ja) 多層プリント配線板
JP2002271027A (ja) 多層プリント配線板
JP2004165316A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees