CN1205662C - 内置电元件的组件及其制造方法 - Google Patents

内置电元件的组件及其制造方法 Download PDF

Info

Publication number
CN1205662C
CN1205662C CNB018012965A CN01801296A CN1205662C CN 1205662 C CN1205662 C CN 1205662C CN B018012965 A CNB018012965 A CN B018012965A CN 01801296 A CN01801296 A CN 01801296A CN 1205662 C CN1205662 C CN 1205662C
Authority
CN
China
Prior art keywords
mentioned
assembly
electric device
wiring
electrical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018012965A
Other languages
English (en)
Other versions
CN1381069A (zh
Inventor
中谷诚一
别所芳宏
菅谷康博
大西庆治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1381069A publication Critical patent/CN1381069A/zh
Application granted granted Critical
Publication of CN1205662C publication Critical patent/CN1205662C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的课题是，在布线图形(201)上安装2个以上的半导体芯片、弹性表面波元件等电元件(203)，并用热固化性树脂组成物(204)密封电元件(203)。借助于同时研磨2个以上的电元件(203)的上表面和热固化性树脂组成物(204)的上表面，形成大致同一的面。由于是在用热固化性树脂组成物(204)密封的状态下研磨，所以能不损伤电元件(203)而实现薄型化。另外，还可以防止研磨液对电元件(203)和布线图形(201)的污染。根据以上结果，可以得到既具机械强度又能薄型化的内置电元件的组件。

Description

内置电元件的组件及其制造方法
技术领域
本发明涉及内置半导体芯片、弹性表面波元件等电元件的组件。特别是涉及内置可超薄化、适于高密度安装的电元件的组件。另外，本发明还涉及这样的内置电元件的组件的制造方法。
背景技术
近年来，随着对电子装置高性能化、小型化的要求，安装半导体芯片的封装的高密度化，高功能化的呼声更加高涨。进而，也希望用于安装它们的电路基板小型高密度化。对于这些要求，采用现有的由具有依赖于钻头的通孔结构的玻璃纤维和环氧树脂构成的多层基板(玻璃环氧树脂多层基板)要应对高密度安装是困难的。因此，取代现有的玻璃环氧树脂多层基板，可由不是通孔的内通路孔连接的电路基板的开发现正活跃地进行着(例如特开平6-268345号公报、特开平7-147464号公报等)。
但是，即使是这些内通路孔结构的高密度安装基板，目前也未追及半导体芯片的微细化尺度。例如随着半导体芯片的布线微细化，尽管引出电极间距微细至50μm左右，但电路基板的布线间距以及通路孔间距为100μm左右。因此，从半导体芯片的电极引出空间就增大了，成为妨碍半导体封装小型化的主要原因。
另外，电路基板由于用树脂类材料构成，所以热导率低。因此，部件安装的密度越高，从部件产生的热就越难散出。按2000年的预测，据称CPU的时钟频率将达1GHz左右，随着该项功能的提高，预测CPU的功耗将达每1芯片100～150W。
另外，随着高速化、高密度化，噪声的影响正成为不可避免。
因此，对电路基板，除了更加微细化所造成的高密度化、高功能化外，还必须考虑噪声特性和散热特性。
另一方面，作为与这种半导体芯片的小型化相对应的形态，提出了芯片尺寸封装(CSP)。CPS是以芯片倒装方式将半导体芯片安装到在其背面由2维排列形成了栅状电极的、称为中介件(interposer)的电路基板上，经电路基板内的通路孔将半导体芯片的电极和栅状电极进行连接的封装。据此，可以从间距为0.5～1.0mm左右的栅状电极中引出半导体芯片的以100μm以下的间距形成的电极，可以扩大引出电极的间距。
此结果使得对安装CSP的电路基板进行如此的微细化成为不必要，可以使用廉价的制品。进而具有能够像保证检测结束之后的可靠性的半导体封装那样对CSP进行处理的优点。此结果与将半导体裸芯片原样直接安装于电路基板上的裸芯片工艺相比，既得到了裸芯片安装的优点—小型化，又能降低由于对芯片破损、不合格产品的检测和确保可靠性所需要的成本。
由于这样的CSP等的开发，半导体封装的小型化被向前推进了。
另一方面，由于互联网的发展，以由个人化方式处理信息的便携式个人计算机、移动电话为代表的信息终端等可望成为日益小型、薄型的装置。作为其代表产品可特别举出卡片尺寸的信息终端。例如现在开发了卡片尺寸的无线装置、移动电话、个人识别卡、配有音乐的信用存储卡等目前的信用卡以外的用途。因此，强烈期望可安装在这种卡片尺寸的信息终端上的薄型半导体封装、有源部件的出现。
在为半导体封装的薄型化利用上述CSP的场合，在半导体芯片的厚度(约0.4mm)和作为电路基板的中介件的厚度上加上在芯片倒装式安装时的凸点高度或在引线键合时的引线高度和密封树脂厚度，最终厚度达到了0.7mm左右。由于卡片尺寸装置所要求的总厚度为0.3～1.0mm左右，所以需要更薄的半导体封装。
作为半导体封装薄型化的方法，有TAB(Tape AutomaticBonding：带式自动键合)安装。在聚酰亚胺等带状薄膜上形成开放部和由铜箔构成的布线图形，将半导体芯片安装在开放部，并将在开放部突出的电极直接键合(内引线键合)到半导体芯片的电极上。电极的引出以如下方式进行：同样地将从带上突出的电极连接到(外引线键合)电路基板上。据此，可得到与带厚度(100μm左右)有相同程度厚度的半导体封装。依据情况，提出了将该TAB安装制品多层重叠安装的形态。
虽然不言而喻，无论用哪一种方法以使半导体芯片尽可能地薄为宜，可是100μm以下的半导体芯片(特别是硅半导体)的机械强度差，采用安装时附加荷重的倒装芯片式安装，有时半导体芯片会破损。另外，通过研磨使半导体晶片减薄，则机械强度下降，在以后划片等类工序中易发生晶片破裂。另一方面，对划片后的小半导体芯片进行研磨使其变薄是极为困难的，在经济上也不是有效率的。
另一方面，作为使半导体芯片薄型化的方法，还有预先划片法。所谓预先划片法，就是在半导体晶片的阶段从其一面划至晶片厚度的中途，然后从另一面研磨至已划片部分的方法。若采用此方法，可以得到研磨后自动切断的半导体芯片。但是，在采用此方法时由于各个半导体芯片很薄，不能承受荷重，所以安装时难以处理。
另外，在移动电话中，作为构成用于取出特定频率成分的滤波器的部件，使用了弹性表面波元件。
图7是示出一例包含具有滤波器功能的2个弹性表面波元件的现有的内置弹性表面波元件的组件的结构剖面图。它可作为例如在移动电话等的无线部分使用的天线共用器等使用。
在图7中，601为弹性表面波元件，602为压电基板，603为梳状电极，604为引出电极，605为金属凸点，607为电路基板，609为第1布线图形，610为第2布线图形，611为通路孔，612为盖子，613为密封体，614为内置电路，615为凹部。
对弹性表面波元件601，在例如由钽酸锂、铌酸锂或石英等构成的压电基板602的一个面上形成由以铝为主成分的金属膜构成的梳状电极603和引出电极604。在引出电极604上形成用于与外部进行电连接的金属凸点605。
分别在电路基板607的一个面上形成第1布线图形609，在另一个面上形成第2布线图形610，在内部形成内置电路614。第1布线图形609、第2布线图形610和内置电路614由通路孔611连接。内置于图7的组件中的多个弹性表面波元件601与外部电路的连接等也通过它们进行。为确保用于安装弹性表面波元件601的空间，在电路基板607的中央部位具有凹部615。
使弹性表面波元件601与电路基板607对位并安装到电路基板607之后，将第1布线图形609与金属凸点605进行电连接。当用金凸点作金属凸点605时，通过加热与超声并用，使金属凸点605熔融而进行焊接。此外，也有用导电性粘结剂进行连接的情形。当用焊锡凸点作金属凸点605时，通过将焊锡凸点回流进行连接。
由于弹性表面波元件是对外界气氛的影响敏感的器件，所以最后借助于例如由金属板构成的盖子612和焊锡或粘结剂等密封体613，对电路基板607的凹部615进行气密密封。这样一来，就得到了在天线共用器等中使用的内置弹性表面波元件的组件。
在上面的说明中，通常使用具有0.3mm～0.4mm厚度的晶片作为构成弹性表面波元件601的压电基板602。因此，现有的内置弹性表面波元件的组件的厚度为1mm左右，它成了以移动电话为代表的电子装置薄型化的障碍。
随着近年来移动通信装置的飞速发展，更为薄型的组件成为必须，对将上述压电基板602薄板化的要求逐渐升高。但是，因用作压电基板602的钽酸锂等单晶材料为脆性材料，容易破碎，所以在压电基板602的表面上形成梳状电极的光刻工序中的晶片传送，以及向电路基板607上安装的工序中的元件单元处理等方面，使用例如约0.2mm薄的压电基板602实际上是非常困难的。进而，一般在弹性表面波元件601中，都采用将与形成梳状电极的面(功能部一侧的面)相反一侧的面(非功能部一侧的面)粗糙化，以防止来自非功能部一侧的面的弹性波反射引起的特性变坏的方法。如要将压电基板602薄板化，在对该非功能部一侧的面进行粗糙化加工时，易发生晶片破碎。这样，在现有的结构中使采用内置弹性表面波元件的部件的组件薄型化是困难的。
发明内容
为解决上述的现有问题，本发明的目的在于提供薄且具有机械强度的、内置半导体芯片或弹性表面波元件等电元件的组件。另外，本发明的目的还在于提供高效率地制造该种内置电元件的组件的方法。
为达到上述目的，本发明采用了以下结构。
本发明的内置电元件的组件的特征在于：它包括布线图形、安装在上述布线图形上的2个以上的电元件以及密封上述电元件的热固化性树脂组成物，上述2个以上的电元件的上表面和上述热固化性树脂组成物的上表面在大致同一面上形成。
据此，因电元件用热固化性树脂组成物密封，所以机械强度得到了提高。另外，可以通过用同时磨削或研磨等方法将电元件的上表面和热固化性树脂组成物的上表面加工至所希望的厚度而得到该组件。此时，因电元件用热固化性树脂组成物密封，所以电元件不会因加工时的外力而受到损伤。因此，能够提供具备机械强度的薄型内置电元件的组件。另外，由于包含2个以上的电元件，所以可以实现高密度安装的组件。进而，通过分割成一个个电元件，可以提供具备机械强度的薄型内置电元件的封装。
在上述的内置电元件的组件中，上述电元件中的至少一个(全部更好)在上述布线图形一侧的面上最好具有功能部和连接电极，上述连接电极最好与上述布线图形相连接。据此，可以磨削或研磨与电元件的布线图形一侧相反一侧的面(非功能部一侧的面)。因此，可以提供具有所希望厚度的薄型组件。
另外，在上述的内置电元件的组件中，上述电元件中的至少一个也可以是从由半导体芯片、芯片电阻器、芯片电容器以及芯片电感器组成的族中选出的至少一种。
或者，在上述的内置电元件的组件中，上述电元件中的至少一个也可以是弹性表面波元件。
采用弹性表面波元件作为电元件的场合，上述弹性表面波元件在上述布线图形一侧的面上最好具有功能部以及为了不妨碍在上述功能部上的弹性表面波振动和传播用的空间保持结构。假定弹性表面波元件的功能部一侧的面为布线图形一侧，即可磨削或研磨非功能部一侧的面。因此，能够提供具有所希望厚度的薄型组件。另外，因具有空间保持结构，故能在功能部和布线图形之间充填树脂，使机械强度得到提高。从而能防止为了薄型化进行加工时因外力所致的损伤。
上述空间保持结构最好由膜状树脂组成物构成。据此，可以提高与密封用树脂的紧密附着性，从而可得到可靠性高的组件。
另外，在上述的内置电元件的组件中，上述2个以上的电元件的上表面的表面粗糙度Rz最好均为0.5μm～50μm。进而，形成了上述大致同一面的上述2个以上的电元件的上表面和上述热固化性树脂组成物的上表面的表面粗糙度Rz最好均为0.5μm～50μm。这里，所谓表面粗糙度Rz系指十点平均粗糙度。在表面粗糙度Rz不足0.5μm时，由于上述上表面的加工，电元件和布线图形的连接部会受到破坏，或者在电元件和树脂组成物的界面上产生裂痕。另外，当表面粗糙度Rz超过50μm时，电元件会破碎或产生裂痕。另外，在采用弹性表面波元件作为电元件的场合，表面粗糙度Rz一旦超出上述范围，频率特性就会变坏。
另外，在上述的内置电元件的组件中，上述热固化性树脂组成物最好由无机填料和热固化性树脂构成。通过选择无机填料和热固化性树脂，可实现具有所期望性能的组件。
上述热固化性树脂的主成分最好是环氧树脂、酚醛树脂或氰酸盐树脂。这是因为这些树脂的耐热性、绝缘可靠性等优良的缘故。
另外，上述无机填料最好是从由Al2O3、MgO、BN、AlN以及SiO2组成的族中选出的至少一种。这是因为它们能确保组件的各种性能的缘故。通过变换无机填料的材料即可控制热固化性树脂组成物的热膨胀系数、热导率、介电常数等。使用Al2O3时，能减小热膨胀系数，且能实现热导性优良的组件。使用SiO2时，可以控制介电常数，也能够减小热膨胀系数。通过选择另外的AlN、MgO、BN等可实现热导性更为优良的组件。
例如通过使树脂组成物的热膨胀系数与电元件的热膨胀系数大致相同，可以防止因温度变化引起的裂痕和连接可靠性的下降。另外，通过提高树脂组成物的热导率，在电子部件为必须散热的半导体芯片的场合，能提高散热特性。另外，通过减小树脂组成物的介电常数，可以减小高频损耗。还有，在本发明的组件中，在布线图形的与被密封的上述电元件相反的一侧也能安装另外的电元件等，在这样的场合，能够根据该另外的电元件要求的特性，选择热固化型树脂组成物中的无机填料。
另外，在上述的内置电元件的组件中，上述布线图形也可在电路基板的表面形成。据此，能够高效地得到安装了薄的电元件的电路基板。
或者，上述布线图形也可在支撑体的表面形成。通过剥离支撑体能得到可安装在布线基板等上的内置电元件的封装。另外，也能在露出的布线图形上安装其他电元件等。
在这种场合，上述支撑体最好由有机膜或金属箔构成。
另外，在上述的内置电元件的组件中，上述电元件中的至少一个可以经凸点与上述布线图形相连接。据此，可有效地得到可靠性高的电连接。
其次，本发明的内置电元件的组件的制造方法具有如下的特征：它包括在布线图形上安装其一面具有功能部和连接电极的至少一个电元件，并且在安装时将上述一面在上述布线图形一侧形成的工序，用热固化性树脂组成物从上述电元件的另一面对上述电元件进行密封的工序，以及从上述电元件的另一面进行磨削或研磨的工序。
据此，安装厚的电元件，在用热固化性树脂组成物密封后，要从非功能一侧的面进行磨削或研磨。由于用树脂组成物增强了电元件，所以在磨削或研磨时能够缓和施加于电元件上的机械冲击与荷重。因此，能够不破坏电元件地得到薄的内置电元件的组件。另外，由于在磨削或研磨时用树脂组成物密封了电元件，所以可以防止对电元件和电连接部的污染。
在上述内置电元件的组件的制造方法中，最好在上述电元件的连接电极上形成凸点，利用上述凸点和导电性粘结剂将上述电元件安装到上述布线图形上。据此，与用焊锡连接的场合相比，可在较低的温度下进行处理。
或者，在上述内置电元件的组件的制造方法中，也可在上述电元件的连接电极上形成凸点，利用上述凸点和使导电性填料散布其中的薄板将上述电元件安装到上述布线图形上。据此，则不需要在电元件和布线图形之间充填密封树脂的工序。另外。还可以与微细的连接间距相对应。
或者，在上述内置电元件的组件的制造方法中，也可在上述电元件的连接电极上形成凸点，借助于将上述凸点和上述布线图形进行超声连接，将上述电元件安装到上述布线图形上。据此，可以减小对电元件的热负荷。
另外，在上述内置电元件的组件的制造方法中，最好还包括在将上述电元件安装到上述布线图形上的工序之后，用上述热固化性树脂组成物密封上述电元件的工序之前，在上述电元件和上述布线图形之间注入树脂并使之固化的工序。据此，可以用密封树脂(所谓底层填料)保护电元件和布线图形的连接部。另外，还可以防止由在以后的用热固化性树脂组成物进行密封的工序中施加的压力引起的电元件或连接部的损伤。
另外，在上述内置电元件的组件的制造方法中，可以借助于将由上述热固化性树脂组成物构成的未固化状态的板状物重叠在上述电元件的另一面上后加热加压，借助于上述热固化性树脂组成物进行上述电元件的密封。据此，可以按简单的工序，用热固化性树脂组成物来密封电元件。
或者，在上述内置电元件的组件的制造方法中，也可以借助于将由上述热固化性树脂组成物构成的未固化状态的糊状物在真空或减压下从上述电元件的另一面粘附后通过加热，借助于上述热固化性树脂组成物进行上述电元件的密封。通过在真空或减压下进行糊状物的粘附，可以使糊状物遍及至细微处。
最好在大气压以上的压力下进行粘附糊状物之后的上述加热。据此，可以减少热固化性树脂组成物中的气泡。
将上述未固化状态的板状物重叠在电元件的另一面上加热加压，则密封电元件时的加热温度最好在上述树脂组成物中所含的热固化性树脂的固化开始温度以下。据此，可以减小加压时的压力。另外，通过使热固化性树脂处于固化的前阶段的状态之下，后工序的磨削或研磨变得容易些。
同样地，从电元件的另一面粘附未固化状态的糊状物并将其加热，则密封电元件时的加热温度最好在上述树脂组成物中所含的热固化性树脂的固化开始温度以下。据此，可以抑制气泡残留于树脂组成物之中。另外，通过使热固化性树脂处于固化的前阶段的状态之下，后工序的磨削或研磨变得容易些。
另外，在上述内置电元件的组件的制造方法中，上述热固化性树脂组成物最好至少包含重量比为70～95％的无机填料和重量比为～30％的热固化性树脂。根据目的，选择含有高浓度的无机填料的种类，可得到具有所希望的性能的组件。例如通过使树脂组成物的热膨胀系数与电元件的热膨胀系数大体一致，可以得到耐温变化特性优良的组件。另外，通过提高树脂组成物的散热特性，可以得到适合于发热量大的电元件的组件。还有，通过使用低介电常数的无机填料，可以得到高频特性优良的组件。
另外，在上述内置电元件的组件的制造方法中，还可包括在上述磨削或研磨工序后切割成所希望的形状的工序。由于在大的尺寸下加工薄之后进行切割，所以能高效率地制造薄型、廉价的内置电元件的封装。
另外，在上述内置电元件的组件的制造方法中，上述布线图形也可在电路基板表面形成。据此，能高效地得到安装有薄电元件的电路基板。
或者，在上述内置电元件的组件的制造方法中，上述布线图形也可在支撑体表面形成。这里，作为上述支撑体可以使用有机膜或金属箔。
在此场合，还可包括在上述磨剖或研磨工序后剥离上述支撑体的工序。通过剥离支撑体能够得到可安装在电路基板上的内置电元件的封装。或者能够在由剥离暴露出的布线图形上安装其他电元件等。另外，由于在磨削或研磨工序后剥离支撑体，所以能够防止在磨削或研磨工序中电元件或布线图形受到污染。
还可包括在剥离上述支撑体的工序之后，在因剥离而露出的上述布线图形的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和金属箔，在加热加压后刻蚀上述金属箔形成布线图形的工序。据此，可得到具有内通路孔的多层结构的组件。
或者，还可包括在用热固化性树脂组成物密封上述电元件的工序之后，上述磨削或研磨工序之前，剥离上述支撑体的工序，以及在因剥离而露出的上述布线图形一侧的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和金属箔，在加热加压后刻蚀上述金属箔形成布线图形的工序。据此，可得到具有内通路孔的多层结构的组件。
进而，也可包括至少一次以上的下述工序：在对上述金属箔进行刻蚀形成布线图形的工序之后，在上述由刻蚀得到的布线图形一侧的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和第2金属箔，并在加热加压后刻蚀上述第2金属箔形成第2布线图形的工序。据此，可得到具有内通路孔的更多层结构的组件。
另外，在上述内置电元件的组件的制造方法中，最好同时磨削或研磨上述电元件和上述热固化性树脂组成物，使两者具有基本相同的高度。通过同时磨削或研磨两者，能容易地得到薄型组件。另外，还能防止磨削或研磨时电元件以及电元件和布线图形的连接部等受到损伤。
另外，在上述内置电元件的组件的制造方法中，最好借助于利用研磨剂的研磨法进行上述磨削或研磨。据此，能够将在半导体芯片制造工艺中通常使用的摩擦工序原样应用到本发明的制造方法中，因而可以利用原有的设备。
附图简述
图1是示出本发明实施形态1的内置半导体芯片的组件结构的剖面图。
图2A～图2F是按工序顺序示出图1所示的内置半导体芯片的组件的制造方法的剖面图。
图3A和图3B是按工序顺序示出使用图1所示的内置半导体芯片的组件制造芯片尺寸封装的方法的剖面图。
图4A～图4C是按工序顺序示出本发明实施形态2的内置半导体芯片的组件的制造方法的剖面图。
图5是示出本发明实施形态3的内置弹性表面波元件的组件结构的剖面图。
图6A～图6C是按工序顺序示出图5所示的内置弹性表面波元件的组件的制造方法的剖面图。
图7是示出内置2个弹性表面波元件的现有的内置电元件的组件结构的剖面图。
实施发明的最佳例
下面利用附图说明本发明的内置电元件的组件及其制造方法。
(实施形态1)
图1是示出内置半导体芯片作为电元件的本发明实施形态1的内置电元件的组件之结构的剖面图。在图1中，204是由无机填料和热固化性树脂组成的混合树脂组成物，203是用树脂组成物204密封成一体化的半导体芯片，201是布线图形，202是金属凸点，210是本实施形态1的内置半导体芯片的组件。
在半导体芯片203的一个面上具有发挥其功能的功能部，在有功能部形成一侧的面上形成了电极焊区(连接电极)。在半导体芯片203的电极焊区上形成了凸点202。凸点202与布线图形201连接，使对半导体芯片203的信号输入、输出成为可能。
通过同时磨削或研磨加工与半导体芯片203的功能部相反一侧的面和密封掩埋半导体芯片203的混合树脂组成物204的上表面，使形成大致同一面。据此，可以减薄总的厚度。
由于如图1那样，可以内置半导体芯片203，且可通过对上表面磨削或研磨加工使其变薄，所以形成了适于存储卡等薄的制品的薄型高密度组件。
作为构成混合树脂组成物204的热固化性树脂，例如可以使用环氧树脂、酚醛树脂或氰酸盐树脂。另外，作为被分散含有的无机填料，可以使用Al2O3、MgO、BN、AlN、SiO2。另外，根据需要也可在无机填料和热固化性树脂的混合物中再添加偶联剂、分散剂、着色剂、脱模剂。
作为半导体芯片203不限于硅半导体元件、双极元件、MOS元件等，也可使用机械强度差的硅-锗半导体元件、砷化镓半导体元件等。
作为布线图形201，可使用铜箔，最好是进而在其表面上镀镍或金，这样可得到与半导体芯片203上的金属凸点202的稳定电连接。
作为金属凸点202，可使用金凸点，也可使用由引线键合法制作的2级突起的凸点，或者镀金的凸点。
下面参照图2A～图2F来说明上述内置半导体芯片的组件的具体制造方法。
图2A～图2F是按工序顺序示出图1所示的内置半导体芯片的组件的制造方法的剖面图。
首先，开始时准备如图2A所示，由在其表面形成有布线图形201的金属箔构成的支撑体(carrier)200。作为支撑体200，可以使用具有传送性和适当的粘结强度的50～100μm厚的铜箔。
具体制作方法如下：先在由金属箔构成的支撑体200的表面进一步镀上有所需厚度的铜。支撑体200上的铜镀层的厚度可根据布线图形的微细程度进行调整。在形成100μm间距微细布线图形的场合，铜镀层的厚度可为5～9μm，在并非那么细微的场合，可为12～24μm左右。
接着，用已有的方法刻蚀支撑体200上的铜镀层，形成布线图形201。这时可以仅仅刻蚀铜镀层，或者将支撑体200表面的一部分一起刻蚀。这是由于无论哪种情况，最终转印到组件的仅是形成布线图形201的铜镀层。
使用金属箔作为支撑体200的最适当的理由是，因为在后面的将半导体芯片埋设于热固化性树脂组成物内的工序中，布线图形201不因树脂流动而移动。
如图2B所示，在这样制作的附有布线图形201的支撑体200上安装半导体芯片203。在半导体芯片203的一个面上形成有功能部和电极。使半导体芯片203的有功能部一侧的面朝向布线图形201一侧，经金之类的金属凸点202安装到布线图形201上。至于安装方法，可以用将导电膏转印到金属凸点202上进行连接的方法，也可以用焊锡进行安装。
然后如图2C所示，将由用无机填料和热固化性树脂组成的未固化状态的混合树脂组成物所构成的板状物204与半导体芯片203对位后重叠于其上。
热固化性树脂组成物的板状物204用下面的方法得到。
首先，将无机填料和液态热固化性树脂混合制成糊状均匀混合物，或者用溶剂将低粘度的热固化性树脂混合到无机填料中，同样地制成糊状均匀混合物。
接着，通过将糊状混合物成型为恒定的厚度并进行热处理而得到板状物。之所以热处理，其理由如下：因使用液态树脂的混合物具有粘结性，所以在稍许进行固化后，要一边在未固化状态下维持其柔性，一边除去其粘结性。另外，对于使用由溶剂溶解的树脂的均匀混合物，除去溶剂后同样要一边在未固化状态下维持其柔性，一边除去其粘结性。
接着，将板状物204重叠在安装了半导体芯片203的支撑体200上，对其加热加压使两者一体化。据此，如图2D所示，半导体芯片203就被埋设在板状物204中，而且借助于构成板状物204的热固化性树脂的固化，可进行半导体芯片203的密封以及板状物204与布线图形201的粘结。这时，为改善板状物204与布线图形201的粘结性能，最好使构成布线图形201的铜镀层与板状物204的接触面粗糙化。另外，同样地为保持粘结性并防止氧化，也可以用偶联剂处理铜镀层表面，或者镀锡、锌、镍、金等。
接着，如图2E所示，对用上述方法制作的半导体芯片203的埋设物，通过从与支撑体200相反一侧的面进行磨削或研磨等至设定的厚度，进行除去加工。例如可以原样利用作为研磨半导体芯片时的一般方法的采用研磨剂(游离磨料)的摩擦法。由于已经安装了半导体芯片203，并且用板状物204进行了密封，所以在研磨时不会因冲击而破损，也不会被研磨液污染。另外，由于支撑体200与相反的一面紧密接触，所以同样不必担心污染。这样，通过在保护半导体芯片203的状态下进行磨削或研磨，可以得到内置所希望厚度的半导体芯片的组件。虽然一般的半导体芯片厚度为0.4mm左右，但依靠本方法可加工成薄至50μm左右的厚度。
接着，如图2F所示，剥离支撑体200。据此，可得到薄型内置半导体芯片的组件201。借助于以上的方法，具有能形成极薄的半导体封装的特别效果。
进而也可如图3A所示，在相邻半导体芯片203之间的切断位置213进行切割。这样一来，如图3B所示，可以得到极薄的芯片尺寸封装。切割可以原样利用加工半导体芯片时使用的切片装置。
在上述状态中，最好在如图2B那样将半导体芯片203进行倒装芯片式安装之后，在半导体芯片203和形成有布线图形201的支撑体200之间注入密封树脂(底层填料)，并使之固化。这是由于这样在重叠板状物204、埋设半导体芯片203时能更加减少对半导体芯片203的损伤。作为密封树脂可使用已有的树脂。例如当使用在液态环氧树脂中散布含有作为无机填料的硅石(氧化硅)的树脂时，可以使密封树脂的热膨胀系数与半导体芯片203的热膨胀系数一致，而且能减小对水分的吸收程度，因而是理想的。
另外，在上述状态中，在将半导体芯片203安装到附有布线图形201的支撑体200上时，也可在将分散着导电填料的粘结板插入到半导体芯片203和支撑体200之间后，使半导体芯片203和支撑体200压缩成为一体化。将在半导体芯片203上形成的金属凸点202嵌入粘结板内时，只是在被金属凸点202加压的部分，金属凸点202和布线图形201经粘结板内的导电填料进行电连接。而且，同时还可以进行半导体芯片203和支撑体200之间的密封。据此，半导体芯片203的安装工序和底层填料的注入工序能够一起进行，从而使工序简化。
另外，在上述状态中，用板状物204埋设半导体芯片203的加热加压工序，最好在板状物204中的热固化性树脂的固化开始温度以下进行，在磨削或研磨工序后再进行加热使板状物204中的热固化性树脂固化。在板状物204的固化完成前进行磨削或研磨是因为这样容易加工。据此，能够在较短的时间内进行磨削或研磨工序。
另外，在上述状态中，作为布线图形201的材料虽然给出了使用铜的例子。但本发明不限于此，使用诸如铝、镍等金属也能收到同样的效果。
另外，在上述状态中，虽然对作为支撑体200使用金属箔的例子作了说明，但在本发明中，支撑体200不限于此。例如可用有机膜作为支撑体。借助于使用作为绝缘体的有机膜，能够在用板状物204密封半导体芯片203的前阶段(即图2B的状态)，进行半导体芯片203的性能检测以及半导体芯片203和布线图形201接触是否良好的检测。另外，如果是有机膜，剥离后还可用以再次形成另外的布线图形，进行再利用。
作为支撑体200用的有机膜材料，可使用聚乙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚酰胺等。可以从这些材料中选择具有与构成板状物204的热固化性树脂的固化温度相对应的耐热温度的有机膜。其中，聚苯硫醚、聚酰亚胺、聚酰胺特别是在耐热性、尺寸稳定性和机械强度方面性能优越，因此很适宜作本发明的支撑体200用的有机膜材料。
用有机膜作支撑体200时的布线图形201的具体制作方法如下：首先在有机膜的一个面上涂敷粘结剂层，再在其上层叠布线图形201用的金属层。或者也可以用电镀法在有机膜的一个面上形成布线图形201用的金属层。接着，对金属层进行化学刻蚀，形成布线图形201。
另外，在上述状态中，为了用热固化性树脂组成物从非功能部一侧的面埋设已被安装的半导体芯片203并加以密封，使用了由该树脂组成物构成的板状物204。但是，在本发明中，对半导体芯片203的密封方法不限于此。例如也可以在如图2B那样安装半导体芯片203后，从半导体芯片203的非功能部一侧的面，在真空或减压气氛下，用印刷法粘附由该树脂组成物构成的未固化状态糊状物进行密封。之后，加热糊状物使之固化。加热最好在压力加至大气压以上的气氛下进行。
由于在真空或减压气氛下进行糊状物粘附，所以在安装好的半导体芯片203和布线图形201的间隙中也能充分地充填糊状物。另外，通过在大气压以上的加压气氛下进行加热固化，可以完全消除粘附糊状物时产生的微小气泡。据此，由于能够用树脂完全保护安装好的半导体芯片的功能部，所以能得到极富可靠性的组件。
使用糊状物的具体密封方法如下：首先，如图2B所示，将半导体芯片203安装到布线图形201上。然后使用能在真空中保持有印刷台的丝网印刷装置进行印刷密封。利用形成有与应该印刷的区域相对应的开口、具有与印刷后的热固化性树脂组成物所期望的厚度相对应的厚度的金属掩模进行印刷。将该金属掩模重叠在半导体芯片203的非功能部一侧的面上。这时，将金属掩模对位，使得金属掩模的开口位于未被半导体芯片203覆盖的布线图形201和支撑体200的上部。然后一边用刮浆板从金属掩模的上部刮刷上述糊状物，一边进行印刷。据此，能够以与金属掩模的厚度相对应的厚度，在与金属掩模的开口对应的区域内粘附糊状物。由于在真空或减压气氛下进行该印刷工序，故而能使糊状物充填至半导体芯片203与布线图形201之间的狭窄缝隙中。真空或减压的程度以100～10000Pa左右为宜。在100Pa以下，糊状物中的微量的溶剂会挥发，往往反而使气泡增加。另一方面，若是10000Pa以上，则消除气泡的效果降低。印刷时最好将糊状物稍稍加热使粘度降低。这对消除气泡是有效的。在糊状物印刷后，用能够加热至恒定温度的加压炉使糊状物固化。加压炉通过注入空气或氮气等气体加热，因而能提高炉内的压力。将印刷糊状物的材料投入不锈钢容器内，加热加压至糊状物固化的温度。据此，其内部存在的微小气泡也能够完全消除。加热温度虽因构成糊状物的树脂的种类而异，但用环氧树脂时要在150℃～200℃的温度下进行。加压压力以0.5MPa～1MPa左右最为合适。若在0.5MPa以下，除去气泡的效果就降低，而在1MPa以上，容器的耐压性方面有时又会产生问题。
(实施形态2)
图4A～图4C是按工序顺序示出本发明实施形态2的内置半导体芯片的组件的制造方法的剖面图。
在图4A中，210是示于实施形态1的图2F中的内置半导体芯片的组件，对与图2F相同的结构要素使用了相同的符号。401是电路基板用聚酯胶片，403是充填在形成在聚酯胶片401上的厚度方向的通孔中的导电膏。405是金属(铜)箔。
作为电路基板用聚酯胶片401，可以使用在玻璃丝的织物中浸含作为热固化性树脂的环氧树脂的未固化状态下的基本材料(聚酯胶片)。另外，也可使用在芳香酰胺无纺布中浸含环氧树脂的芳香酰胺环氧树脂聚酯胶片或在两面形成热固化性树脂层的有机膜等。进而如在该热固化性树脂中掺入无机填料，则可以控制热传导特性或热膨胀系数，因而是理想的。
导电膏403可以使用作为导电材料的金、银、铜等的粉末与环氧树脂之类的热固化性树脂的混合物。特别是铜，由于其导电性好，徙动也少，因而是有效的。另外，作为热固化性树脂，液态环氧树脂就其耐热性而言是适宜的。
如图4A所示，对内置半导体芯片的组件210、聚酯胶片401以及铜箔405依序对位使其重叠，进而对它们加热加压使其一体化。聚酯胶片401和导电性膏403中的热固化性树脂固化后，可以得到图4B所示结构的内置半导体芯片的组件。
最后，如图4C所示，通过刻蚀铜箔405形成布线图形407。
这样制作的内置半导体芯片的组件由于可以形成细小的电路图形，而且能用多层布线构成，所以能够实现极小型的薄的半导体封装。
另外，通过反复进行设定次数的，在图4C的组件的布线图形407一侧的面上再次层叠图4A所示的聚酯胶片401和铜箔405后，刻蚀铜箔405形成布线图形的工序，能够实现更高密度的多层组件。
在上述实施形态1、2中，以内置半导体芯片的组件为例进行了说明。但是，本发明的组件可以内置半导体芯片之外的电元件，例如芯片电阻器、芯片电容器、芯片电感器、弹性表面波元件等。
下面对内置弹性表面波元件的组件进行说明。
(实施形态3)
下面利用附图对内置作为电元件的弹性表面波元件的组件的实施形态进行说明。
图5是示出作为电元件使用了弹性表面波元件的本实施形态3的内置电元件的组件的剖面图。另外，图6A～图6C是按工序顺序示出图5所示的内置电元件的组件的制造方法的剖面图。在图5以及图6A～图6C中，501是弹性表面波元件，502是压电基板，503是梳状电极，504是引出电极，505是金属凸点，506是包围体，507是电路基板，508是热固化性树脂组成物，509是第1布线图形，510是第2布线图形，511是通路孔，514是内置电路。
弹性表面波元件501，与图7所示的现有的弹性表面波元件相同，在例如由钽酸锂、铌酸锂或石英等构成的压电基板502的一个面(功能部一侧的面)上形成了由以铝为主成分的金属膜等构成的梳状电极503和引出电极504。然后，在有弹性表面波传播的功能部上形成用于确保振动空间的包围体506。包围体506形成空间保持结构，以使功能部不与其他构件直接接触，从而不至妨碍弹性表面波传播。这种包围体506可以像例如特开平10-270975号公报所示那样借助于由膜状树脂组成物构成的支撑层和盖子构成。
通过同时磨削或研磨加工与弹性表面波元件501的功能部相反一侧的面和密封弹性表面波元件501的树脂组成物508的上表面，使之形成大致同一面。据此，可以减薄总的厚度。
另外，对构成压电基板502、梳状电极503以及引出电极504的材料没有特别的限定，无论用什么样的材料构成，都不妨碍本发明的效果。
另外，在引出电极504上形成用于同外部进行电连接的金属凸点505。在本实施形态中，作为金属凸点505使用了金凸点。
分别在电路基板507的一个面上形成第1布线图形509，在另一个面上形成第2布线图形510，在内部形成内置电路514。第1布线图形509、第2布线图形510和内置电路514由通路孔511相连接。被安装了的多个弹性表面波元件501和外部电路的连接等也经它们进行。在本实施形态中，在安装弹性表面波元件501一侧的第1布线图形509的表面进行了镀金。另外，在内置电路514中，形成了相移电路以及电容器、电感器等无源元件。
下面利用图6A～图6C说明这种内置弹性表面波元件的组件的制造方法。
首先，如图6A所示，使弹性表面波元件501的功能部一侧的面面向电路基板507一侧，将弹性表面波元件501进行对位，将其装载到电路基板507上。然后，通过一并使用热和超声将弹性表面波元件501的金属凸点505与电路基板507的第1布线图形509进行连接。
另外，虽然在本实施形态中，作为金属凸点505使用了金凸点，但本发明不限于此。例如也可以经导电性粘结剂连接金凸点。另外，也可以用焊锡凸点作金属凸点505，通过回流焊锡凸点进行连接。
另外，虽然在本实施形态中示出了安装有多个弹性表面波元件501的压电基板502有大致同一厚度并由相同材料构成的情况，但本发明不限于此。例如也可以一起安装具有厚度和/或材料各不相同的压电基板502的多个弹性表面波元件501。另外，除弹性表面波元件501外，也可以将例如半导体芯片、芯片电阻器、芯片电容器及芯片电感器之中的至少一种一起安装到同一电路基板507上。
在这样以倒装方式安装了弹性表面波元件501的电路基板507上涂敷热固化性树脂组成物508，并进行加热使之固化，以埋设弹性表面波元件501并加以密封(图6B)。热固化性树脂组成物508的涂敷可用如在实施形态1中说明的那样，将由树脂组成物构成的板状物蒙在弹性表面波元件501的非功能部一侧的面上的方法，在真空或减压气氛下从弹性表面波元件501的非功能部一侧的面印刷由该树脂组成物构成的未固化状态的糊状物的方法或其他方法进行。或者也可以预先在弹性表面波元件501与电路基板507之间注入树脂组成物，其后再在弹性表面波元件501的非功能部一侧的面上涂敷树脂组成物。
这样，在本实施形态中，最好在功能部形成空间保持结构，由于有热固化性树脂组成物508覆盖在弹性表面波元件501的周围，所以弹性表面波元件501的功能部不与该树脂组成物508接触。据此，可以在弹性表面波元件501和电路基板507之间也充填树脂，对以后用于薄板化的磨削或研磨工序时所施加的外力，不仅可用金属凸点505，而且也可用充填的树脂支撑。其结果是应力不至集中在金属凸点505近旁，因而可以防止压电基板502破裂等不良的情况。
形成上述空间保持结构的包围体506最好用膜状树脂组成物构成。据此，可以提高与覆盖在弹性表面波元件501周围的树脂组成物508的紧密接触性，并能够得到在以后的磨削或研磨工序中，在包围体506和树脂组成物508的界面不至发生剥离的、高可靠性的内置部件的组件。
其次，从与电路基板507相反一侧的面磨削或研磨上述弹性表面波元件501的由树脂508构成的埋设物直至形成设定的厚度。这时，最好以使弹性表面波元件501的非功能部一侧的面成为粗糙面的方式进行磨削或研磨。在弹性表面波元件501中，在功能部产生的弹性表面波沿压电基板502的厚度方向传播，被非功能部一侧的面反射后返回功能部会招致特性变坏。通过将非功能部一侧的面粗糙化，可以减少该反射波的影响，能够得到频率特性优良的内置部件的组件。特别是使非功能部一侧的面的表面粗糙度达到弹性表面波元件的表面波的波长以上为宜。例如设弹性表面波元件的应用频率为从100MHz至10GHz，传播速度为4000m/秒，则其表面波的波长为0.4μm至40μm。因此，这时使表面粗糙度Rz至少在0.4μm以上为宜。
另一方面，在对由压电单晶构成的压电基板502的表面进行粗糙化加工时，有时在加工面形成加工变质层，往往使弹性表面波元件的特性变坏。所用磨料粒子的粒径越大，加工变质层就形成得越深。另外，如增大粗糙度，则压电基板会发生破碎，或产生微裂痕，使可靠性降低。根据本发明人的实验，如将表面粗糙度Rz加工至50μm以上，则基板破碎、特性变坏等现象将频频发生，难以得到内置薄型部件的组件。
相反，若将表面粗糙度减小，则磨削或研磨时的摩擦应力增大，弹性表面波元件501与电路基板507的连接部，即引出电极504与金属凸点505的连接，或者金属凸点505与第1布线图形509的连接往往遭到破坏。另外，磨削或研磨时的发热量增加，发热对弹性表面波元件501会产生不良影响，或在弹性表面波元件501和树脂组成物508的界面上产生裂痕。根据本发明人的实验，如将表面粗糙度Rz加工成0.5μm以下，则这些问题频频发生，难以得到内置薄型部件的组件。
由以上结果，考虑到弹性表面波元件501的特性变坏、压电基板502的破碎、连接可靠性降低等因素时，使弹性表面波元件501的表面粗糙度Rz在0.5μm～50μm的范围内进行磨削或研磨为宜。最好是，不仅使弹性表面波元件501，而且也使热固化性树脂组成物508的表面粗糙度Rz在0.5μm～50μm的范围内进行磨削或研磨。
这样一来，就得到了如图5所示内置弹性表面波元件的组件。
根据本实施形态，借助于用热固化性树脂组成物密封安装了的弹性表面波元件，并将弹性表面波元件的非功能部一侧的面与热固化性树脂组成物一起进行磨削或研磨以形成同一面，可以容易地将以往难以薄型化的弹性表面波元件加工薄，从而可以得到内置薄型弹性表面波元件的组件。
另外，由于借助在弹性表面波元件的表面上形成的功能部形成使得弹性表面波的激励和传播不受妨碍的空间保持结构，可以在弹性表面波元件的功能部一侧的面也充填树脂组成物，因而在磨削或研磨工序中弹性表面波元件不至发生破裂等现象。
另外，通过用膜状树脂组成物构成空间保持结构，可以得到与进行密封的上述树脂组成物的亲和性高、可靠性高的内置弹性表面波元件的组件。
另外，通过将以形成上述同一面的方式形成的弹性表面波元件及热固化性树脂组成物的表面的表面粗糙度Rz设定在0.5μm～50μm的范围内，可得到对弹性表面波元件的特性不至产生影响的内置薄型弹性表面波元件的组件。同时可以得到金凸点的连接可靠性高、能防止基板破碎或变质、可靠性高的内置弹性表面波元件的组件。
还有，在实施形态1中，虽然是将半导体芯片203安装到了支撑体200上的布线图形201上，但也可以像实施形态3所示的那样安装到电路基板507上。同样地，在实施形态3中，虽然是将弹性表面波元件501安装到了电路基板507上，但也可以像实施形态1所示的那样安装到支撑体200上的布线图形201上。
实施例
以下对具体实施例作详细说明。
(实施例1)
对与上述实施形态1对应的实施例进行说明。
首先，叙述图2A所示的、在其表面形成有布线图形201的铜箔支撑体200的制作方法。
对铜箔支撑体200，可以用现有的电路基板用铜箔。利用在电解液中使鼓状电极旋转，连续地卷取在鼓上形成的铜镀层的方法进行制作。选择此时为形成电镀层的电流值、旋转速度等，能够连续地形成任意厚度的铜箔。所用的铜箔厚度为70μm。
然后，在该铜箔支撑体200的表面上形成极薄的有机层，或者同样薄薄地镀上一层镍、锡等异种金属，形成以后转印时的剥离层。虽然不形成剥离层也能转印，但借助于形成剥离层，在刻蚀形成布线图形201时可以防止过度刻蚀。或者不形成剥离层，通过对铜箔支撑体200也稍加刻蚀，也能够将转印的布线图形201掩埋在板状物204中。在本实施例中，在铜箔支撑体200上设置了剥离层，又在其上进行了为形成布线图形的镀铜。铜镀层的厚度为12μm。之后，将铜镀层刻蚀成设定的图形，得到了布线图形201。
在具有由这样制作的铜镀层构成的布线图形201的铜箔支撑体200上，用倒装芯片法安装了半导体芯片203。所使用的半导体芯片203为硅半导体存储器，厚度为0.3mm，平面尺寸为10mm×10mm。
安装方法如下：首先在半导体芯片203的铝电极上键合直径为25μm的金引线(第1键合)，在第1键合的基础上再键合金引线(第2键合)。由此形成了2级突起状的金凸点。因形成的金凸点的高度不统一，所以再通过将金属模具压在半导体芯片上的金凸点组上，施加恒定压力进行使高度均匀化的整平。将附有用以上方法制作的金凸点202的半导体芯片203的金凸点202一侧的面压到在平板上括刷成恒定厚度的导电膏上，在2级突起状的金凸点202的端部涂敷导电膏。
将这样制作的半导体芯片203进行对位，重叠在布线图形201上，再进行加热使导电膏固化，使金凸点202和布线图形201经导电膏进行电连接。(图2B)。
接着，在具有布线图形201的铜箔支撑体200和半导体芯片203之间用液态树脂进行密封。所用树脂是在液态环氧树脂中混入用于控制热膨胀系数的硅石粒子的糊状树脂。通过将该树脂滴入半导体芯片203和布线图形201之间的缝隙内，利用表面张力封入。虽然树脂密封未必是必要的，但通过进行树脂密封，不会因在以后的工序中施加外力而发生由导电膏所致的连接部的不良情况，能增强连接部的机械性能，因此从操作性的观点来看是适宜进行的。
接着，在安装于铜箔支撑体200上的半导体芯片203上重叠由无机填料和热固化性树脂的混合组成物构成的板状物204，借助加热加压将半导体芯片203埋设在板状物204内。
所使用的板状物的制造方法如下。
构成板状物的树脂组成物的配料组分表示如下：
(1)无机填料：
  Al2O3  重量比90％
   (昭和电工(株)制 AS-40，球状12μm)
(2)热固化性树脂：
   液态环氧树脂  重量比9.5％
   (日本列库(株)制 EF-450)
(3)其他：
   碳黑  重量比0.2％
   (东洋碳(株)制)
   偶联剂  重量比0.3％
   (味之素(株)制  钛酸盐系  46B)
将按以上述组成称量后的无机填料和液态热固化性树脂放入设定容量的容器中。然后将该容器置于搅拌混合机上，将容器内的材料混合。所使用的搅拌混合机，使容器本身一边自转，又使容器一边公转，因此即使粘度比较高，也能在大约10分钟的短时间内获得充分的分散状态。
将设定量的这样制得的糊状混合树脂组成物滴在脱模膜上。作为脱模膜，使用了对其表面进行了硅脱模处理的厚度为75μm的聚对苯二甲酸乙二醇酯膜。进而在滴在脱模膜上的树脂组成物上重叠另外的脱模膜，并用压力机加压，使形成设定的厚度。然后将用2片脱模膜夹住的树脂组成物同脱模膜一起加热，在无粘结性的条件下进行热处理。
热处理条件是在120℃的温度下保持15分钟。其后剥离两面的脱模膜，得到厚度为500μm的无粘结性的板状物204。所使用的上述热固化性环氧树脂，由于其固化开始温度为130℃，所以在上述热处理条件下呈未固化状态(B阶段)，能够通过在以后工序中的加热再度融化。
将安装了半导体芯片203的铜箔支撑体200置于金属模具上，进而将上述板状物204放置到它的上面。将金属模具加热至150℃，以9.8×106Pa(100kg/cm2)的压力加压。保持时间为15分钟。据此，如图2D所示，在将半导体芯片203埋设在板状物204内的同时，也使板状物204固化。
接着，从半导体芯片203的背面一侧(与铜箔支撑体200相反的一侧)研磨该半导体芯片内置物。研磨使用通常的研磨机研磨至170μm的厚度。如图2E那样将铜箔支撑体200贴在衬物上进行研磨。这是由于可以防止因研磨时研磨剂和水的浸入使布线图形201受到污染。
研磨至所希望的厚度后，进行清洗，剥离铜箔支撑体200(图2F)。因铜箔支撑体200具有光泽面，所以即使板状物204处于固化状态也能容易地进行剥离。
这样制作的内置极薄的半导体芯片的组件210，因板状物204中含有作无机填料用的氧化铝，所以与现有的玻璃环氧树脂基板相比，获得了约20倍以上的热传导特性。虽然用各种无机填料代替氧化铝同样地制造了内置半导体芯片的组件210，但可知使用AlN、MgO时发挥了比氧化铝的场合为高的热传导特性。
另外，在用非晶质SiO2作板状物204中的无机填料时，可以使板状物204的热膨胀系数接近于硅半导体的热膨胀系数。由此可知，用它作直接安装半导体芯片的倒装芯片用基板也是有希望的。
另外，通过使用有良好热传导性的AlN，可得到与陶瓷基板相近的热传导特性。
另外，在添加BN的场合，可以得到高的热传导特性和低的热膨胀特性。特别是BN的含量在重量比占85％以上时，已知可得到良好的热传导特性，而且价格便宜，所以可望制作高热传导组件。
另外，采取使用SiO2的系列，可得到介电常数比其他填料为低的填料，而且比重也小，因此在移动电话等高频应用方面是有效的。
如图2F那样，通过剥离铜箔支撑体200，可进而在露出的布线图形201上安装半导体芯片或电子部件。据此，可得到以极高密度安装的内置半导体芯片的组件。这时可以根据安装的部件选择无机填料的材料。
还具有如图3所示，可以通过用切片机将内置多个半导体芯片的组件分割成多个，从而简单地得到图3B那样的芯片尺寸封装的特别效果。
另外，在上述实施例中，当在板状物204中埋设安装好的半导体芯片203时，是在150℃的温度下一边加压，一边使其固化。作为另外的实施例，曾试过借助在热固化性树脂的固化开始温度以下的100℃加压2分钟，使热固化性树脂的熔融粘度降低埋设半导体芯片203后，解除压力加热至150℃进行固化。这种场合，与上述实施例一样可以没有问题地制作出内置半导体芯片的组件。
上述另外的实施例是分别进行半导体芯片埋设工序和热固化性树脂固化工序的。由于可以借助于使树脂粘度降低，在短时间内进行必须加压的埋设工序，汇总其后的固化工序进行批量处理，所以可以缩短总的花费时间。
另外，在上述实施例中，用导电膏进行了半导体芯片203的安装，但也可以采用使用焊锡凸点的倒装芯片安装法，或者使用将导电性填料分散其间的热固化性树脂片，利用凸点202的压缩仅使凸点202部分发挥导电性的连接方法。据此，由于在上述铜箔支撑体200和半导体芯片203之间不需要树脂密封，所以在经济上是有利的。
(实施例2)
对与上述实施形态2对应的实施例进行说明。示出了利用采取与实施例1相同的方法制作的研磨完成后的内置半导体芯片的组件201制造有多层结构的内置半导体芯片的组件的实施例。
如图4A所示，利用在实施例1中制作的内置半导体芯片的组件210、电路基板用聚酯胶片401和铜箔405进行多层化。
电路基板用聚酯胶片401使用了在玻璃丝的织物中浸含环氧树脂的B阶段状态的材料。其厚度为100μm。将上述聚酯胶片切割成设定的大小，利用二氧化碳激光器，在间距为0.2mm～2mm的等间隔的位置上形成直径为0.15mm的通孔。
用三根辊将重量比为85％的球形铜粒、重量比为3％的作为树脂组分的双酚A型环氧树脂(埃皮科特828油化壳牌环氧社制)和重量比为9％的缩水甘油基酯类的环氧树脂(YD-171东都化成社制)、重量比为3％的作固化剂用的胺加合物固化剂(MY-24味之素社制)搅拌混合，制得充填通路孔用的导电膏403。用丝网印刷法将这样的导电膏403充填到在聚酯胶片401上形成的通孔内。
如图4A那样，将上述内置半导体芯片的组件210对位后重叠到这样制作的聚酯胶片401的一个面上，将厚度为35μm的、一个面被粗糙化了的铜箔(粗糙化了的面对着聚酯胶片401一侧)对位后重叠在另一个面上，对其进行热压，在170℃的温度下和4.9×106Pa(50kg/cm2)的压力下加热加压60分钟。
据此，聚酯胶片401中的热固化性树脂因加热而固化，内置半导体芯片的组件210和铜箔405得以粘结起来。同时充填到通孔中的导电膏403中的热固化性树脂也被固化，布线图形201和铜箔405的电连接得以进行(图4B)。
利用刻蚀技术刻蚀因聚酯胶片401的固化而粘结了的表层铜箔405，形成布线图形407(图4C)。
作为对由本实施例制作的内置半导体芯片的组件的可靠性评价试验，进行了焊锡回流试验和温度循环试验。焊锡回流试验是利用带式回流试验机在最高温度260℃×10秒钟的高温气氛中通过10次进行的。另外，温度循环试验是以在作为高温的125℃下保持30分钟，然后再在作为低温的-60℃下保持30分钟的工作作为一个循环，反复进行了200个这样的循环。
其结果是，无论在哪一个试验中，本实施例的内置半导体芯片的组件皆未发生裂痕等形状上的变化，用超声探伤装置也看不出特别的异常。由此可知，半导体芯片203和树脂组成物204有牢固的紧密附着。另外，由导电膏403形成的内通路孔的连接电阻几乎保持开始的性能，未发生变化。
另外，通过反复进行在布线图形407一侧的面上进而层叠在通孔中充填了导电膏403的电路基板用聚酯胶片401和铜箔405的工序，可以制作有多层布线结构的内置半导体芯片的组件。由此，能够实现有更高密度的布线的组件。
以上作了说明的实施例和具体实施例，无论哪一个其意图归根到底在于阐明本发明的技术内容，本发明并非仅限定于以这些具体例子进行解释，可在本发明的精神和权利要求范围所述的范围内作种种变化进行实施，应当广义地解释本发明。

Claims (34)

1.一种内置电元件的组件，其特征在于：
它包括布线图形；
安装在上述布线图形上的2个以上的电元件；以及
密封上述电元件的热固化性树脂组成物，
相邻的上述电元件之间的全部区域被上述热固化性树脂组成物填充，
上述2个以上的电元件的上表面和上述热固化性树脂组成物的上表面在同一面上形成。
2.如权利要求1所述的内置电元件的组件，其特征在于：
上述电元件中的至少一个，在上述布线图形一侧的面上具有功能部和连接电极，
上述连接电极与上述布线图形相连接。
3.如权利要求1所述的内置电元件的组件，其特征在于：
上述电元件中的至少一个是从由半导体芯片、芯片电阻器、芯片电容器和芯片电感器组成的族中选出的至少一种。
4.如权利要求1所述的内置电元件的组件，其特征在于：
上述电元件中的至少一个是弹性表面波元件。
5.如权利要求4所述的内置电元件的组件，其特征在于：
上述弹性表面波元件在上述布线图形一侧的面上具有功能部以及为了不妨碍上述功能部的弹性表面波的激励以及传播的空间保持结构。
6.如权利要求5所述的内置电元件的组件，其特征在于：
上述空间保持结构由膜状树脂组成物构成。
7.如权利要求1所述的内置电元件的组件，其特征在于：
形成了上述同一面的上述2个以上的电元件的上表面和上述热固化性树脂组成物的上表面的表面粗糙度Rz都是0.5μm～50μm。
8.如权利要求1所述的内置电元件的组件，其特征在于：
上述热固化性树脂组成物由无机填料和热固化性树脂构成。
9.如权利要求8所述的内置电元件的组件，其特征在于：
上述热固化性树脂的主成分是环氧树脂、酚醛树脂或氰酸盐树脂。
10.如权利要求8所述的内置电元件的组件，其特征在于：
上述无机填料是从由Al2O3、MgO、BN、AlN以及SiO2组成的族中选出的至少一种。
11.如权利要求1所述的内置电元件的组件，其特征在于：
上述布线图形在电路基板的表面形成。
12.如权利要求1所述的内置电元件的组件，其特征在于：
上述布线图形在支撑体的表面形成。
13.如权利要求12所述的内置电元件的组件，其特征在于：
上述支撑体由有机膜或金属箔构成。
14.如权利要求1所述的内置电元件的组件，其特征在于：
上述电元件中的至少一个经金属凸点与上述布线图形相连接。
15.一种内置电元件的组件的制造方法，其特征在于：
它包括在布线图形上安装其一面具有功能部和连接电极的至少一个电元件，并且安装时将上述一面对着上述布线图形一侧的工序；
用热固化性树脂组成物从上述电元件的另一面对上述电元件进行密封的工序；以及
从上述电元件的另一面进行磨削或研磨的工序。
16.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
在上述电元件的连接电极上形成金属凸点，
利用上述金属凸点和导电性粘结剂将上述电元件安装到上述布线图形上。
17.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
在上述电元件的连接电极上形成金属凸点，
利用上述金属凸点和将导电性填料分散其中的薄板将上述电元件安装到上述布线图形上。
18.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
在上述电元件的连接电极上形成金属凸点，
借助于将上述金属凸点和上述布线图形进行超声焊接，将上述电元件安装到上述布线图形上。
19.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
它进而包括在将上述电元件安装到上述布线图形上的工序之后，用上述热固化性树脂组成物密封上述电元件的工序之前，
在上述电元件和上述布线图形之间注入树脂并使之固化的工序。
20.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
借助于将由上述热固化性树脂组成物构成的未固化状态的板状物重叠在上述电元件的另一面上后进行加热加压，来用上述热固化性树脂组成物密封上述电元件。
21.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
借助于将由上述热固化性树脂组成物构成的未固化状态的糊状物在100Pa～10000Pa的减压气氛下从上述电元件的另一面粘附后加热，使上述热固化性树脂组成物固化，来用上述热固化性树脂组成物密封上述电元件。
22.如权利要求21所述的内置电元件的组件的制造方法，其特征在于：
在加压到0.5MPa～1Mpa气氛的容器内进行上述加热。
23.如权利要求20或21所述的内置电元件的组件的制造方法，其特征在于：
上述热固化性树脂组成物至少包含热固化性树脂，上述加热温度在上述热固化性树脂的固化开始温度以下。
24.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
上述热固化性树脂组成物至少包含重量比为70～95％的无机填料和重量比为5～30％的热固化性树脂。
25.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
它进而包括在上述磨削或研磨工序后，相邻的上述电元件之间在厚度方向上切断上述热固化性树脂组成物，按照每个上述电元件进行切割的工序。
26.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
上述布线图形在电路基板的表面形成。
27.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
上述布线图形在支撑体的表面形成。
28.如权利要求27所述的内置电元件的组件的制造方法，其特征在于：
上述支撑体由有机膜或金属箔构成。
29.如权利要求27所述的内置电元件的组件的制造方法，其特征在于：
它进而包括在上述磨削或研磨工序后剥离上述支撑体的工序。
30.如权利要求29所述的内置电元件的组件的制造方法，其特征在于：
它进而包括在剥离上述支撑体的工序之后，
在因剥离而露出的上述布线图形一侧的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和金属箔，在加热加压后刻蚀上述金属箔而形成布线图形的工序。
31.如权利要求27所述的内置电元件的组件的制造方法，其特征在于：
它进而包括在用热固化性树脂组成物密封上述电元件的工序之后，在上述磨削或研磨工序之前，
剥离上述支撑体的工序；以及
在因剥离而露出的上述布线图形一侧的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和金属箔，在加热加压后刻蚀上述金属箔而形成布线图形的工序。
32.如权利要求30或31所述的内置电元件的组件的制造方法，其特征在于：
它进而包括至少一次以上的下述工序：
在对上述金属箔进行刻蚀形成布线图形的工序之后，
在上述刻蚀得到的布线图形一侧的面上，依次层叠具有充填了导电膏的厚度方向上的通孔的电路基板用聚酯胶片和第2金属箔，在加热加压后刻蚀上述第2金属箔而形成第2布线图形的工序。
33.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
同时磨削或研磨上述电元件和上述热固化性树脂组成物，使两者具有相同的高度。
34.如权利要求15所述的内置电元件的组件的制造方法，其特征在于：
借助于利用研磨剂的研磨法进行上述磨削或研磨工序。
CNB018012965A 2000-03-17 2001-03-14 内置电元件的组件及其制造方法 Expired - Fee Related CN1205662C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP76093/2000 2000-03-17
JP76093/00 2000-03-17
JP2000076093 2000-03-17

Publications (2)

Publication Number Publication Date
CN1381069A CN1381069A (zh) 2002-11-20
CN1205662C true CN1205662C (zh) 2005-06-08

Family

ID=18593886

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018012965A Expired - Fee Related CN1205662C (zh) 2000-03-17 2001-03-14 内置电元件的组件及其制造方法

Country Status (6)

Country Link
US (2) US6798121B2 (zh)
EP (1) EP1189272A4 (zh)
KR (1) KR20020005749A (zh)
CN (1) CN1205662C (zh)
TW (1) TW569424B (zh)
WO (1) WO2001069670A1 (zh)

Families Citing this family (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006558A1 (fr) * 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) 2002-04-29 2010-09-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6989122B1 (en) * 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP3739752B2 (ja) 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4314999B2 (ja) * 2003-03-13 2009-08-19 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
JP4177182B2 (ja) * 2003-06-13 2008-11-05 富士通メディアデバイス株式会社 弾性表面波デバイス、そのパッケージ及びその製造方法
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6912805B2 (en) * 2003-06-24 2005-07-05 Chi Lung Ngan Magnetized card holder
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP4180985B2 (ja) * 2003-07-07 2008-11-12 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
JP4207836B2 (ja) * 2003-07-25 2009-01-14 株式会社村田製作所 弾性表面波分波器
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005129610A (ja) * 2003-10-22 2005-05-19 Tdk Corp 電子部品
EP1704592A1 (en) * 2004-01-13 2006-09-27 Infineon Technologies AG Chip-sized filp-chip semiconductor package and method for making the same
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP2005252072A (ja) * 2004-03-05 2005-09-15 Seiko Epson Corp 素子の実装方法及び搬送装置
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
JPWO2005099090A1 (ja) * 2004-04-08 2007-08-16 株式会社村田製作所 弾性表面波フィルタ及びその製造方法
CN1998095B (zh) * 2004-04-20 2010-11-03 视声公司 阵列式超声换能器
US20070222339A1 (en) * 2004-04-20 2007-09-27 Mark Lukacs Arrayed ultrasonic transducer
US20050247039A1 (en) * 2004-05-04 2005-11-10 Textron Inc. Disposable magnetic bedknife
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
JP4752369B2 (ja) 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
US7500307B2 (en) * 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
JP2006135771A (ja) * 2004-11-08 2006-05-25 Renesas Technology Corp 電子部品モジュール
US20060153388A1 (en) * 2005-01-13 2006-07-13 Yu-Tung Huang Integrated and monolithic package structure of acoustic wave device
US20060162850A1 (en) * 2005-01-24 2006-07-27 Micron Technology, Inc. Methods and apparatus for releasably attaching microfeature workpieces to support members
US20090001604A1 (en) * 2005-03-01 2009-01-01 Daisuke Tanaka Semiconductor Package and Method for Producing Same
JP2006245990A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波素子及びその製造方法
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US7224278B2 (en) * 2005-10-18 2007-05-29 Avery Dennison Corporation Label with electronic components and method of making same
CA2935422C (en) 2005-11-02 2019-01-08 Visualsonics Inc. High frequency array ultrasound system
DE102005057400A1 (de) * 2005-11-30 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
US7555826B2 (en) 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI292296B (en) * 2006-01-27 2008-01-01 Au Optronics Corp The fpc having next door to pads can prevent a short circuit
US7382081B2 (en) * 2006-02-27 2008-06-03 Matsushita Electric Industrial Co., Ltd. Electronic component package
DE102006009789B3 (de) 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US7658988B2 (en) * 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
US7570082B2 (en) * 2006-08-15 2009-08-04 International Business Machines Corporation Voltage comparator apparatus and method having improved kickback and jitter characteristics
JP4992908B2 (ja) * 2006-11-13 2012-08-08 株式会社村田製作所 弾性境界波素子、弾性境界波装置及び弾性境界波装置の製造方法
US7701352B2 (en) * 2006-11-22 2010-04-20 Avery Dennison Corporation RFID label with release liner window, and method of making
DE102006058010B9 (de) 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007005345B4 (de) * 2007-02-02 2014-06-18 Seho Systemtechnik Gmbh Verfahren zum Reflow-Löten sowie Vorrichtung zur Durchführung des Verfahrens
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
JP4905550B2 (ja) * 2007-03-01 2012-03-28 株式会社村田製作所 多層配線基板
TW200839903A (en) * 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8192815B2 (en) 2007-07-13 2012-06-05 Apple Inc. Methods and systems for forming a dual layer housing
US7923298B2 (en) 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR101011199B1 (ko) * 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
US8315043B2 (en) * 2008-01-24 2012-11-20 Apple Inc. Methods and systems for forming housings from multi-layer materials
JP5083161B2 (ja) * 2008-04-16 2012-11-28 株式会社村田製作所 電子部品の製造方法及び製造装置
US8646637B2 (en) * 2008-04-18 2014-02-11 Apple Inc. Perforated substrates for forming housings
US8367304B2 (en) * 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
JP4638530B2 (ja) * 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
CN102308375B (zh) 2008-09-18 2015-01-28 视声公司 用于制造超声换能器和其他部件的方法
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
JP4809410B2 (ja) * 2008-09-29 2011-11-09 日本電波工業株式会社 圧電デバイスとその製造方法
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
DE102008055123B3 (de) * 2008-12-23 2010-07-22 Robert Bosch Gmbh Ultraschallwandler zum Einsatz in einem fluiden Medium
US20100159273A1 (en) 2008-12-24 2010-06-24 John Benjamin Filson Method and Apparatus for Forming a Layered Metal Structure with an Anodized Surface
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
DE102009060480A1 (de) * 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
TWI469314B (zh) * 2009-12-18 2015-01-11 Hon Hai Prec Ind Co Ltd 發光二極體的製造方法
EP2526572B1 (en) * 2010-01-19 2019-08-14 LG Innotek Co., Ltd. Package and manufacturing method of the same
US8576561B2 (en) 2010-02-02 2013-11-05 Apple Inc. Handheld device enclosure
US8628836B2 (en) * 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US8489158B2 (en) 2010-04-19 2013-07-16 Apple Inc. Techniques for marking translucent product housings
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
DE102010026843A1 (de) 2010-07-12 2012-01-12 Epcos Ag Modul-Package und Herstellungsverfahren
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
KR101188791B1 (ko) * 2011-04-06 2012-10-10 엠텍비젼 주식회사 Ｎｆｃ 통신을 위한 안테나 내장형 카드형 정보 매체 및 그 제조 방법
US20120301630A1 (en) * 2011-05-25 2012-11-29 Chin-Chun Huang Method for forming flexible printed circuit board
CN102869197A (zh) * 2011-07-05 2013-01-09 毅嘉科技股份有限公司 形成可挠曲电路板的方法
US8759153B2 (en) 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP5892780B2 (ja) * 2011-12-19 2016-03-23 日東電工株式会社 半導体装置の製造方法
US9460972B2 (en) * 2012-01-09 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection
US8872358B2 (en) 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8980687B2 (en) * 2012-02-08 2015-03-17 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
KR101709810B1 (ko) 2012-06-14 2017-03-08 삼성전기주식회사 고주파 인덕터의 제조방법
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
JP6125317B2 (ja) 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
JP2016001685A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
KR102297283B1 (ko) * 2014-06-23 2021-09-03 삼성전기주식회사 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
KR102035378B1 (ko) * 2015-06-08 2019-11-18 주식회사 엘지화학 금속배선층이 형성된 적층체 및 이를 제조하는 방법
JPWO2017006614A1 (ja) * 2015-07-08 2018-03-08 アルプス電気株式会社 高周波モジュール
KR102497583B1 (ko) * 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
WO2017180482A1 (en) 2016-04-11 2017-10-19 Paradromics, Inc. Neural-interface probe and methods of packaging the same
CN106378682B (zh) * 2016-09-30 2018-09-28 西安微电子技术研究所 一种基于环氧树脂包封的待镀电路的加工方法
WO2018183967A1 (en) 2017-03-30 2018-10-04 Paradromics, Inc. Patterned microwire bundles and methods of producing the same
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
CN107745549B (zh) * 2017-09-14 2019-08-13 中北大学 一种增材制造内置电路金属复合板的方法
KR102450597B1 (ko) 2017-09-29 2022-10-07 삼성전기주식회사 코일 부품 및 그의 제조방법
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding
CN109244230B (zh) * 2018-11-09 2024-03-26 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
KR20210155455A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 반도체 패키지
CN115632047A (zh) * 2022-10-08 2023-01-20 华为数字能源技术有限公司 封装结构及电子设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6905500A (zh) * 1969-04-10 1970-10-13
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4808717A (en) * 1986-09-17 1989-02-28 Sumitomo Chemical Company, Limited Thermosetting resin composition
JPH0231437A (ja) 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
US5127158A (en) * 1989-09-06 1992-07-07 Idemitsu Kosan Co., Ltd. Process for producing a printed circuit board with a syndiotactic polystyrene support
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3322440B2 (ja) 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JPH0729927A (ja) 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP3332555B2 (ja) 1993-12-17 2002-10-07 株式会社東芝 半導体装置およびその製造方法
EP0644587B1 (en) 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
JPH0778864A (ja) 1993-09-06 1995-03-20 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
CN1075338C (zh) 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JPH09260432A (ja) 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法
EP1271640A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Mold for manufacturing semiconductor device
JPH1126642A (ja) 1997-07-07 1999-01-29 Fujitsu Ltd 半導体装置及びその製造方法及びその実装構造
JPH1154662A (ja) 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
JPH1167979A (ja) 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
US6300686B1 (en) 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3312876B2 (ja) 1997-10-02 2002-08-12 松下電器産業株式会社 半導体パッケージ及びその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2000058593A (ja) * 1998-08-03 2000-02-25 Nec Corp 表面弾性波素子の実装構造及びその実装方法
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP2000277458A (ja) * 1999-01-19 2000-10-06 Tokyo Electron Ltd クランプ機構及びこれを用いた成膜装置
US20030205192A1 (en) 1999-01-19 2003-11-06 Tokyo Electron Limited Film forming method
JP2000260817A (ja) 1999-03-11 2000-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3339838B2 (ja) 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3833858B2 (ja) 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
WO2001015223A1 (fr) 1999-08-23 2001-03-01 Rohm Co., Ltd. Dispositif semi-conducteur et son procede de fabrication

Also Published As

Publication number Publication date
EP1189272A1 (en) 2002-03-20
EP1189272A4 (en) 2005-03-02
KR20020005749A (ko) 2002-01-17
TW569424B (en) 2004-01-01
US6798121B2 (en) 2004-09-28
CN1381069A (zh) 2002-11-20
US20040040740A1 (en) 2004-03-04
US20020159242A1 (en) 2002-10-31
US7134198B2 (en) 2006-11-14
WO2001069670A1 (fr) 2001-09-20

Similar Documents

Publication Publication Date Title
CN1205662C (zh) 内置电元件的组件及其制造方法
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1237595C (zh) 具有树脂部件作为加固件的焊料球的形成
CN1146988C (zh) 半导体功率器件的封装及其组装方法
CN1221076C (zh) 弹性表面波装置及其制造方法及电子电路装置
CN1161834C (zh) 半导体器件及其制造方法
CN1112724C (zh) 半导体器件及其制造方法
CN1261990C (zh) 带导电体的粘接板、半导体装置的制造方法及半导体装置
CN1171298C (zh) 半导体器件
CN100346473C (zh) 内装半导体的毫米波段模块
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1127429A (zh) 半导体装置
CN1649162A (zh) 光传感器模块
CN1577736A (zh) 内部装有半导体的模块及其制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1855479A (zh) 多层结构半导体模块及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1507150A (zh) 压电部件的制造方法及压电部件
CN1280883C (zh) 半导体装置制造用的粘接片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050608

Termination date: 20200314