DE102005057400A1 - Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse - Google Patents

Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse Download PDF

Info

Publication number
DE102005057400A1
DE102005057400A1 DE102005057400A DE102005057400A DE102005057400A1 DE 102005057400 A1 DE102005057400 A1 DE 102005057400A1 DE 102005057400 A DE102005057400 A DE 102005057400A DE 102005057400 A DE102005057400 A DE 102005057400A DE 102005057400 A1 DE102005057400 A1 DE 102005057400A1
Authority
DE
Germany
Prior art keywords
semiconductor
mold
chip
plastic
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005057400A
Other languages
English (en)
Inventor
Edward Dipl.-Ing. Fürgut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005057400A priority Critical patent/DE102005057400A1/de
Publication of DE102005057400A1 publication Critical patent/DE102005057400A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements (1) mit Kunststoffmasse (3). Dazu weist das Halbleiterbauelement (1) einen Halbleiterchip (4) mit Flipchipkontakten (5) auf seiner aktiven Oberseite (6) auf. Die Flipchipkontakte (5) werden auf Kontaktanschlussflächen (7) einer Verdrahtungsstruktur (8) auf einer Oberseite (9) eines Schaltungsträgers (10) angeordnet. Das Halbleiterbauelement (1) weist eine Kunststoffmasse (3) auf, in der die Flipchipkontakte (5) und die Halbleiterchips (4) eingebettet werden, wobei der Zwischenraum (11) zwischen der Oberseite (6) des Halbleiterchips (4) und der Oberseite (9) des Schaltungsträgers (10) mit der gleichen Kunststoffmasse (3) aufgefüllt wird, in welche die Randseiten (12, 13) und die Rückseite (14) des Halbleiterchips (4) eingebettet sind. Die Kunststoffmasse (3) ist homogen und identisch zusammengesetzt und bildet ein lunkerfreies und kompaktes Gehäusevolumen (15).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse. Dabei weist das Halbleiterbauelement einen Halbleiterchip mit Flipchipkontakten auf seiner aktiven Oberseite aufweist und die Flipchipkontakte werden auf Kontaktanschlussflächen einer Verdrahtungsstruktur auf einer Oberseite eines Schaltungsträgers angeordnet.
  • Beim Herstellen derartiger Halbleiterbauelemente besteht das Problem, dass der Zwischenraum zwischen der Oberseite eines Schaltungsträgers und der Oberseite der Halbleiterchips in Abhängigkeit von den Abmessungen der Flipchipkontakte und in Abhängigkeit von der Anzahl der Flipchipkontakte derart komplex ist, dass dieser Zwischenraum nicht mit einer Standard-Gehäusemasse beim Spritzgussverfahren zuverlässig aufgefüllt werden kann. Vielmehr wird in einem getrennten Präparationsschritt mittels Kapillarwirkung der Zwischenraum zwischen den beiden Oberseiten durch ein Dispens-Verfahren mit Unterfüllmaterial aufgefüllt. Dieses ist ein serieller Prozess, der für jedes der Halbleiterbauelemente einzeln durchgeführt werden muss, bevor der Halbleiterchip auf dem Schaltungsträger in eine Kunststoffmasse eingebettet werden kann.
  • Neben dem Dispens-Verfahren zum seriellen Einbringen eines Unterfüllmaterials in den Zwischenraum zwischen der Oberseite des Schaltungsträgers und der Oberseite des Halbleiterchips mit Flipchipkontakten ist auch ein sogenanntes "Transfer-Undermolden" möglich, bei dem jedoch das Abdichten des Mold werkzeugs kritisch ist und die Funktion der Halbleiterbauelemente durch Verschmutzung des Werkzeugs negativ beeinflusst werden kann. Darüber hinaus kann die Größe des Schaltungsträgers nicht voll genutzt werden, da für das Einbringen des Unterfüllmaterials zwischen der Oberfläche des Halbleiterchips und der Oberfläche des Schaltungsträgers zusätzliche Fläche auf dem Schaltungsträger reserviert werden muss.
  • Auch die Materialauswahl ist beim Transfer-Untermolden wie beim Dispensen stark limitiert und auf entsprechende dünnflüssige Epoxidharze begrenzt. Derartige Epoxidharze sind aus der Druckschrift JP 11263854 bekannt und umfassen neben einem Epoxidharz eine Härterlösung, einen elektrisch nicht leitenden Kohlenstoff und ein anorganisches Füllmaterial, um den thermischen Ausdehnungskoeffizienten des Epoxidharzes in dem Zwischenraum an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials weitgehend anzupassen. Dazu umfasst ferner das Epoxidharz gemäß der obigen Offenbarung von JP 11263854 eine eingeschränkte Anzahl unterschiedlicher Radikale, die ein Vernetzen des Epoxidharzes in Verbindung mit dem Härter ermöglichen.
  • Die 4 bis 6 zeigen die drei Hauptverfahrensschritte, die zur Herstellung derartiger Halbleiterbauelemente mit Kunststoffmasse und Halbleiterchips mit Flipchipkontakten in herkömmlicher Bauweise erforderlich sind.
  • 4 zeigt einen Schaltungsträger 10 mit mehreren Halbleiterbauelementpositionen 17, wobei in jeder der Halbleiterbauelementpositionen 17 Halbleiterchips 4 mit Flipchipkontakten 5 auf Kontaktanschlussflächen 7 der Oberseite 9 des Schaltungsträgers 10 angeordnet sind. Bevor diese Halbleiterchips 4 mit ihren Flipchipkontakten 5 auf dem Schaltungsträger 10 in eine gemeinsame Kunststoffmasse eingebettet werden können, wird ein Unterfüllmaterial einzeln in die Zwischenräume 11 zwischen der Oberseite 6 der Halbleiterchips 4 und der Oberseite 9 des Schaltungsträgers 10 eingebracht. Dadurch ist einerseits ein lunkerfreies Auffüllen des Zwischenraums 11 gewährleistet und andererseits werden die relativ starren Flipchipkontakte 5 derart gestützt, dass sie bei thermischer Belastung weder von ihren Kontaktanschlussflächen 7 auf der Oberseite 9 des Schaltungsträgers 10 noch von ihren Kontaktflächen 21 auf den Oberseiten 6 der Halbleiterchips 4 beim anschließenden Mold-Prozess und/oder bei thermischer Belastung abgerissen werden.
  • 5 zeigt den Schaltungsträger 10 gemäß 4 mit Halbleiterchips 4 in Halbleiterbauelementpositionen 17, wobei der Zwischenraum 11 zwischen dem Halbleiterchip 4 und dem Schaltungsträger 10 mit einem Unterfüllmaterial 22 einzeln aufgefüllt ist. Dazu sind die Abstände a zwischen den Halbleiterchips 4 groß genug gewählt, um entsprechende Werkzeuge zum Einbringen des Unterfüllmaterials 22 in den Zwischenraum 11 in jedem der Halbleiterbauelementpositionen 17 auf dem Schaltungsträger 10 anzuordnen. Erst nachdem jeder einzelne Halbleiterchip 4 mit seinem Halbleitermaterial 16 in den Halbleiterbauteilpositionen 17 durch das Unterfüllmaterial sicher mit den Flipchipkontakten 5 auf den Kontaktanschlussflächen 7 auf der Oberseite 9 des Schaltungsträgers 10 verankert ist, kann dann in einem weiteren Verarbeitungsschritt eine Kunststoffmasse aufgebracht werden.
  • 6 zeigt den Schaltungsträger 10 gemäß 5 nach Einbetten der Halbleiterchips 4 in eine Kunststoffmasse 3 zu einer Verbundplatte 19. Diese Verbundplatte 19 kann dann entlang der mit einer strichpunktierten Linie 23 gekennzeichne ten Trennspuren in einzelne Halbleiterbauelemente 2 aufgetrennt werden, wobei das Gehäusevolumen 15 nachteilig zwei unterschiedliche Materialien in Form des Unterfüllmaterials 22 und des Kunststoffgehäusematerials 3 aufweist.
  • Die Herstellung derartige Halbleiterbauelemente ist aufgrund der erforderlichen Auffüllung des Zwischenraums 11 mit einem Unterfüllmaterial 22 zeitaufwändig und entsprechend teuer.
    •
  • Aufgabe der Erfindung ist es, ein Verfahren anzugehen, das kostengünstig und zuverlässig und für eine Massenproduktion und Parallelfertigung geeignet ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Mit dem erfindungsgemäßen Verfahren wird ein Halbleiterbauelement mit Kunststoffmasse geschaffen, wobei das Halbleiterbauelement einen Halbleiterchip mit Flipchipkontakten auf seiner aktiven Oberseite aufweist. Die Flipchipkontakte sind ihrerseits auf Kontaktanschlussflächen einer Verdrahtungsstruktur auf einer Oberseite eines Schaltungsträgers angeordnet. Dabei weist das Halbleiterbauelement eine Kunststoffmasse auf, in der die Flipchipkontakte und der Halbleiterchip derart eingebettet sind, dass der Zwischenraum zwischen der Oberseite des Halbleiterchips und der Oberseite des Schaltungsträgers mit der gleichen Kunststoffmasse aufgefüllt ist, in welche die Randseiten und die Rückseiten des Halbleiterchips eingebettet sind. Dazu ist die Kunststoffmasse identisch und homogen zusammengesetzt und weist ein lunkerfreies und kompaktes Gehäusevolumen auf.
  • Das Problem der Lunker- und Blasenbildung tritt bisher in den Zwischenräumen zwischen der Oberseite des Halbleiterchips und der Oberseite des Schaltungsträgers dann auf, wenn auf ein serielles Einbringen eines Unterfüllmaterials verzichtet wird, da der Zwischenraum aufgrund der dort angeordneten Flipchipkontakte komplex ist und mit der herkömmlichen Kunststoffmasse mit hohem Füllstoffgrad nicht zuverlässig aufgefüllt werden kann. Des Weiteren sind die herkömmlichen Kunststoffmassen mit Füllmaterialien, wie sie auch aus der oben zitierten Druckschrift zum Stand der Technik bekannt sind, nicht geeignet, um einen Ausgleich von thermischen Spannungen zwischen einem niedrigen Ausdehnungskoeffizienten des Halbleitermaterials und einem hohen Ausdehnungskoeffizienten der umgebenden Kunststoffmasse zu gewährleisten.
  • Die Vorteile des Verfahrens zur Herstellung derartiger Halbleiterbauelements gegenüber bekannten Halbleiterbauelementen liegen auf der Hand, da auf ein Einbringen einer teuren Unterfüllmasse im Zwischenraum zwischen der Oberseite des Halbleiterchips und der Oberseite des Schaltungsträgers zwischen den Flipchipkontakten bei dem erfindungsgemäßen Halbleiterbauelement verzichtet wird.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Kunststoffmasse eine Kunststoffpaste, vorzugsweise eine Silikonpaste, auf. Derartige Pasten können vorteilhaft mit dem sog. Kompressionsmolden eingebracht werden, bei dem die Pasten zunächst beispielsweise auf einen Schaltungsträger in Form eines Nutzens mit einer Vielzahl von Halbleiterbauelementpositionen aufgebracht werden. Anschließend wird der Schaltungsträger in eine entsprechende evakuierbare Pressform eingebracht, in der unter mechanisch aufgebrachtem Pressdruck auf zwei Formhälften und unter gleichzeitiger Evakuierung der mit Kunststoffpaste bzw. Silikonpaste aufgefüllten Kavitäten der Pressform eine nahezu lunkerfreie Einbettung der Halbleiterchips in die Kunststoffmasse erreicht werden kann.
  • Dazu weist die Kunststoffmasse aus einer Silikonpaste nach Aushärtung einen thermischen Ausdehnungskoeffizienten auf, welcher dem thermischen Ausdehnungskoeffizienten des Halbleitermaterials angepasst ist. Darüber hinaus weist die Kunststoffmasse vorzugsweise elektrisch nicht leitende Kohlenstoffpartikel, insbesondere elektrisch nicht leitende Kohlenstoffnanopartikel auf. Da Kohlenstoff in seinem Ausdehnungsverhalten dem Halbleiterchipmaterial nahekommt, bedeutet das Auffüllen der Kunststoffpaste für die Kunststoffmasse eine Anpassung des Ausdehnungsverhaltens der Kunststoffmasse an das Ausdehnungsverhalten des Halbleiterchips.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Kunststoffmasse nicht leitende Keramikpartikel, vorzugsweise elektrisch nicht leitende Keramiknanopartikel als Füllstoff auf. Da derartige Keramikpartikel einen geringeren Ausdehnungskoeffizienten als die Kunststoffmasse aufweisen, wird insgesamt der Ausdehnungskoeffizient der Kunststoffmasse herabgesetzt und dem Ausdehnungskoeffizienten des Halbleitermaterials angenähert.
  • Vorzugsweise ist dabei die Silikonpaste mit Nanopartikeln als Füllstoff vor ihrem Aushärten äußerst dünnflüssig und weist eine geringe Viskosität auf. Dieses hat den Vorteil, dass die Silikonpaste das Auffüllen des Zwischenraums zwischen der Oberseite des Halbleiterchips und der Oberseite des Schaltungsträgers beim Kompressionsmolden unterstützt.
  • Ein Verfahren zur Herstellung von mehreren Halbleiterbauelementen mit in Kunststoffmasse eingebetteten Halbleiterchips mit Flipchipkontakten weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Schaltungsträger mit mehreren Halbleiterbauelementpositionen und Verdrahtungsstrukturen mit Kontaktanschlussflächen in den Halbleiterbauelementpositionen hergestellt. Dabei werden die Kontaktanschlussflächen derart angeordnet, dass sie der Anordnung der Flipchipkontakte auf den aktiven Oberseiten der Halbleiterchips entsprechen. Auf einen derartigen Schaltungsträger werden die Halbleiterchips mit ihren Flipchipkontakten auf die Kontaktanschlussflächen der Verdrahtungsstruktur unter Ausbilden von Zwischenräumen zwischen der Oberseite der Halbleiterchips und der Oberseite der Verdrahtungsstruktur aufgebracht.
  • Die Erfindung kann mit jeder Kunststoffmasse, also mit Duroplasten und mit Thermoplasten durchgeführt werden. Vorzugsweise wird ein Reaktivharz wie Epoxydharz, insbesondere eine gefüllte Silikonpaste geringer Viskosität auf den Schaltungsträger unter Einbetten der Halbleiterchips aufgebracht. Danach wird der Schaltungsträger mit Halbleiterchips und Kunststoffmasse in eine vorgeheizte evakuierbare Pressform für ein Kompressionsmolden eingebracht. Diese Pressform wird unter Erzeugen eines Vakuums durch Evakuierung der Kavität der Pressform und unter Komprimieren der Kunststoffmasse und unter Austreiben von Lunkern und Gaseinschlüssen sowie unter Auffüllen der komplexen Zwischenräume bei fortschreitender Aushärtung der Kunststoffmasse geschlossen gehalten. Anschließend kann die Pressform geöffnet werden und eine Verbundplatte mit Schaltungsträger und mit in eine identisch zusammengesetzte homogene Kunststoffmasse eingebetteter Halbleiterchips und Flipchipkontakte entnommen werden. Schließ lich wird die Verbundplatte in einzelne Halbleiterbauelemente aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass Pasten, insbesondere Silikonpasten verwendet werden können, die mit entsprechenden Füllstoffpartikeln dennoch eine geringe Viskosität und Dünnflüssigkeit aufweisen. Pasten mit hohem Füllstoffanteil von über 40 % können verwendet werden. Füllgrade von ca 80 % können noch funktionieren, ohne dass sich Lunker bilden. Ferner hat die Erfindung den Vorteil, dass eine größere Anzahl an Halbleiterchips auf einem Nutzen angeordnet werden kann, da kein Flächenbedarf für Werkzeuge für ein Einbringen von Unterfüllmaterial vorgesehen werden muss. Schließlich zeichnet sich dieses Verfahren durch parallele Fertigungsschritte aus. Hinzu kommt, dass das Material maximal genutzt wird, da die Pasten gleichmäßig auf den Schaltungsträger ohne Zulauftrichter und andere Hilfsmittel, die bei dem üblichen Spritzgießen erforderlich wären, verteilt wird. Schließlich besteht die Möglichkeit, das Vakuum vor dem endgültigen Schließen der Form zu überprüfen und nachzuregeln, bis die Kunststoffmasse die Form komplett ausfüllt. Ferner kann bei der Form auf Auswurfstifte und andere kostenintensive mechanische Vorrichtungen verzichtet werden.
  • In einer bevorzugten Durchführung des Verfahrens weist die Pressform auf ihrer oberen Innenwand eine plastisch verformbare Folie auf, die sich bis in die Trennfuge der Pressform erstreckt und ein Abdichten der Formhälften beim Kompressionsmolden sichert. Außerdem ist es vorgesehen, dass das Auftrennen der Verbundplatte in Halbleiterbauelemente mittels Sägetechnik erfolgt. Diese Sägetechnik erfordert Sägeblätter, welche sowohl den Kunststoff als auch das Material der Schaltungsplatine durchtrennen können.
  • In einer weiteren alternativen Durchführung des Auftrennens der Verbundplatte in einzelne Halbleiterbauelemente wird eine Laserablation eingesetzt. Diese Laserablation hat den Vorteil, dass eine Verschmutzung des Werkzeugs, wie bei Sägeblättern, nicht auftreten kann und somit eine hohe Anzahl an Halbleiterbauelementen fertiggestellt werden kann, ohne dass Werkzeugreinigungskosten anfallen. Schließlich ist es vorgesehen, dass entweder vor oder nach dem Auftrennen der Verbundplatte in einzelne Halbleiterbauelemente auf die Unterseite der Halbleiterbauelemente oberflächenmontierbare Außenkontakte auf frei zugänglichen Außenkontaktflächen aufgebracht werden. Um diese frei zugänglichen Außenkontaktflächen vor einem Beschichten mit Kunststoffmasse zu schützen, kann bei dem Kompressionsmolden auch die untere Pressformhälfte bzw. die untere Innenseite der Kavität, auf der der Schaltungsträger angeordnet wird, mit einer plastisch verformbaren Folie ausgekleidet sein, in die sich die Unterseite des Schaltungsträgers einprägt.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Schaltungsträger mit Halbleiterchips;
  • 2 zeigt eine schematischen Querschnitt durch den Schaltungsträger gemäß 1 nach Einbetten der Halbleiterchips in eine Kunststoffmasse,
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung.
  • 4 zeigt einen schematischen Querschnitt durch einen Schaltungsträger gemäß dem Stand der Technik mit mehreren Halbleiterbauelementpositionen;
  • 5 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 4 mit Halbleiterchips in den Halbleiterbauelementpositionen;
  • 6 zeigt einen schematischen Querschnitt durch den Schaltungsträger gemäß 5 nach Einbetten der Halbleiterchips 4 in eine Kunststoffmasse.
  • 1 zeigt einen schematischen Querschnitt durch einen Schaltungsträger 10 mit Halbleiterchips 4. Diese Halbleiterchips 4 sind auf einer Verdrahtungsstruktur 8 der Oberseite 9 des Schaltungsträgers 10 in Halbleiterbauelementpositionen 17 angeordnet. Die Halbleiterchips 4 weisen auf ihrer aktiven Oberseite 6 Flipchipkontakte 5 auf, die in den Halbleiterbauteilpositionen 17 auf Kontaktanschlussflächen 7 auf der Oberseite 9 des Schaltungsträgers 10 angeordnet sind. Durch die Flipchipkontakte 5 entsteht nach dem Aufbringen der Halbleiterchips 4 auf den Schaltungsträger 10 ein Zwischenraum 11 zwischen der Oberseite 6 des Halbleiterchips 4 und der Oberseite 9 des Schaltungsträgers 10. Dieser Zwischenraum 11 ist relativ komplex und sehr eng, was durch die Höhe der Flipchipkontakte 5 bestimmt wird.
  • Für die Vorbereitung eines erfindungsgemäß vorgesehenen Kompressionsmoldens wird nun auf den Schaltungsträger 10 mit Halbleiterchips 4 eine Kunststoffmasse aufgebracht, die anschließend in einer evakuierbaren Pressform die Kunststoffmasse mechanisch in ihre Endform presst und gleichzeitig durch die Evakuierung der Kavität der Pressform dafür sorgt, dass Blasenbildungen oder Lunkerbildungen insbesondere in dem engen Zwischenraum 11 vermieden werden.
  • 2 zeigt einen schematischen Querschnitt durch den Schaltungsträger 10 gemäß 1 nach Einbetten der Halbleiterchips 4 in eine Kunststoffmasse 3 und nach Ausbilden einer Verbundplatte 19. Diese Kunststoffmasse 3 ist vorzugsweise eine Silikonpaste mit geringer Viskosität und mit Füllstoffpartikeln, welche den thermischen Ausdehnungskoeffizienten der Silikonpaste bzw. der ausgehärteten Silikonmasse dem Ausdehnungskoeffizienten des Halbleiterchips 4 anpasst. Dazu weisen diese Füllstoffe elektrisch nicht leitende Keramikpartikel oder Kohlenstoffpartikel, insbesondere Nanopartikel auf. Der Schaltungsträger 10 wird mit der aufgebrachten Kunststoffmasse 3 von geringer Viskosität in die Pressform für ein Kompressionsmolden eingebracht.
  • Nach dem Kompressionsmolden ist der Zwischenraum 11 mit Kunststoffmasse 3 aufgefüllt und die Rückseiten 14 sowie die Randseiten 12 und 13 der Halbleiterchips 4 sind in Kunststoffmasse 3 eingebettet. Dabei kann die Pressform auf der oberen Innenwand ihrer Kavität eine plastisch verformbare Folie aufweisen, welche das Abdichten der Form unterstützt. Ferner kann auf der Unterseite eine plastisch verformbare Folie angeordnet sein, welche Außenkontaktflächen des Schaltungsträgers 10 vor einem Benetzen durch die Kunststoffmasse 3 während des Kompressionsmoldens schützt.
  • Beim Kompressionsmolden wird gleichzeitig das Vakuum überprüft, um sicherzustellen, dass alle Blasen und Lunker entfernt werden, bevor die Kunststoffmasse ausgehärtet ist. Die Verbundplatte 19 wird nach dem Aushärten der Silikonmasse aus der Form entnommen und in einzelne Halbleiterbauelemente 1 entlang der strichpunktierten Linien 23 getrennt. Dabei kann der Zwischenraum zwischen benachbarten Halbleiterchips gegenüber dem Verfahren nach dem Stand der Technik weiter reduziert werden, da keine Werkzeuge zum seriellen Anbringen eines Unterfüllmaterials in den Zwischenraum 11 zwischen der Oberseite 6 der Halbleiterchips und der Oberseite 9 des Schaltungsträgers erforderlich sind.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 1 gemäß einer Ausführungsform der Erfindung. In diesem Fall wurden auf entsprechende Außenkontaktflächen 18 auf der Unterseite 24 des Schaltungsträgers 10 Außenkontakte 20 in Form von Lotkugeln aufgebracht. Mit diesen aufgebrachten Lotkugeln kann das Halbleiterbauelement 1 auf einer übergeordneten Schaltungsplatine oberflächenmontiert werden.
    • 1
    Halbleiterbauelement (1. Ausführungsform)
    2
    Halbleiterbauelement (Stand der Technik)
    3
    Kunststoffmasse
    4
    Halbleiterchip
    5
    Flipchipkontakt
    6
    aktive Oberseite
    7
    Kontaktanschlussfläche
    8
    Verdrahtungsstruktur
    9
    Oberseite des Schaltungsträgers
    10
    Schaltungsträger
    11
    Zwischenraum
    12
    Randseite des Halbleiterchips
    13
    Randseite des Halbleiterchips
    14
    Rückseite des Halbleiterchips
    15
    Gehäusevolumen
    16
    Halbleitermaterial
    17
    Halbleiterbauteilposition
    18
    Außenkontaktfläche
    19
    Verbundplatte
    20
    Außenkontakt
    21
    Kontaktfläche
    22
    Unterfüllmaterial
    23
    strichpunktierte Linie
    24
    Unterseite des Schaltungsträgers
    a
    Abstand

Claims (6)

  1. Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1) mit Kunststoffmasse (3), wobei die Halbleiterbauelemente (1) Halbleiterchips (4) mit Flipchipkontakten (5) aufweisen, und wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Schaltungsträgers (10) mit mehreren Halbleiterbauelementpositionen (17) und Verdrahtungsstrukturen (8) mit Kontaktanschlussflächen (7) in den Halbleiterbauelementpositionen (17), wobei die Kontaktanschlussflächen (7) derart angeordnet werden, dass sie der Anordnung der Flipchipkontakte (5) entsprechen; – Aufbringen der Halbleiterchips (4) mit ihren Flipchipkontakten (5) auf die Kontaktanschlussflächen (7) der Verdrahtungsstruktur (8) unter Ausbilden von Zwischenräumen (11) zwischen den Oberseiten (6) der Halbleiterchips (4) und der Verdrahtungsstruktur (8); – Aufbringen einer Kunststoffmasse auf den Schaltungsträger (10) unter Einbetten der Halbleiterchips (4); – Einbringen des Schaltungsträgers (10) mit der Kunststoffmasse in eine vorgeheizte evakuierbare Pressform zum Kompressionsmolden; – Schließen der Pressform unter Erzeugen eines Vakuums in der Kavität der Pressform und unter Komprimieren der Kunststoffmasse, unter Auffüllen von Zwischenräumen (11) bei fortschreitender Aushärtung der Kunststoffmasse, – Öffnen der Pressform und Entnehmen einer Verbundplatte (19) mit Schaltungsträger und mit in eine Kunststoffmasse (3) eingebetteten Halbleiterchips (4) und Flipchipkontakten (5); – Auftrennen der Verbundplatte (19) in einzelne Halbleiterbauelemente (1).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Vakuum in der Pressform beim Kompressionsmolden überwacht wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Pressform auf ihrer oberen Innenwand eine plastisch verformbare Folie aufweist, die sich bis in die Trennfuge der Pressform erstreckt und eine Abdichtung der Formhälften beim Pressverfahren sichert.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Kunststoffmasse (3) eine Silikonpaste eingesetzt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Auftrennen der Verbundplatte (19) in einzelne Halbleiterbauelemente (1) mittels Sägetechnik oder Laserablation erfolgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass vor oder nach dem Auftrennen der Verbundplatte (19) in einzelne Halbleiterbauelemente (1) auf die Unterseite der Halbleiterbauelemente (1) oberflächenmontierbare Au ßenkontakte (20) auf frei zugänglichen Außenkontaktflächen (19) aufgebracht werden.
DE102005057400A 2005-11-30 2005-11-30 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse Ceased DE102005057400A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005057400A DE102005057400A1 (de) 2005-11-30 2005-11-30 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005057400A DE102005057400A1 (de) 2005-11-30 2005-11-30 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse

Publications (1)

Publication Number Publication Date
DE102005057400A1 true DE102005057400A1 (de) 2006-12-14

Family

ID=37440123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005057400A Ceased DE102005057400A1 (de) 2005-11-30 2005-11-30 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse

Country Status (1)

Country Link
DE (1) DE102005057400A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016665B4 (de) * 2007-04-10 2010-11-11 Infineon Technologies Ag Verkapselungsverfahren und Vorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11263854A (ja) * 1998-03-17 1999-09-28 Unitika Ltd 金属ラミネート用白色フィルム
EP1189272A1 (de) * 2000-03-17 2002-03-20 Matsushita Electric Industrial Co., Ltd. Module mit eingebauten elektronischen elementen und ihre herstellung
DE10137184A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US20040032013A1 (en) * 2002-08-15 2004-02-19 Cobbley Chad A. Semiconductor dice packages employing at least one redistribution layer and methods of fabrication
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
EP1589797A2 (de) * 2004-04-19 2005-10-26 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren eines laminierten Substrats, und Herstellungsvorrichtung einer Halbleiteranordnung für ein Modul und darin angewendetes laminiertes Substrat

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11263854A (ja) * 1998-03-17 1999-09-28 Unitika Ltd 金属ラミネート用白色フィルム
EP1189272A1 (de) * 2000-03-17 2002-03-20 Matsushita Electric Industrial Co., Ltd. Module mit eingebauten elektronischen elementen und ihre herstellung
DE10137184A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US20040032013A1 (en) * 2002-08-15 2004-02-19 Cobbley Chad A. Semiconductor dice packages employing at least one redistribution layer and methods of fabrication
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
EP1589797A2 (de) * 2004-04-19 2005-10-26 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren eines laminierten Substrats, und Herstellungsvorrichtung einer Halbleiteranordnung für ein Modul und darin angewendetes laminiertes Substrat

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016665B4 (de) * 2007-04-10 2010-11-11 Infineon Technologies Ag Verkapselungsverfahren und Vorrichtung
US7915089B2 (en) 2007-04-10 2011-03-29 Infineon Technologies Ag Encapsulation method

Similar Documents

Publication Publication Date Title
DE10213296B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE10355065B4 (de) Verfahren zum Vergießen mit Harz sowie Harzmaterial für das Verfahren
DE102010038826B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE112014000756B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102006017116B4 (de) Vorrichtung und Verfahren zur Herstellung eines Gegenstands mittels Moldingtechnik insbesondere mittels eines Transfermoldingprozesses
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE102004021927B4 (de) Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE10355068A1 (de) Integriertes Schaltkreispackage mit vergrößerter Chip-Klebefläche
DE102013013842B4 (de) Verfahren zum Herstellen von Metall-Keramik-Substraten sowie Metall-Keramik-Substrat
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102005057400A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffmasse
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102012107399B4 (de) Verfahren zum Herstellen von Metall-Keramik-Substraten sowie Metall-Keramik-Substrat
DE19908474A1 (de) Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht sowie Vorrichtung zur Durchführung des Verfahrens
DE102004040414A1 (de) Verdrahtungssubstrat eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte und Verfahren zur Herstellung desselben
DE10250911B4 (de) Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
DE10201204A1 (de) Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
WO2024099704A1 (de) Elektronikvorrichtung und verfahren zum herstellen einer elektronikvorrichtung
DE102021120935B4 (de) Verfahren zum Formen eines Halbleiter-Leistungsmoduls
EP1466364B1 (de) Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection