CN100438007C - 互连衬底和半导体器件 - Google Patents

互连衬底和半导体器件 Download PDF

Info

Publication number
CN100438007C
CN100438007C CNB2006100068156A CN200610006815A CN100438007C CN 100438007 C CN100438007 C CN 100438007C CN B2006100068156 A CNB2006100068156 A CN B2006100068156A CN 200610006815 A CN200610006815 A CN 200610006815A CN 100438007 C CN100438007 C CN 100438007C
Authority
CN
China
Prior art keywords
interconnection
interconnect substrate
component
insulation film
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100068156A
Other languages
English (en)
Other versions
CN1819176A (zh
Inventor
小川健太
塚野纯
前田武彦
下户直典
山道新太郎
马场和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1819176A publication Critical patent/CN1819176A/zh
Application granted granted Critical
Publication of CN100438007C publication Critical patent/CN100438007C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/10—Services
    • G06Q50/26—Government or public services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B31/00—Predictive alarm systems characterised by extrapolation or other computation using updated historic data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Business, Economics & Management (AREA)
  • Manufacturing & Machinery (AREA)
  • Strategic Management (AREA)
  • Human Resources & Organizations (AREA)
  • Economics (AREA)
  • Tourism & Hospitality (AREA)
  • Marketing (AREA)
  • General Business, Economics & Management (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Development Economics (AREA)
  • General Health & Medical Sciences (AREA)
  • Educational Administration (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Emergency Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Primary Health Care (AREA)
  • Game Theory and Decision Science (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Operations Research (AREA)
  • Quality & Reliability (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种互连衬底具有：基底绝缘膜，在其下表面中具有凹陷部；位于凹陷部中的第一互连；形成在基底绝缘膜中的通路孔；以及第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，其中互连衬底包括：由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形；以及翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成。

Description

互连衬底和半导体器件
技术领域
本发明涉及用于承载半导体芯片的互连衬底以及使用这种互连衬底的半导体芯片。
背景技术
近年，作为由于半导体器件的高性能设计、多功能设计和高密度设计引起的端子数量的增加和更窄的间距的结果，在其上贴装半导体器件的用于封装的互连衬底比以前更需要提供高密度和精细窄间距设计。
迄今为止，一种内建印制衬底(build-up printed substrate)作为广泛应用的用于封装的互连衬底经常被提及，这种衬底是一种多层互连衬底。在这种内建印制衬底中，树脂层作为基底核心衬底形成在其上形成有互连的玻璃环氧树脂印制衬底的两个表面上，并且在这些树脂层内，通过光刻工艺和激光工艺形成通路孔，然后通过镀的工艺和光刻工艺形成互连层和通路导体。多层互连结构可以根据需求通过重复树脂层形成步骤和互连层与通路导体形成步骤来形成。
然而，该内建印制衬底具有如下问题：由于使用低耐热的玻璃环氧树脂印制衬底作为基底核心衬底，在多层结构的形成和半导体芯片的运载过程中由于受热而易于产生变形，诸如：收缩、翘曲、波状。
另一方面，JP2000-3980A(专利文献1)公开了一种用于封装的互连衬底，在该互连衬底中，内建层叠结构形成在由金属片制成的基本衬底上。
图9(a)到图9(d)的每一个都示出了该用于封装的互连衬底的制造工艺图。首先，如图9(a)所示，绝缘层502形成在金属片501上，通路孔503形成在该绝缘层502中。接下来，如图9(b)所示，互连图形504形成在其中形成有通路孔503的绝缘层502上。接下来，如图9(c)所示，绝缘层506形成在互连图形504上，并且达到互连图形504的倒装芯片焊盘部分505形成在该绝缘层506中。最后，如图9(d)所示，从下表面一侧开始蚀刻金属片501，并形成衬底加固体507和外部电极端子508。
然而，由于在该用于封装的互连衬底中，外部电极端子508是通过金属片501的蚀刻形成的，所以由于受蚀刻期间侧面蚀刻的质量控制的限制，难以使外部电极端子508之间的间距变窄。此外，当该用于封装的互连衬底被贴装到外部板和器件上时，在结构上，应力集中在外部电极端子508和绝缘层502之间的界面上，因此引起易于出现开路故障的问题，因此，不能获得足够的可靠性。
在JP2002-198462A(专利文献2)中公开了能够解决传统技术中的上述问题的用于封装的互连衬底。
将通过使用图10(a)和图(b)来描述这种基本结构和它的制造方法。首先，电极602形成在由金属片等制成的支撑板601上，并且形成绝缘层603从而覆盖该电极。接下来，达到电极602的通路孔604形成在该绝缘层603中，并且形成互连605从而掩埋该通路孔。该互连605通过掩埋在通路孔中的导体连接到电极602(图10(a))。多层互连结构可以通过按要求重复用于形成绝缘层、通路孔和互连的步骤来形成。接下来，如果10(b)所示，通过使用蚀刻法选择性地去除部分支撑板601来暴露出电极602，并形成支撑体606。互连衬底607可以使用这种方式来形成。尽管在此描述了形成焊盘状电极图形的情况，但是也能以同样的方式形成线性互连图形。
可以通过在支撑体606中使用诸如金属的耐热材料来抑制互连衬底的热变形，并且可以通过为绝缘层使用具有所需机械强度的树脂材料来获得强度极好的互连衬底。此外，因为在诸如电极和互连的导体层的周围被掩埋在绝缘层中的状态下，下表面是暴露的，所以在贴装期间施加在导体层上的应力被抑制，因此可以增加贴装的可靠性。
同时，在JP2004-179647A(专利文献3)中公开了适用于上述互连衬底的绝缘层材料。为了提供具有高可靠性的互连衬底和半导体封装的目的，其中抑制了由于重复施加热应力而形成裂纹，该文献公开了如下绝缘层，其具有3到100μm的膜厚、在23℃时不低于80MPa的断裂强度、以及当用″a″表示在-65℃时的断裂强度和用″b″表示在150℃时的断裂强度时不大于4.5的比值(a/b)。除此之外，指定了在150℃时的弹性模量优选地不小于2.3GPa。此外，该文献公开了当用″c″表示在-65℃时的弹性模量和用″d″表示在150℃时的弹性模量时，比值(c/d)被指定为不大于4.7。此外，此文献公开了比值(a/b)被指定为不大于2.5或者比值(a/b)被指定为大于2.5但不大于4.5，并且比(a/b)和比(c/d)之差的绝对值被指定为不大于0.8。
然而，具有如专利文献2描述的结构的互连衬底仍具有在制造后出现翘曲的问题，尽管其根据绝缘材料的特性具有很好的耐热性和机械强度。例如，从生产率的观点出发，在形成其中把对应于目标互连衬底的区域单元作为块排列在一个衬底中的块衬底的情况中，以整个该块衬底被弯曲的方式出现翘曲。该块衬底在制造之后被运输、并且在半导体芯片贴装在块衬底上之后被切割并分成对应于目标互连衬底的单个的目标封装。在那种情况下，块衬底的翘曲降低了运输效率，并且难以执行半导体衬底的精确贴装，因此引起了在生产能力、成品率和连接可靠性的降低。
发明内容
因此，鉴于上述问题，本发明的目的是提供具有足够机械强度但是弯曲被控制的互连衬底以及使用该互连衬底的半导体器件。
本发明包括项目1到22中描述的以下方面。
1.一种互连衬底，包括：
基底绝缘膜，在其下表面中具有凹陷部，
位于凹陷部中的第一互连，
形成在基底绝缘膜中的通路孔，以及
第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，
其中该互连衬底包括
由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形，以及
翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成。
2.根据项目1所述的互连衬底，其中第一互连图形具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比(Y/X)，并且翘曲控制图形具有Y分量与X分量的小于1的分量比(Y/X)。
3.一种互连衬底，包括：
基底绝缘膜，在其下表面中具有凹陷部，
位于凹陷部中的第一互连，
形成在基底绝缘膜中的通路孔，以及
第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，
其中该互连衬底包括
由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形并且具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比(Y/X)，以及
翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中，并且具有Y分量与X分量的小于1的分量比(Y/X)。
4.根据项目1、2或者3所述的互连衬底，其中第一互连图形具有沿第一方向延伸的线性图形和沿第二方向延伸的线性图形的总和与整个第一互连图形的不小于60％的面积比。
5.根据项目2到4中的任何一个所述的互连衬底，其中第一互连图形的分量比(Y/X)不小于55/45。
6.根据项目1到5中的任何一个所述的互连衬底，其中翘曲控制图形是垂直于第二方向的线性图形或者线与间隔图形。
7.根据项目1到6中的任何一个所述的互连衬底，其中翘曲控制图形由与第一互连图形相同的材料制成，并且与第一互连图形具有相同的厚度。
8.根据项目1到7中的任何一个所述的互连衬底，其中翘曲控制图形至少包括由位于基底绝缘膜的下表面中的凹陷部中的虚拟互连形成的图形。
9.一种包括衬底区域单元的互连衬底，衬底区域单元对应于根据项目1到8中的任何一个所述的互连衬底，其中这些衬底区域单元形成为以块排列。
10.根据项目9描述的互连衬底，在衬底区域单元的阵列区域的外围部分中，还包括位于基底绝缘膜的下表面中的凹陷部中的块图形。
11.根据项目10描述的互连衬底，其中块图形由与第一互连图形相同的材料制成，并且与第一互连图形具有相同的厚度。
12.根据项目9、10或者11描述的互连衬底，包括第一翘曲控制图形和第二翘曲控制图形作为翘曲控制图形，其中第一翘曲控制图形由位于衬底区域单元内的虚拟互连形成，第二翘曲控制图形位于衬底区域单元的阵列区域的外围部分中。
13.根据项目12描述的互连衬底，其中第二翘曲控制图形包括如下图形，在该图形中，以块排列包括垂直于第二方向的线与间隔图形的区域单元。
14.根据项目1到13中的任何一个描述的互连衬底，其中第一互连的下表面与基底绝缘膜的下表面齐平。
15.根据项目1到13中的任何一个描述的互连衬底，其中第一互连的下表面处于基底绝缘膜的下表面之上的位置。
16.根据项目1到15中的任何一个描述的互连衬底，其中基底绝缘膜由耐热树脂制成。
17.根据项目1到15中的任何一个描述的互连衬底，其中基底绝缘膜由纤维加固树脂复合材料制成。
18.根据项目1到17中的任何一个描述的互连衬底，还包括阻焊剂层，其以覆盖第二互连的一部分并且使其剩余部分暴露的方式来形成。
19.根据项目1到17中的任何一个描述的互连衬底，还包括一个或者多个互连结构层，其包括位于基底绝缘膜的上表面侧的绝缘层、在绝缘层中形成的通路孔、以及经由通路孔内的导体连接到下层互连并且形成在绝缘层的上表面上的上层互连。
20.根据项目19描述的互连衬底，还包括阻焊剂层，其以覆盖上层互连的一部分并且使其剩余部分暴露的方式来形成。
21.一种半导体器件，包括根据项目1到20中的任何一个描述的互连衬底和贴装在该互连衬底上的半导体芯片。
22.根据项目21描述的半导体器件，其中半导体芯片贴装在互连衬底的下表面侧，并且连接到第一互连。
根据本发明，能够提供一种具有足够机械强度但翘曲被控制的互连衬底。结果，半导体芯片贴装步骤中的可转移性得以改善并且生产率能够改善。同时，可以提供具有高可靠性的半导体器件。
附图说明
图1是根据本发明的互连衬底的实施例的截面图；
图2是根据本发明的互连衬底的另一实施例的截面图；
图3是根据本发明的互连衬底的另一实施例的截面图；
图4(a)和4(b)是根据本发明的互连衬底的另一实施例的平面图；
图5(a)和5(b)是根据本发明的互连衬底的另一实施例的部分放大的视图；
图6是根据本发明的半导体器件的实施例的截面图；
图7是根据本发明的半导体器件的另一实施例的截面图；
图8(a)到8(e)是根据本发明的互连衬底的制造工艺的截面图；
图9(a)到9(d)是传统互连衬底的说明图；
图10(a)和10(b)是互连衬底的基本结构的说明图；
图11(a)和11(b)是用来解释本发明中图形的X分量和Y分量的平面图；以及
图12(a)和12(b)是用来解释本发明中图形的边界的平面图。
具体实施方式
在下文中将会描述本发明的优选实施例。
互连衬底的基本结构
首先，将通过使用图1所示的实施例来描述本发明的互连衬底的基本结构。
本实施例的互连衬底具有：基底绝缘膜111、位于该基底绝缘膜的下表面一侧的下层互连112、形成在基底绝缘膜中的通路孔113和经由该通路孔内的导体连接到下层互连并且形成在基底绝缘膜的上表面上的上层互连114。下层互连112位于基底绝缘膜111的下表面的凹陷部111a内。在基底绝缘膜111上，以使上层互连114的一部分暴露并且覆盖其剩余部分的方式形成阻焊剂层115，暴露的部分可以用作焊盘电极。在需要时提供阻焊剂层115并且可以被省略。
因为本发明的互连衬底中的下层互连112是以掩埋基底绝缘膜111的下表面的凹陷部111a的方式提供的，因此减小了施加于下层互连的应力和应变，从而应力集中可以被减小，并且由此可以得到高的连接可靠性。该下层互连的宽度可以适当地设定在例如10到500μm的范围内。该宽度可以优选地设定在15到500μm的范围内，更加优选地在20到100μm的范围内，并且典型地在20到40μm的范围内。
从生产率和易于处理的观点出发，优选地以平板的形式提供这样的互连衬底，其中形成对应于目标互连衬底的区域单元使其以块排列在一个衬底内(下文中称作块衬底)。同时，从半导体芯片的贴装期间的可操作性的观点出发，所有这些区域单元在相同方向上排列是优选的。
然而，在这样的块衬底中，当其不具有根据本发明的结构时易于产生诸如翘曲和波状的衬底变形。特别地，易于产生如下翘曲，该翘曲以在下层互连形成侧上形成凹谷的方式弯曲，并且这样的翘曲的发生显著降低了块衬底的可转移性以及在贴装半导体芯片步骤中的芯片贴装精确度。具体地，当为了在形成下层互连的一侧的块衬底的表面上贴装半导体芯片时，衬底以形成下层互连的一侧面向上方的方式摆放，在X-Y直角坐标系统中，存在在Y方向上形成的多个下层互连的情况下，衬底以其在X方向上的两侧升高的方式翘曲。
认为块衬底的这种翘曲是由如下事实引起的，即基底绝缘膜111的下表面一侧上的凹陷部111a中的下层互连112的排列不均匀地提供给基底绝缘膜的下表面一侧。认为在制造工艺期间施加的热和压力产生的应力不均匀地分布在基底绝缘膜内的上表面侧和下表面侧，这产生了引起衬底中的翘曲的应变。因为下层互连是以掩埋基底绝缘膜的下表面内的凹陷部的方式提供的，所以不但互连的上表面，而且互连的侧表面的周围也与基底绝缘膜接触，因此与绝缘膜的接触面积很大，因而整个基底绝缘膜上的应变增加。
为了防止这样的衬底翘曲，在本发明中提供了翘曲控制图形，这将会在稍后描述。该翘曲控制图形可以通过位于基底绝缘膜的下表面的凹陷部中的图形来形成(下文中称为凹陷部内图形)。具体地，该翘曲控制图形可以通过虚拟互连的图形来形成，并且在需要时由位于形成下层互连的区域的外围部分中的支撑图形来形成。由于构图可以与下层互连同时进行，所以这些图形可以容易地形成。
为了防止由传统结构中的支撑体引起衬底的变形，在本发明中，能够在互连衬底的外围部分中提供具有块图形的支撑图形来代替传统结构的支撑体。因为构图可以与下层互连同时进行，所以能够以与互连的形成同样的精度来形成该支撑图形，而不添加复杂的步骤。因为传统结构的支撑体形成在互连衬底的外围边缘区域的整个表面上，易于产生由支撑体的材料与基底绝缘膜的材料之间的热膨胀系数的差异引起的应变，从而引起衬底变形。因为根据本发明的支撑图形具有由多个支撑区域单元形成的块图形，所以它能够有效地抑制诸如波状的衬底变形，同时加固衬底和增加其形状保持能力。认为这是因为由热膨胀系数的差异引起的应力被块图形适当地分散了。组成该支撑图形的每一个支撑区域单元可以形成为实体图形。然而，如接下来将要描述的，由具有方向性的图形，诸如线与间隔的图形形成的支撑区域单元可以作为用于抑制下层互连引起的上述翘曲的翘曲控制图形。
如图1所示，在位于基底绝缘膜111的下表面的凹陷部111a内的互连112中，该互连的下表面是暴露的，其位于基底绝缘膜的下表面上方并且组成了互连衬底的下表面的一部分。也就是说，在互连衬底的基底绝缘膜的下表面上形成了凹陷部，下层互连的下表面构成了凹陷部的下表面。下层互连的下表面构成凹陷部的下表面处的凹陷部的深度例如可以设定在大约0.5到10μm。使用该凹陷部，能够防止凸点位置的偏差或者其错位，其结果是能够在具有窄间距焊盘的半导体芯片的连接中增加位置精准度和可靠性。如果凹陷部太浅，则不能充分得到上述效果。如果凹陷部太深，则充分的连接变得困难，并且在要提供底部填充的情况中，底部填充会变得困难。
下层互连112可以由金属制成，诸如Cu、Ni、Au、Al、Pd和Ag，并且下层互连的厚度例如可以设定在2到20μm。下层互连可以具有层叠结构。在图1中，下层互连112具有在下层侧具有蚀刻阻挡层112a的两层结构。该蚀刻阻挡层由例如Ni、Au或者Pd制成，并且可以防止在支撑板的蚀刻去除步骤中下层互连的蚀刻，这将会在随后描述。
从要求的互连衬底特性以及膜材料的强度、可加工性和制备等观点出发，基底绝缘膜111的厚度例如可以设定在3到100μm。如果基底绝缘膜的厚度太小，则得到足够强度变得不可能。如果基底绝缘膜的厚度太大，则通路孔的微加工可操作性将降低。根据期望的特性，诸如耐热性和机械强度，基底绝缘膜的材料可以从各种树脂和树脂合成材料中选择。
通路孔113形成在基底绝缘膜111的凹陷部111a上方的区域中。根据半导体封装的类型，通路孔的直径例如设定在大约30到80μm。在通路孔内部，掩埋导电材料使其与下层互连连接。
在基底绝缘膜111的上表面上形成上层互连，其经由通路孔内的导电材料导通到下层互连。该上层互连可以与通路孔内的导电材料整体地形成，并且上层互连的厚度例如可以设定在2到20μm。同时，在基底绝缘膜111的上表面上，以使上层互连的一部分暴露并且覆盖其剩余部分的方式来形成阻焊剂115，并且上层互连的暴露的部分形成焊盘电极。阻焊剂层的厚度例如可以设定在2到40μm。
如图2所示，本发明的互连衬底可以具有多层的结构，在该结构中在基底绝缘膜111和上层互连114上形成层间绝缘膜116、通路孔117和第二上层互连118。能够以与上述的上层互连114相同的方式形成的第二上层互连118经由通路孔117内的导电材料导通到上述的上层互连114。在层间绝缘层116的上表面上，以使第二上层互连118的一部分暴露并且覆盖其剩余部分的方式形成阻焊剂115，并且第二上层互连的暴露部分形成焊盘电极。阻焊剂层的厚度例如可以设定在2到40μm。
除上述的多层互连衬底之外，通过进一步提供层间绝缘膜、通路孔和上层互连，本发明的互连衬底可以具有包含多层层间绝缘膜的多层互连结构。输入到半导体芯片的信号的数量可以通过形成多层互连结构来增加。
如图3所示，本发明的互连衬底可以具有下层互连的下表面与基底绝缘膜111的下表面齐平的结构。在该结构中，当通过使用凸点来贴装具有窄间距的焊盘的半导体芯片时，能够得到用于凸点位置的偏差的足够裕度，并且连接可靠性可以改善。同时，本发明的互连衬底可以具有下层互连的下端从基底绝缘膜的下表面突出的结构。翘曲控制图形和支撑图形
如上所述，要由本发明控制的互连衬底的翘曲被认为是由位于基底绝缘膜的下表面的凹陷部中的下层互连的图形(下文中称为下层互连图形)引起的。在下层互连形成的X-Y直角坐标系统中的一个坐标分量大于另一个坐标分量的图形的情况下，易于发生互连衬底的这种翘曲。也就是说，在图形的X分量和Y分量中，当Y分量与X分量的比(Y/X)(下文中称为图形分量比(Y/X))大于1时，在互连衬底中易于发生翘曲。
本发明的图形的X分量和Y分量分别表示X-Y直角坐标系中图形剖面线的X分量和Y分量。该图形剖面线对应于凹陷部内的图形部件(例如，下层互连)与基底绝缘膜之间的切线。例如，在图11(a)所示的图形中，L1到L4表示剖面线，在图11(b)所示的图形中，L1到L8表示剖面线。上述的图形分量比(Y/X)表示规定图形的剖面线的Y分量(绝对值)的总和与其X分量(绝对值)的总和的比。
在互连衬底中，下层互连的图形分量比(Y/X)越大，例如图形分量比(Y/X)不小于55/45，进一步地不小于60/40，尤其不小于70/30，越容易产生翘曲，并且翘曲形成的程度越大。因此，在图形分量比(Y/X)大于1的情况下，典型是在不小于55/45的情况下，进一步是在不小于60/40的情况下，尤其是不小于70/30的情况下，本发明能够产生足够的效果。该图形分量比(Y/X)的上限例如可以设定在不大于85/15。如果该比太高，则形成用于制作需要的电路的互连衬底会变得很困难。
本发明对如下互连衬底是有效的：在下层互连图形中，以下层互连图形的整个面积为基础，沿X方向延伸的线性图形和沿Y方向延伸的线性图形的总的面积比不小于60％，进一步不小于70％，尤其是不小于80％。面积比是基于衬底的平面上由图形自身占据的面积的比。也就是说，在衬底的平面上，线性图形的上述面积比例意味着沿X方向延伸的线性图形和沿Y方向延伸的线性图形总的占据面积与下层互连图形的整个占据面积的比。当沿X方向延伸或者沿Y方向延伸的线性图形与其他的图形是连续的时，两个图形之间的边界是有关的线性图形的宽度方向上的分割线，其是沿X方向和沿Y方向的分割线中的任何一条。图12(a)和图12(b)示出了当在X方向上或Y方向上延伸的线性图形和倾斜图形是连续的时的分割线。
在本发明中，为了抑制由于如上述的下层互连图形的不均匀的坐标分量产生的互连衬底的翘曲，提供了翘曲控制图形。根据本发明的翘曲控制图形位于基底绝缘膜的下表面的凹陷部中，并且图形分量比(Y/X)优选地小于1。从有效抑制翘曲的观点出发，该图形分量比优选地不大于30/70，更优选地不大于20/80。特别地，从良好的翘曲控制能力和易于图形形成的观点出发，优选地，可以使用与Y方向交叉的线性图形形成的翘曲控制图形，并且典型地，可以使用与Y方向垂直的线性图形或者线与间隔的图形(Y分量为0)。因为线与间隔的图形对翘曲的抑制有很大的作用，所以能够使其占据比相对的小，并且因而从下层互连的高密度设计观点出发，线与间隔的图形也是有利的。
在本发明的互连衬底中，凹陷部内图形的图形分量比(Y/X)，特别是由放置在一起的翘曲控制图形和下层互连图形组成的图形的图形分量比(Y/X)优选地在70/30到30/70的范围内，更优选地在65/35到35/65的范围内，更加优选地在60/40到40/60的范围内，最优选地在55/45到45/55的范围内。如果该图形分量比(Y/X)太高，则不可能得到足够的图形控制效果。相反，如果图形分量比(Y/X)太低，则存在由于翘曲控制图形引起的翘曲的出现的可能性。
根据本发明的翘曲控制图形，由于下层互连图形的不均匀坐标分量引起的应力可以通过抵消被减弱，互连衬底的翘曲可以被抑制。同时，认为因为使用与引起翘曲的下层互连相同的方式在基底绝缘膜的下表面侧上提供翘曲控制图形，所以翘曲控制图形对抵消应力的效果高。因为互连衬底的翘曲被抑制，所以在贴装半导体芯片的步骤中互连衬底的转移能力能够被改善，并且生产量能够被改善。此外，在半导体芯片的贴装步骤中，能够改善贴装精准度，其结果是能够改善成品率和连接可靠性。
本发明的互连衬底中的下层互连的面积占据率优选地在5％到70％的范围内，更优选地在10％到60％的范围内，最优选地在15％到45％的范围内。如果该面积占据率太低，则得到期望的高密度互连将会变得不可能。如果该面积占据率太高，则从加工准确度的观点出发，保证互连线之间的绝缘将会变得困难。在本发明的互连衬底中，当互连衬底的下层互连具有这样的面积占据率时，翘曲变得易于产生，并且本发明可以充分展现出翘曲控制图形对这样的翘曲的作用。
面积占据率指互连衬的平面内的一个分量单元中下层互连占据的面积与形成下层互连的区域面积的百分比。形成下层互连的区域指环绕下层互连的最小面积的长方形内的面积。分量单元指互连衬底或者对应于该互连衬底的衬底区域的单元，其中该互连衬底用在其上贴装一个规定的半导体芯片或者一组这样的半导体芯片的目标半导体封装中。
在形成对应于目标互连衬底的区域单元(上述的分量单元)使其以块排列在衬底上的块衬底中，凹陷部内图形(包括下层互连、翘曲控制图形和支撑体图形)的面积占据率优选地在10％到70％的范围内，更优选地在20％到60％的范围内，最优选地在25％到50％的范围内。在该情况中的面积占据率指凹陷部内图形占据的面积与块衬底的整个平面的面积的百分比。如果该面积占据率太低，则获得高密度互连将会变得不可能，并且同时，足够的翘曲控制将会变得困难。如果该面积占据率太高，则从加工准确度的观点出发，保证互连线之间的绝缘将会变得困难，并且同时，诸如互连衬底的波状的变形变得易于发生。
上述的翘曲控制图形可以通过位于基底绝缘膜的下表面的凹陷部中的凹陷部内图形来形成。在该凹陷部内图形中，位于形成下层互连的区域中的虚拟互连的图形可以用作翘取控制图形。此外，如果有必要，在凹陷部内图形中，位于形成下层互连的区域的外围部分中的支撑图形可以用作翘曲控制图形。
虚拟互连的翘曲控制图形(第一翘曲控制图形)可以位于形成下层互连的区域内的空地中。通过在该空地中形成翘曲控制图形，可以抑制整个互连衬底的翘曲，并且同时可以保证均匀的互连分布。结果，高精确度的下层互连的形成变得可能，并且能够抑制衬底的平面的诸如波状的变形。对于第一翘曲控制图形，构图可以与下层互连同时进行，并且第一翘曲控制图形的材料和厚度能够以与下层互连的材料和厚度相同的方式来设定。第一翘曲控制图形的宽度、长度和形状可以根据下层互连的图形来设定。
另一方面，支撑图形的翘曲控制图形(第二翘曲控制图形)可以位于形成下层互连的区域的外围部分中。从改善互连密度的观点出发，在不能充分保证提供第一翘曲控制图形的区域的情况下，可以通过提供支撑图形的第二翘曲控制图形来执行有效的翘曲控制。因为第二翘曲控制图形位于形成下层互连的区域的外围部分中，所以能够充分保证该形成区域，而不限制下层互连的互连密度。对第二翘曲控制图形，构图可以与下层互连同时进行，并且第二翘曲控制图形的材料和厚度能够以与下层互连的材料和厚度相同的方式来设定。第二翘曲控制图形的宽度、长度和形状可以根据下层互连和第一翘曲控制图形的图形来设定。对于第二翘曲控制图形，图形密度可以根据衬底的分量单元(产品部件)内的下层互连图形的图形密度来适当地设定，并且可以通过提供具有至少与下层互连图形的互连密度相同水平的图形密度的图形区域，来执行有效的翘曲控制。
图4(a)和4(b)示出了根据本发明的互连衬底(块衬底)的实施例的平面图，图5(a)和5(b)示出了位于互连衬底的外围区域202中的支撑图形。
在该实施例中，如图4(a)所示，互连衬底的分量单元201(产品部件)是以块排列的，并且支撑图形形成在包围分量单元的块阵列的周围的外围区域202中。该支撑图形具有翘曲控制图形。互连衬底的分量单元指对应于互连衬底的衬底区域的单元，该互连衬底用在其上贴装有一个规定的半导体芯片或者一组这样的半导体芯片的目标半导体封装中。通过在一个衬底中如此提供对应于目标互连衬底的多个分量单元，在互连衬底的转移期间的处理将会变得容易，并且同时半导体封装的生产率也可以被改善。
位于外围区域202中的支撑图形具有保持互连衬底(块衬底)形状的加固体的作用，并且还可以用作转移期间的控制裕度(grippingmargin)和密封期间的啮住裕度(nipping margin)。如图4(a)所示，支撑图形可以形成在块衬底的外围边缘的区域中。此外，如图4(b)所示，支撑图形也可以形成在格子形的区域中。如上所述，如果支撑图形形成在形成区域的整个表面上，即称作实体图形的图形，则在衬底中易于产生变形。因此，支撑图形优选地形成为包括多个图形单元(支撑区域单元)的块图形。作为该块图形，每一个图形单元都可以形成为图5(b)所示的圆形、多边形等形状的实体图形。此外，如图5(a)所示，每一个图形单元是小的图形单元的集合是可行的。图5(a)中所示的后一种形式可以用作翘曲控制图形。
作为块衬底的具体的例子，对于图4(a)中所示的块衬底，能够把块衬底的轮廓尺寸例如设定在190mm×65mm，并且衬底分量单元201的轮廓尺寸例如设定在12mm×13mm。在衬底的外围区域202中，图5(a)中所示的翘曲控制图形，即包括以块排列的线与间隔图形(线宽：30μm，间隔宽：30μm)的图形单元301的图形以包围以块排列的衬底分量单元201的方式形成。线与间隔图形具有抑制由下层互连引起的互连衬底翘曲的作用，并且图形单元301的块阵列具有防止由支撑图形引起衬底平面的变形的作用。在该实施例中，图5(b)中所示的块图形能够进一步以环绕以块排列的衬底分量单元201的方式布置在图5(a)所示的块图形内部。这两种块图形的占据率和部件可以根据期望的效果来设定。
在该实施例中，提供了作为翘曲控制图形的线与间隔图形，并且同时，由多个图形单元即块图形的集合组成了整个支撑图形。如果实体图形的支撑体形成在互连衬底的外围边缘区域的整个表面，那么易于产生衬底平面的变形。然而，可以通过采用这样的块图形来抑制衬底平面的变形。认为由图形单元之间不提供支撑图形的区域来释放应力。
互连衬底的翘曲在半导体封装的制造期间的衬底转移步骤中引起很大问题。尤其是在具有互连衬底的多个分量单元201的矩形块衬底在下层互连面向上的情况下在纵向(图中的X方向)上转移的情况中，如果块衬底翘曲使得其纵向的两侧升高，那么使用现有的转移设备的转移方法，衬底的转移将变得很困难。在发生这样的翘曲的情况下，下层互连在Y方向上形成得多，也就是说，下层互连图形的Y分量大于其X分量(Y/X＞1)。在这样的块衬底中，通过在X方向上多形成翘曲控制图形，也就是说，通过使翘曲控制图形的X分量大于其Y分量(Y/X＜1)，互连衬底的翘曲可以通过用翘曲控制图形产生的应力抵消下层互连产生的应力来抑制。其结果是，互连衬底的转移可以很容易地进行，并且具有很好的准确度，半导体封装的生产率能够被改善，并且产品的可靠性能够被改善。
基底绝缘膜
在下文中，将描述在本发明中作为基底绝缘膜的优选的树脂材料。
在本发明中用于基底绝缘膜的材料可以根据诸如耐热性和机械强度等期望的特性从各种树脂材料中选择。例如，从机械强度和耐热性的观点出发，使用在耐热树脂内包含加固材料的复合树脂材料是可行的，优选的是纤维加固树脂复合材料。由玻璃或者芳族聚酰胺制成的加固纤维可以适合地用作加固材料，并且使用具有玻璃转变温度不低于规定温度、优选地不低于150℃的树脂作为耐热树脂是可行的。玻璃转变温度是根据JIS C6481的，并且可以通过DMA(动态机械分析)方法来测量。环氧树脂、聚酰亚胺树脂、氰酸盐树脂和液晶聚合物可以列举出来作为该耐热树脂。从复合树脂的制造的观点出发，当考虑加固纤维的浸注性(impregnatability)时，适合使用环氧树脂。从通过使用激光等方法形成令人满意的精细通路孔的观点出发，加固纤维的直径优选地不大于10μm。
通过在考虑到上述树脂材料制成的基底绝缘膜的厚度方向上的热膨胀系数、弹性模量、断裂强度和这些特性的温度相关性的情况下控制物理特性，通过防止由于重复的热载荷和热退化引起的出现裂纹来改善可靠性是可行的，所述裂纹诸如互连中的开路故障。例如，通过设定膜厚度在20到100μm和采用下面的条件，能够提供具有优良的机械性能和耐热行的互连衬底。顺便说明，绝缘膜的弹性模量和断裂强度可以通过根据“JPCA标准，内建互连衬底JPCA-BU01，4.2章”对1cm宽的矩形测试片进行拉力测试来测量。
(1)厚度方向上的热膨胀系数：不大于90ppm/K，
如果温度是t℃时的弹性模量用Dt来表示，则温度是t℃时的断裂强度用Ht来表示，
(2)D23≥5GPa，
(3)D150≥2.5GPa，
(4)D-65/D150≤3.0，
(5)H23≥140MPa，
(6)H-65/H 150≤2.3。
通过满足条件(1)，由于重复的热应力引起的厚度方向上的应变应力可以被消除，并且可以防止在互连中的开路故障。通过满足条件(2)，充分保证半导体封装的组装期间互连衬底的转移性是可能的。通过满足条件(3)，可以保证充分的线焊能力。因为满足了D150≥2.5GPa和耐热树脂的玻璃转变温度不小于150℃，所以可以得到好的线焊能力。通过满足条件(4)，因为由温度差异引起的弹性模量的小变化，所以能够减小由于重复加热和冷却步骤引起的应变应力，并且因而抑制半导体封装的翘曲。通过满足条件(5)，可以抑制基底绝缘膜的断裂，并且因而能够充分保证半导体封装的组装期间互连衬底的可操作性和可转移性。通过满足条件(6)，因为由温度差异引起的断裂强度的小变化，所以可以充分保证基底绝缘膜在诸如线焊那样的高温处理步骤中的耐久力。
除上述的树脂材料外，可以使用JP2004-179647A中公开的树脂材料。也就是说，从通过抑制由于重复施加热应力引起的裂纹的出现来获得优良可靠性的半导体封装的观点出发，可以使用如下树脂材料，其具有3到100μm的膜厚度，23℃时不小于80MPa的断裂强度，以及当-65℃时的断裂强度为″a″和150℃时的断裂强度为″b″时不大于4.5的比值(a/b)。除了这些条件外，具有在150℃时的弹性模量不小于2.3GPa的树脂材料优选地被使用。此外，除了这些条件之外，当-65℃时的弹性模量为″c″和150℃时的弹性模量为″d″时，具有比值(c/d)不大于4.7的树脂材料优选地被使用，此外，可以优选地使用如下树脂材料，其具有不大于2.5的比值(a/b)，或者大于2.5但不大于4.5的比值(a/b)，并且比值(a/b)与比值(c/d)之间的差的绝对值不大于0.8。上述的纤维加固树脂复合材料或者耐热树脂本身可以用作这样的树脂材料。
半导体器件的结构
接下来，将描述半导体器件的结构。
图6示出了半导体器件的例子。在该实施例中，凸点121连接到互连衬底110的下层互连112，并且电连接到该凸点的半导体芯片120位于互连衬底的下表面侧上。硅芯片可以用来作为半导体芯片，其中硅芯片上形成了诸如LSI的集成电路。底部填充122形成在半导体芯片和互连衬底之间。另一方面，焊球131位于互连衬底110的上层互连114的暴露部分上，即，在焊盘电极部分上。该焊球经由上层互连114、通路孔中的导体、下层互连112和凸点121电连接到互连芯片120的电极。具有该结构的半导体封装经由焊球131贴装在外部板上(未示出)。
在上述的结构中，需要时进行成型，并且可省略。当需要保护和加固半导体芯片时，能够以覆盖半导体芯片的方式用成型树脂涂覆半导体芯片。尽管在本实施例中半导体芯片经由凸点贴装在互连衬底上，并且经由焊球贴装在板上，但是仍然可以通过线焊方法和带式焊接(tape bonding)方法来提供这些连接。
图7示出了本发明的半导体器件的另一个实施例。在该实施例中，半导体芯片130还贴装在互连衬底110的上表面上，并且其他的结构与上述的例子相同。该半导体芯片130经由凸点132连接到上层互连114。也就是说，互连衬底的上表面侧上的半导体芯片130的电极经由凸点132、上层互连114、通路孔中的导体、下层互连112和凸点121电连接到下表面侧上的半导体芯片120的电极。并且具有该结构的半导体封装经由焊球131贴装在外部板(未示出)上。在该实施例中，两个半导体芯片可以贴装在一个互连衬底上。
在上述的实施例中，在上层互连侧上的互连衬底的表面面向外部板的贴装表面的情况下，进行贴装。然而，也可以在下层互连侧的互连衬底的表面面向外部板的贴装表面的情况下进行贴装。对于具有参考图2描述的多层互连结构的互连衬底，以与上述实施例的同样的方式，可以在板上贴装半导体芯片和贴装封装。还能够通过线焊方法和带式焊接方法来提供半导体芯片贴装在互连衬底上时的连接和贴装有半导体芯片的互连衬底被贴装在板上时的连接。
制造互连衬底的方法
下文中将描述制造互连衬底的方法。图8(a)到8(e)是图1所示的互连衬底的制造工艺的剖面图。
首先，如图8(a)所示，制备由诸如不锈钢、Cu和Cu合金制成的支撑板141，并且在该支撑板上形成了具有对应于下层图形、翘曲控制图形和支撑图形的开口图形的抗蚀层142。在该开口图形中，通过例如镀的法，依次形成高蚀刻速率层112c、蚀刻阻挡层112a和图形主体层112b。例如，单个Cu层、单个Ni层以及由Cu层和Ni层组成两层镀层可以用做高蚀刻速率层112c，并且高蚀刻速率层的厚度例如可以设定在0.5到10μm。例如，由Ni、Au、Pd等制成的镀层可以用作蚀刻阻挡层112a，并且该蚀刻阻挡层的厚度例如可以设定在0.1到7μm。例如，由Cu、Ni、Au、Al、Pd等制成的镀层可以用作图形主体层112b，并且该图形主体层的厚度可以例如设定在2到20μm。高蚀刻速率层和蚀刻阻挡层的材料可以在考虑到支撑板的材料的蚀刻速率的前提下适当选取。作为材料组合的优选例子，对于由不锈钢制成的支撑板，Au镀层可以用作蚀刻阻挡层，对于由铜或者铜合金制成的支撑板，Ni镀层可以用作蚀刻阻挡层。Ni镀层具有防止高温时焊料扩散的功能。因为这个原因，为了防止半导体器件贴装步骤和半导体封装的贴装步骤中焊料扩散，Ni层可以位于图形主体层112b和蚀刻阻挡层112a之间。
接下来，如图8(b)所示除去抗蚀层142后，以覆盖下层互连112、翘曲控制图形(未示出)和支撑图形(未示出)的方式在支撑板114上形成基底绝缘膜111。例如，该基底绝缘膜111可以通过在支撑板上黏着绝缘树脂膜、在例如100到400℃下挤压并固化10分钟到2小时来形成。之后，通过激光处理方法在下层互连112上方的区域中的基底绝缘膜111中形成通路孔113。
接下来，如图8(d)所示，导电材料掩埋在通路孔113中，并且上层互连114形成在基底绝缘膜111上。通路孔113中的导电材料和上层互连114可以通过形成由Cu、Ni、Au、Al、Pd等制成的镀层和构图该镀层来形成。其厚度例如可以设定在2到20μm。接下来，以覆盖部分上层互连114并使其剩余部分暴露的方式形成厚度大约5到40μm的阻焊剂层115。该阻焊剂层可以省略。在不形成该阻焊剂层的情况下，能够通过如下步骤在支撑板上形成上述的多层互连结构：在基底绝缘膜上形成层间绝缘膜使其覆盖整个上层互连114、在该层间绝缘膜中形成的通路孔、在该通路孔中掩埋导电材料和形成第二上层互连。
接下来，如图8(e)所示，通过化学蚀刻或者抛光来去除支撑板114的整体，从而暴露出下层互连112的下表面。接下来，高蚀刻速率层112c通过蚀刻被去除。其结果是，可以得到图1所示的实施例的互连衬底。当支撑板和高蚀刻速率层是由同种材料制成时，一个蚀刻处理就足够了。
顺便提及，在提供蚀刻阻挡层112a作为最下层而不形成高蚀刻速率层112c的情况中，通过蚀刻去除支撑体后可以得到图3所示的实施例的互连衬底。
因为用于互连的导电材料是通过电解电镀方法形成在支撑板上的，并且考虑到形成互连衬底后易于去除支撑板，支撑板141优选地由导电材料制成，尤其是金属材料。为了保证互连衬底形成期间和形成之后的足够强度，支撑板的厚度可以设定在大约0.1到1mm。如果该厚度太小，则不能保证足够的强度。如果该厚度太大，则重量增加并且可操作性降低。同时，翘曲和波状在衬底中变得易于出现，并且优良互连的形成变得困难。支撑板的材料不局限于导电材料和金属材料，还可以使用由绝缘材料制成的板，诸如硅片、玻璃、陶瓷和树脂。当使用绝缘材料制成的支撑板时，在抗蚀层142形成之后，可以通过非电解镀的方法形成互连的导电层。代替这种方法的是，在形成抗蚀层142和然后通过诸如非电解镀的方法、溅射法和蒸发法的膜形成方法形成覆盖其的导电下层的步骤之后，可以通过电解电镀方法形成互连的导电层。
通过使用上述形成的互连衬底和众所周知的方法，例如，如上面的图6或者图7所示，用凸点贴装半导体芯片，需要时形成底部填充，此外，如果需要，用铸模树脂进行密封，由此可形成半导体封装。得到的半导体封装可以通过众所周知的方法贴装到外部板上。

Claims (22)

1.一种互连衬底，包括：
基底绝缘膜，在其下表面中具有凹陷部，
位于凹陷部中的第一互连，
形成在基底绝缘膜中的通路孔，以及
第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，
其中该互连衬底包括
由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形，以及
翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中形成所述第一互连的区域内的空地中或者位于形成所述第一互连区域的外围部分中，并且以抑制互连衬底在第一方向的两侧向底侧翘曲的方式形成，
其中第一互连图形具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比Y/X，并且翘曲控制图形具有Y分量与X分量的小于1的分量比Y/X，其中每个所述图形的X分量和Y分量分别与X-Y直角坐标系中图形剖面线的X分量和Y分量相同。
2.根据权利要求1的互连衬底，其中包括所述翘曲控制图形的全部图形与所述第一互连图形的总图形分量比Y/X的范围是70/30至30/70。
3.一种互连衬底，包括：
基底绝缘膜，在其下表面中具有凹陷部，
位于凹陷部中的第一互连，
形成在基底绝缘膜中的通路孔，以及
第二互连，其经由通路孔内的导体连接到第一互连并且形成在基底绝缘膜的上表面上，
其中该互连衬底包括
由第一互连形成的第一互连图形，其至少包括沿垂直于第一方向的第二方向延伸的线性图形并且具有沿第二方向延伸的Y分量与沿第一方向延伸的X分量的大于1的分量比Y/X，以及
翘曲控制图形，其位于基底绝缘膜的下表面中的凹陷部中形成所述第一互连的区域内的空地中或者位于形成所述第一互连区域的外围部分中，并且具有Y分量与X分量的小于1的分量比Y/X，其中上述图形的X分量和Y分量分别与X-Y直角坐标系中图形剖面线的X分量和Y分量相同，以及
其中包括所述翘曲控制图形的全部图形与所述第一互连图形的总图形分量比Y/X的范围是70/30至30/70。
4.根据权利要求1的互连衬底，其中第一互连图形具有沿第一方向延伸的线性图形和沿第二方向延伸的线性图形的总和与整个第一互连图形的面积比不小于60％。
5.根据权利要求2的互连衬底，其中第一互连图形的分量比Y/X不小于55/45。
6.根据权利要求1的互连衬底，其中翘曲控制图形是垂直于第二方向的线性图形或者包括线与间隔的图形。
7.根据权利要求1的互连衬底，其中翘曲控制图形由与第一互连图形相同的材料制成，并且与第一互连图形具有相同的厚度。
8.根据权利要求1的互连衬底，其中翘曲控制图形至少包括由位于基底绝缘膜的下表面中的凹陷部中的虚拟互连形成的图形。
9.一种包括衬底区域单元的互连衬底，衬底区域单元对应于根据权利要求1或3的互连衬底，其中这些衬底区域单元形成为以块排列。
10.根据权利要求9的互连衬底，在衬底区域单元的阵列区域的外围部分中，还包括位于基底绝缘膜的下表面中的凹陷部中的块图形。
11.根据权利要求10的互连衬底，其中块图形由与第一互连图形相同的材料制成，并且与第一互连图形具有相同的厚度。
12.根据权利要求9的互连衬底，包括第一翘曲控制图形和第二翘曲控制图形作为翘曲控制图形，其中第一翘曲控制图形由位于衬底区域单元内的虚拟互连形成，第二翘曲控制图形位于衬底区域单元的阵列区域的外围部分中。
13.根据权利要求12的互连衬底，其中第二翘曲控制图形包括如下图形，在该图形中，以块排列包括垂直于第二方向的包括线与间隔的图形的区域单元。
14.根据权利要求1的互连衬底，其中第一互连的下表面与基底绝缘膜的下表面齐平。
15.根据权利要求1的互连衬底，其中第一互连的下表面处于基底绝缘膜的下表面之上的位置。
16.根据权利要求1的互连衬底，其中基底绝缘膜由耐热树脂制成。
17.根据权利要求1的互连衬底，其中基底绝缘膜由纤维加固树脂复合材料制成。
18.根据权利要求1的互连衬底，还包括阻焊剂层，其以覆盖第二互连的一部分并且使其剩余部分暴露的方式来形成。
19.根据权利要求1的互连衬底，还包括一个或者多个互连结构层，其包括位于基底绝缘膜的上表面侧的绝缘层、在绝缘层中形成的通路孔、以及经由通路孔内的导体连接到下层互连并且形成在绝缘层的上表面上的上层互连。
20.根据权利要求19的互连衬底，还包括阻焊剂层，其以覆盖上层互连的一部分并且使其剩余部分暴露的方式来形成。
21.一种半导体器件，包括根据权利要求1的互连衬底和贴装在该互连衬底上的半导体芯片。
22.根据权利要求21的半导体器件，其中半导体芯片贴装在互连衬底的下表面侧，并且连接到第一互连。
CNB2006100068156A 2005-02-07 2006-02-07 互连衬底和半导体器件 Active CN100438007C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005031100 2005-02-07
JP2005031100A JP4768994B2 (ja) 2005-02-07 2005-02-07 配線基板および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101610659A Division CN101673724B (zh) 2005-02-07 2006-02-07 互连衬底和半导体器件

Publications (2)

Publication Number Publication Date
CN1819176A CN1819176A (zh) 2006-08-16
CN100438007C true CN100438007C (zh) 2008-11-26

Family

ID=36919062

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006100068156A Active CN100438007C (zh) 2005-02-07 2006-02-07 互连衬底和半导体器件
CN2008101610659A Active CN101673724B (zh) 2005-02-07 2006-02-07 互连衬底和半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008101610659A Active CN101673724B (zh) 2005-02-07 2006-02-07 互连衬底和半导体器件

Country Status (5)

Country Link
US (1) US7745736B2 (zh)
JP (1) JP4768994B2 (zh)
KR (1) KR100688385B1 (zh)
CN (2) CN100438007C (zh)
TW (1) TWI299553B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008071963A (ja) * 2006-09-14 2008-03-27 Denso Corp 多層配線基板
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US8227703B2 (en) * 2007-04-03 2012-07-24 Sumitomo Bakelite Company, Ltd. Multilayered circuit board and semiconductor device
KR20080111701A (ko) 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP5150578B2 (ja) * 2008-08-08 2013-02-20 株式会社東芝 半導体装置及びその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
US8710629B2 (en) * 2009-12-17 2014-04-29 Qualcomm Incorporated Apparatus and method for controlling semiconductor die warpage
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
CN102376675B (zh) * 2010-08-04 2015-11-25 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP5860256B2 (ja) * 2011-09-26 2016-02-16 京セラサーキットソリューションズ株式会社 配線基板
US20130293482A1 (en) * 2012-05-04 2013-11-07 Qualcomm Mems Technologies, Inc. Transparent through-glass via
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI543311B (zh) * 2012-07-31 2016-07-21 聯發科技股份有限公司 半導體封裝基座的製造方法
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
JP2014138017A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法
SG11201506659RA (en) * 2013-02-21 2015-09-29 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
US9224709B2 (en) * 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
TWI616979B (zh) * 2014-03-14 2018-03-01 Toshiba Memory Corp 半導體裝置及其製造方法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
KR20170000458A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 기판 스트립
JP6512610B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US9909862B2 (en) 2016-06-13 2018-03-06 Google Llc Curved array of light-emitting elements for sweeping out an angular range
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
JP7414597B2 (ja) 2020-03-12 2024-01-16 キオクシア株式会社 配線形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276091A (zh) * 1997-10-17 2000-12-06 伊比登株式会社 封装基板
US6175157B1 (en) * 1997-03-21 2001-01-16 Rohm Co., Ltd. Semiconductor device package for suppressing warping in semiconductor chips
CN1494133A (zh) * 2002-10-30 2004-05-05 矽品精密工业股份有限公司 一种防止翘曲现象发生的基板
US20040212091A1 (en) * 2003-04-25 2004-10-28 Shinko Electric Industries Co., Ltd. Semiconductor device substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273243A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 半導体パッケージ
JP3066251B2 (ja) 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JPH11177191A (ja) 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2000003980A (ja) 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000353863A (ja) 1999-06-09 2000-12-19 Hitachi Telecom Technol Ltd プリント配線板構造とこのプリント配線板構造の反り防止方法
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
JP2002033555A (ja) 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
JP3546961B2 (ja) * 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP3841079B2 (ja) 2002-11-12 2006-11-01 日本電気株式会社 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
US20040089470A1 (en) * 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
JP2004235601A (ja) * 2002-12-06 2004-08-19 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4649098B2 (ja) * 2003-07-07 2011-03-09 セイコーエプソン株式会社 配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175157B1 (en) * 1997-03-21 2001-01-16 Rohm Co., Ltd. Semiconductor device package for suppressing warping in semiconductor chips
CN1276091A (zh) * 1997-10-17 2000-12-06 伊比登株式会社 封装基板
CN1494133A (zh) * 2002-10-30 2004-05-05 矽品精密工业股份有限公司 一种防止翘曲现象发生的基板
US20040212091A1 (en) * 2003-04-25 2004-10-28 Shinko Electric Industries Co., Ltd. Semiconductor device substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US9379044B2 (en) 2011-10-20 2016-06-28 Advanpack Solutions Pte Ltd. Package carrier, package carrier manufacturing method, package structure for semiconductor device and manufacturing method thereof
CN103066051B (zh) * 2011-10-20 2017-03-01 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN106711104A (zh) * 2011-10-20 2017-05-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US9892916B2 (en) 2011-10-20 2018-02-13 Advanpack Solutions Pte Ltd. Manufacturing method of package substrate and package manufacturing method of semiconductor device
CN106711104B (zh) * 2011-10-20 2021-01-05 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺

Also Published As

Publication number Publication date
US20060192287A1 (en) 2006-08-31
TWI299553B (en) 2008-08-01
JP4768994B2 (ja) 2011-09-07
TW200639993A (en) 2006-11-16
CN101673724A (zh) 2010-03-17
KR100688385B1 (ko) 2007-03-02
CN101673724B (zh) 2012-01-11
JP2006216919A (ja) 2006-08-17
US7745736B2 (en) 2010-06-29
CN1819176A (zh) 2006-08-16
KR20060090183A (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
CN100438007C (zh) 互连衬底和半导体器件
CN101106121B (zh) 布线基板、半导体器件及其制造方法
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
US6816385B1 (en) Compliant laminate connector
US7683266B2 (en) Circuit board and circuit apparatus using the same
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
JP3669004B2 (ja) プリント回路板を使用した電子部品パッケージの立体相互接続方法
US9196506B2 (en) Method for manufacturing interposer
WO2011122228A1 (ja) 半導体内蔵基板
JP4110189B2 (ja) 半導体パッケージ
JP2009239256A (ja) 半導体装置及びその製造方法
US5755903A (en) Method of making a multilayer ceramic substrate having reduced stress
JP5000877B2 (ja) 半導体装置
JP2006245076A (ja) 半導体装置
CN105304580A (zh) 半导体装置及其制造方法
KR20110135075A (ko) 반도체 소자의 제조 방법
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2006100534A (ja) 半導体装置
TWI233671B (en) Flip chip BGA
JPH09223715A (ja) フリップチップまたはフリップチップキャリアの接続構造
US20040041244A1 (en) Low expansion plate, method of manufacturing the same, and semiconductor device using the low expansion plate
JP2009272445A (ja) 電子部品装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: NEC Corp.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130802

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130802

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder