JP2006100534A

JP2006100534A - 半導体装置

Info

Publication number: JP2006100534A
Application number: JP2004284197A
Authority: JP
Inventors: Takashi Awaya; 隆粟屋
Original assignee: Casio Micronics Co Ltd
Current assignee: Casio Micronics Co Ltd
Priority date: 2004-09-29
Filing date: 2004-09-29
Publication date: 2006-04-13

Abstract

【課題】封止樹脂材およびチップに加わる熱応力を緩和することによって、チップクラックの防止に効果的に寄与し、もって、信頼性の向上を図ることが可能な半導体装置。
【解決手段】半導体装置は、シリコンチップ１２上に形成された集積回路を覆う絶縁膜１４と、絶縁膜１４上の再配線と、再配線に接続された複数のポスト１６と、複数のポスト１６上にそれぞれ配置された複数の半田端子１８と、絶縁膜１４、再配線、複数のポスト１６、及び集積回路の露出面を覆う封止樹脂層２０とを備えている。そして、封止樹脂層２０の表面であって、隣接する各半田端子１８同士の間に、凹状の溝部２２を備える。
【選択図】図３

Description

本発明は、半導体装置に関するものである。

半導体装置の一構造として知られているＷＣＳＰ（WaferLevel Chip Size(Scale) Package）構造の端子形状は、ＢＧＡ及びＬＧＡ仕様の２形状ある。そして、ＬＧＡ仕様のＷＣＳＰに封止樹脂材を適用した場合、温度サイクル試験によって、規定値が実証済みである（例えば、特許文献１）。
特許第３４３０２８９号公報

しかしながら、ＢＧＡ仕様の場合、封止樹脂材の適用が想定されていない。このため、ＢＧＡ仕様のＷＣＳＰ構造のＩＣを基板実装し、封止樹脂材を適用した場合、温度サイクル試験の結果、規定値よりも小さな値、例えば１０００サイクル保証の規定値に対して、４００サイクル程度の値でチップクラックが発生する場合があるなど、信頼性が低下してしまうという問題がある。

本発明はこのような事情に鑑みてなされたものであり、封止樹脂材およびチップに加わる熱応力を緩和することによって、チップクラックの防止に効果的に寄与し、もって、信頼性の向上を図ることが可能な半導体装置を提供することを目的とする。

上記の目的を達成するために、本発明では、以下のような手段を講じる。

すなわち、請求項１の発明の半導体装置は、シリコンチップ上に形成された集積回路を覆う絶縁膜と、前記絶縁膜上の再配線と、前記再配線に接続された複数のポストと、前記複数のポスト上にそれぞれ配置された複数の半田端子と、前記絶縁膜、前記再配線、前記複数のポスト、及び前記集積回路の露出面を覆う封止樹脂層と、前記封止樹脂層の表面であって、隣接する各半田端子同士の間に設けられた凹状の溝部とを備えている。

請求項２の発明の半導体装置は、シリコンチップ上に形成された集積回路を覆う絶縁膜と、前記絶縁膜上の再配線と、前記再配線に接続された複数のポストと、前記複数のポスト上にそれぞれ配置された複数の半田端子と、前記絶縁膜、前記再配線、前記複数のポスト、及び前記集積回路の露出面を覆う封止樹脂層と、前記封止樹脂層の表面であって、隣接する各半田端子同士の間に設けられ、片側または両側の側壁部が階段状に形成されてなる溝部とを備えている。

請求項３の発明は、請求項１または請求項２に記載の半導体装置において、前記封止樹脂層の表面であって、最外周に配置された半田端子の外周側に前記溝部を更に備えている。

請求項４の発明は、請求項３に記載の半導体装置において、前記溝部の幅は全て等しく、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さいか、または、前記最外周に配置された半田端子の外周側に備えられた溝部の幅は、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値の１／２よりも小さく、かつ前記外周側に備えられた溝部以外の溝部の幅は、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さくしている。

請求項５の発明は、請求項１乃至４のうち何れか１項に記載の半導体装置において、前記溝部の深さを、前記封止樹脂層の厚みの１／２以下としている。

請求項６の発明は、請求項１乃至５のうち何れか１項に記載の半導体装置において、前記溝部の幅を、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さくなるようにしている。

本発明によれば、上述したように溝部を設けることによって、再配線、ポスト、半田端子、封止樹脂材およびシリコンチップで構成される接合部に加わる熱応力を緩和することができる。

以上により、接合部が熱応力に強くなり、もって、信頼性の向上を図ることが可能な半導体装置を提供することが可能となる。

以下に、本発明を実施するための最良の形態について図面を参照しながら説明する。

（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の構成例を示す斜視図である。また、図２は、図１に示す半導体装置のコーナ部を拡大した部分斜視図である。さらにまた、図３は、図２における絶縁膜の一部を破断して示す部分斜視図である。

すなわち、本実施の形態に係る半導体装置１０は、シリコンチップ１２上に形成された集積回路を覆うポリイミド等の絶縁膜１４と、絶縁膜１４上の図示しない銅等の導電材料で公知の配線形成技術で形成された再配線と、再配線に接続され、正方格子状に配置され、銅等の導電性材料をスパッター法、蒸着法、ＣＶＤ法、めっき法等の公知の堆積方法で形成された複数のポスト１６と、複数のポスト１６上にそれぞれ配置された複数の半田端子１８とを備えている。したがって、複数の半田端子１８もまた正方格子状に配置されている。図３に示すように、半田端子１８の配置ピッチは、Ｘ方向、Ｙ方向ともに等しくＰｐである。

さらに、絶縁膜１４、再配線、複数のポスト１６、及び集積回路の露出面を覆い、エポキシ樹脂等の絶縁性樹脂で形成された封止樹脂層２０を備えている。そして、封止樹脂層２０の表面であって、隣接する各半田端子１８同士の中間部に、Ｘ方向に沿って伸びる凹状の複数の溝部２２Ｘと、Ｙ方向に沿って伸びる凹状の複数の溝部２２Ｙとをそれぞれ備えている。

各溝部２２Ｘはそれぞれ、深さをＤ−Ｄｄ、幅をＷｘとし、半田端子１８と同様のピッチＰｐで配置している。同様に各溝部２２Ｙもまたそれぞれ、深さをＤ−Ｄｄ、幅をＷｙとし、、半田端子１８と同様のピッチＰｐで配置している。また、溝部２２Ｘの幅Ｗｘと溝部２２Ｙの幅Ｗｙとは等しく、溝部２２Ｘの深さと溝部２２Ｙの深さは等しくＤ−Ｄｄである。ここで、ポスト１６の直径をＰφとすると、以下のような関係が成り立つ。
Ｗｘ，Ｗｙ＜Ｐｐ―Ｐφ
また、Ｄｄと、封止樹脂層２０の最大厚みＤとの間には、好適には、以下の関係が成り立つ。
Ｄｄ≦Ｄ／２
このような溝部２２Ｘ、２２Ｙを設けていることによって、図１に示すように、各半田端子１８は、碁盤の目にそれぞれ配置されたようになる。

なお、図６に示すように、さらに、最外周に配置された半田端子１８の外側にも幅Ｗｅの溝部２２Ｘ，２２Ｙを設けるようにしても良い。最外周に配置された半田端子１８の幅Ｗｅは、最外周以外に配置された半田端子１８の溝部２２Ｘ，２２Ｙの幅Ｗｘ，Ｗｙよりも狭く、且つ、Ｗｅ＝＜（Ｐｐ−Ｐφ）／２の関係が成立する。

次に、以上のように構成した本実施の形態に係る半導体装置の作用について公知である有限要素法を用いてシュミュレーションを実施し熱応力解析を行った結果を用いて説明する。

図４（ａ）は、この熱応力解析のシミュレーションモデルを示す半導体装置１０の斜視図であり、図４（ｂ）は図４（ａ）中に示すＡ−Ａ線に沿った断面を示す図である。このシミュレーションモデルの詳細は以下の通りである。

すなわち、半導体装置１０のシリコンチップ１２の大きさを２．５ｍｍ角、厚さを４６０μｍ、半田端子１８の数を２５とした。また、シリコンチップ１２上に形成された図示しない集積回路を覆う絶縁膜１４をポリイミド樹脂とするとともに、その厚みを４μｍとした。また、絶縁膜１４上に形成された図示しない再配線の材料を銅とし、その厚みを５．０μｍとした。

また、再配線に接続され、正方格子状に配置され形成されたポスト１６については、材料を銅、高さを９０μｍ、直径を２５０μｍとした。また、半田端子１８の材料は公知の３元系（Ｓｎ-Ａｇ-Ｃｕ）鉛レスはんだとし、そのサイズは実装基板２４と接合した状態で高さ２５０μｍとし、ピッチＰｐを５００μｍとした。また、封止樹脂層２０の材料を公知のエポキシ樹脂とし、その厚みを９０μｍとした。

更に、封止樹脂層２０の表面に形成される溝部２２Ｘ、２２Ｙを、各半田端子１８同士の中間部に位置させ、シリコンチップ１２の表面上に５００μｍのピッチＰｐを有する格子状に配置し、各溝部２２Ｘ、２２Ｙは、それぞれ深さＤ−Ｄｄを４５μｍとし、幅Ｗｘ、Ｗｙをともに１００μｍとした。半導体装置１０を接合する実装基板２４は公知のガラスエポキシ基板（グレード：ＦＲ-４）、厚み０．８ｍｍとした。

尚、比較対照となる従来の半導体装置のモデルは、封止樹脂２０上に溝部２２Ｘ，２２Ｙが存在しない点のみが本実施の形態に係る半導体装置１０と異なる。

このようなシミュレーションモデルにおいて、図４（ａ）中に示すＡ−Ａ線に沿った断面を対象に熱応力解析を行った。図４（ｂ）は図４（ａ）中に示すＡ−Ａ線に沿った断面を示す図である。熱応力解析ではＭＳＣ社製のシュミュレーションシフトＭＳＣ．Ｍａｒｃ（汎用非線形構造解析ソフト）を用い、公知であるマップドメッシュ法でＸ方向、Ｚ方向にそれぞれメッシュＭｘ，Ｍｚをそれぞれ作成した。

また、封止樹脂、半田端子１８等設定材料のヤング率、ポアソン比、熱膨張係数等の物性値は全て同じに設定し、封止樹脂層２０の形状を変えただけでの比較を行った。なお、図５は、シミュレーションモデルに適用した温度負荷条件を示す図である。図５において横軸は時間（分）であり、縦軸は温度（℃）を示している。

このシュミュレーションによって得られた熱応力解析結果を図７及び図８にそれぞれ示す。尚、図７、図８には実装基板２４を示していない。

図７（ａ）は、本実施の形態に係る半導体装置１０を実装基板２４に搭載して、高温（１２５℃）における熱応力解析により得られた熱応力断面分布図である。一方、図７（ｂ）は、従来構造の半導体装置６０を実装基板２４に搭載して同様な解析を行って得られた熱応力断面分布図である。

図８（ａ）は、本実施の形態に係る半導体装置１０を実装基板２４に搭載して、低温（−２５℃）における熱応力解析により得られた熱応力断面分布図である。一方、図８（ｂ）は、従来構造の半導体装置６０を実装基板２４に搭載して同様な解析を行って得られた熱応力断面分布図である。

図７（ａ）と図７（ｂ）とを、また図８（ａ）と図８（ｂ）とをそれぞれ比較して分かるように、本実施の形態に係る半導体装置１０では、シリコンチップ１２層と封止樹脂層２０との接合部付近において、低温時（−２５℃）、及び高温時（＋１２５℃）ともに、従来構造の半導体装置６０に対して熱応力を約３０％〜約７０％低減できるとの結果が得られた。

この結果、高温時（引張）と、低温時（収縮）との応力差が縮まることにより、応力振幅が低減され、接合部が熱応力に対して強くなる。これによって、信頼性の向上を図ることが可能となる。

さらには、図６に示すように、最外周の半田端子１８の外周側にも幅Ｗｅの溝部２２Ｘ，２２Ｙを設けることによって、最外周の半田端子１８の外周側に溝部２２を設けていない場合よりも、外周側の応力振幅の低減も図ることができるようになるために、より一層信頼性の向上を図ることが可能となるものと予想される。

なお、上記では、Ｘ方向及びＹ方向に沿って直線状に伸びており、かつ断面形状が凹状の溝部２２を一例として記載したが、溝部２２の構造は、これに限るものではない。例えば、Ｘ方向及びＹ方向に沿って曲線状に伸びていたり、あるいは、断面形状が曲面状であったり、多角形状であっても、同様の作用効果を奏することができる。

（第２の実施の形態）
図９は、図３に対応する第２の実施の形態に係る半導体装置の部分斜視図である。

本実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置の変形例である。したがって、ここでは、同一箇所については同一符号を付し、重複説明を避ける。

すなわち、本実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置の溝部２２の断面形状を、凹状から階段状に変えた構成とした点のみが異なっている。

このように、溝部２２の少なくとも片側の側壁部を階段状とすることによっても、第１の実施の形態で得られた作用効果と同様の作用効果を奏することが可能となる。

以上、本発明を実施するための最良の形態について、添付図面を参照しながら説明したが、本発明はかかる構成に限定されない。特許請求の範囲の発明された技術的思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の技術的範囲に属するものと了解される。

第１の実施の形態に係る半導体装置の構成例を示す斜視図。図１に示す半導体装置のコーナ部を拡大した部分斜視図。図２における絶縁膜の一部を破断して示す部分斜視図。図１に示す半導体装置の熱応力解析シュミュレーションモデルを示す斜視図および断面図。熱応力解析においてシミュレーションモデルに適用した温度負荷条件を示す図。第１の実施の形態に係る半導体装置の別の構成例を示す斜視図。第１の実施の形態に係る半導体装置及び従来構造の半導体装置に対してなされた高温（１２５℃）における熱応力解析の結果を示す熱応力断面分布図。第１の実施の形態に係る半導体装置及び従来構造の半導体装置に対してなされた低温（−２５℃）における熱応力解析の結果を示す熱応力断面分布図。図３に対応する第２の実施の形態に係る半導体装置の部分斜視図。

符号の説明

１０…半導体装置
１２…シリコンチップ
１４…絶縁膜
１６…ポスト
１８…半田端子
２０…封止樹脂層
２２…溝部
２４…実装基板
６０…半導体装置

Claims

シリコンチップ上に形成された集積回路を覆う絶縁膜と、
前記絶縁膜上の再配線と、
前記再配線に接続された複数のポストと、
前記複数のポスト上にそれぞれ配置された複数の半田端子と、
前記絶縁膜、前記再配線、前記複数のポスト、及び前記集積回路の露出面を覆う封止樹脂層と、
前記封止樹脂層の表面であって、隣接する各半田端子同士の間に設けられた凹状の溝部と
を備えた半導体装置。
シリコンチップ上に形成された集積回路を覆う絶縁膜と、
前記絶縁膜上の再配線と、
前記再配線に接続された複数のポストと、
前記複数のポスト上にそれぞれ配置された複数の半田端子と、
前記絶縁膜、前記再配線、前記複数のポスト、及び前記集積回路の露出面を覆う封止樹脂層と、
前記封止樹脂層の表面であって、隣接する各半田端子同士の間に設けられ、片側または両側の側壁部が階段状に形成されてなる溝部と
を備えた半導体装置。
請求項１または請求項２に記載の半導体装置において、
前記封止樹脂層の表面であって、最外周に配置された半田端子の外周側に前記溝部を更に備えた半導体装置。
請求項３に記載の半導体装置において、
前記溝部の幅は全て等しく、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さいか、または、前記最外周に配置された半田端子の外周側に備えられた溝部の幅は、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値の１／２よりも小さく、かつ前記外周側に備えられた溝部以外の溝部の幅は、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さい半導体装置。
請求項１乃至４のうち何れか１項に記載の半導体装置において、
前記溝部の深さを、前記封止樹脂層の厚みの１／２以下とした半導体装置。
請求項１乃至５のうち何れか１項に記載の半導体装置において、
前記溝部の幅を、前記複数のポスト上にそれぞれ配置された複数の半田端子の配置ピッチから、前記ポストの直径を減じた値よりも小さくなるようにした半導体装置。