JP4534880B2 - 積層基板の製造方法、積層型半導体装置 - Google Patents

Description

本発明は、積層基板の製造方法、積層型半導体装置、及び電子機器に関する。

携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化が進んでいる。これに伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そして、１つのパッケージ内に複数の半導体チップを厚さ方向に積層した積層型半導体装置が用いられている（例えば、特許文献１参照）。
特開２０００−２７７６８９号公報

こうした積層型半導体装置においては、上下導通用の貫通電極を端子電極に直接当接させることで、実装密度の向上が図られている。こうした貫通電極の形成は、基板に形成した貫通孔の内部にメッキ法により金属材を充填することにより行っている。しかしながら、貫通孔の形状によってはメッキの充填性が不十分になるとともに、メッキ法にて形成した貫通電極は終端面が凹状となり、端子電極との接触不良が生じやすい。

本発明は、信頼性の高い上下導通接続が可能な積層基板の製造方法、積層型半導体装置、及び電子機器を提供することを目的とする。

本発明の積層基板の製造方法は、電極が形成された第１基板と貫通孔が形成された第２基板とを含む積層基板の製造方法であって、隙間形成用の絶縁部材を前記第１基板及び前記第２基板の少なくとも一方に配置する工程と、前記第１基板の電極と前記第２基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第１基板上に前記第２基板を配置する工程と、前記第２基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、を有してなり、前記絶縁部材が、前記第１基板の電極または前記第２基板の貫通孔を囲む形状であるとともに前記インクの充填時におけるガス抜き用の開口を有しており、前記第１基板上での前記インクの広がりを堰き止めることを特徴とする。

このような方法によれば、第２基板の貫通孔に金属インクを充填することによって第１基板の電極に対して確実に接続された貫通電極が形成される。すなわち、第１基板と第２基板との隙間の大きさに関係なく、第１基板の電極上に貫通電極の形成材料である液状の金属インクが確実に配置され、その結果、金属インクから形成された貫通電極が第１基板上の電極と確実に接する。なお、絶縁部材のダム効果により、液体材料を用いた貫通電極の形成が可能となる。また、インクジェット法を用いることにより、微細な孔の内部へのインクの配置が比較的容易であり、また、形成される貫通電極は中実であるので断線の可能性が低い。したがって、この製造方法により、信頼性の高い上下導通接続が可能となる。さらに、この方法によれば、貫通電極の形成にインクジェット法を用いることにより、メッキ工程が不要になるなど、工程の簡素化が図られる。

また、本発明の積層基板の製造方法は、前記絶縁部材が、前記第１基板の電極または前記第２基板の貫通孔を囲む形状からなるのが好ましい。
このような方法によれば、絶縁部材の上記形状により、インクの広がりが確実に防止される。

また、本発明の積層基板の製造方法は、前記絶縁部材に、前記インクの充填時におけるガス抜き用の開口が設けられているのが好ましい。
このような方法によれば、ガス抜き用の開口により、貫通孔の内部へのインクの充填性が向上する。

また、本発明の積層基板の製造方法は、前記絶縁部材が、ラビリンス構造を有するのが好ましい。
このような方法によれば、ラビリンス構造を有する絶縁部材によって、インクの広がりを堰き止めつつ、上記ガス抜きを行うことができる。

また、本発明の積層基板の製造方法は、前記絶縁部材の配置に、インクジェット法またはフォトリソグラフィ法を用いることが好ましい。
このような方法によれば、インクジェット法またはフォトリソグラフィ法を用いることにより、絶縁部材を所望の微細パターン形状に形成することが可能となる。また、インクジェット法を用いることにより、絶縁部材を形成する工程の簡素化が図られる。

また、本発明の積層基板の製造方法は、前記第２基板の貫通孔への前記インクの充填時に、前記第２基板の貫通孔の内部に配置されたインクを乾燥させる工程と、前記インクの乾燥膜上にさらに前記インクを配置する工程とを繰り返すのが好ましい。
この方法によれば、液体材料を用いて所望の膜厚を有する貫通電極を確実に形成することができる。

また、本発明の積層基板の製造方法は、前記積層基板は、貫通孔が形成された第３基板をさらに含み、隙間形成用の別の前記絶縁部材を前記第２基板及び前記第３基板の少なくとも一方に配置する工程と、前記第２基板の貫通孔と前記第３基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第２基板上に前記第３基板を配置する工程と、前記第３基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、をさらに有してなり、前記絶縁部材が、前記第２基板上での前記インクの広がりを堰き止めるのが好ましい。
この方法によれば、信頼性の高い上下導通接続によって第２基板上にさらに、貫通孔を有する第３基板を積層することができる。

また、本発明の積層基板の製造方法は、前記積層基板が、電極が形成された第４基板をさらに含み、隙間形成用の前記絶縁部材を前記第３基板に配置する工程と、前記第３基板の貫通孔と前記第４基板の電極とを位置合わせし、前記絶縁部材を間に挟んで前記第３基板上に前記第４基板を配置する工程と、をさらに有してなり、前記絶縁部材が、前記第３基板上での前記インクの広がりを堰き止めるのが好ましい。
この方法によれば、信頼性の高い上下導通接続によって第３基板上にさらに、電極を有する第４基板を積層することができる。

また、本発明の積層基板の製造方法は、前記第３基板の貫通孔への前記インクの充填時に、前記第３基板の貫通孔から盛り上がった形状を有する前記インクの乾燥膜を形成するのが好ましい。
この方法によれば、金属インクから形成された貫通電極が第３基板上の電極と確実に接する。

また、本発明の積層基板の製造方法は、前記金属粒子として、金、銀、銅の少なくとも１つを用いるのが好ましい。

また、本発明の積層基板の製造方法は、金属粒子を含む前記インクを焼成する工程を、１つの基板の積層ごとに行うことが好ましく、あるいは、金属粒子を含む前記インクを焼成する工程を、複数の基板の積層後にまとめて行うことが好ましい。

また、本発明の積層基板の製造方法は、前記第２基板が半導体チップであるのが好ましい。
この方法によれば、半導体チップが積層された積層型半導体装置を製造することができる。

また、本発明の積層基板の製造方法は、前記絶縁部材の配置を、ウエハの状態で行うのが好ましい。
この方法によれば、絶縁部材の配置に係る処理能力の向上を図ることができる。

本発明の積層型半導体装置は、上記の本発明の製造方法を用いて製造されたことを特徴とする。
本発明の電子機器は、上記の本発明の積層型半導体装置を備えることを特徴とする。
本発明の積層型半導体装置及び電子機器によれば、積層基板における上下導通の信頼性が高く、品質の向上が図られる。

本発明の積層型半導体装置は、電極を有する支持基板と、貫通孔を有しかつ前記支持基板上に配置された第１半導体チップと、前記第１半導体チップの貫通孔の内部に形成され、前記支持基板の電極に電気的に接続された貫通電極と、前記支持基板と前記第１半導体チップとの間に挟まれ、前記支持基板の電極または前記第１半導体チップの貫通孔を囲む形状からなるスペーサと、を含み、前記スペーサが、前記支持基板及び前記第１半導体チップに密接するとともに、側部に開口を有することを特徴とする。

このような半導体装置によれば、その製造過程において、支持基板とチップとの間に挟まれるスペーサをダムとして利用することにより、液体材料を用いた貫通電極の形成が可能となる。そのため、上下導通接続の信頼性の向上が図られる。

また、本発明の積層型半導体装置は、前記スペーサが、前記支持基板及び前記第１半導体チップに密接するとともに、側部に開口が設けられているのが好ましい。

また、本発明の積層型半導体装置は、前記スペーサが、ラビリンス構造を有するのが好ましい。

また、本発明の積層型半導体装置は、貫通孔を有しかつ前記第１半導体チップ上に配置された第２半導体チップと、前記第２半導体チップの貫通孔の内部に形成され、前記第１半導体チップの貫通電極と電気的に接続された貫通電極と、前記第１半導体チップと前記第２半導体チップとの間に挟まれ、前記第１半導体チップの貫通孔または前記第２半導体チップの貫通孔を囲む形状からなるスペーサと、をさらに含むのが好ましい。

また、本発明の積層型半導体装置は、電極を有しかつ前記第２半導体チップ上に配置された第３半導体チップと、前記第２半導体チップと前記第３半導体チップとの間に挟まれ、前記第２半導体チップの貫通孔または前記第３半導体チップの電極を囲む形状からなる別のスペーサと、をさらに含むのが好ましい。

以下、本発明について図面を参照して説明する。
図１は、本発明に係る積層型半導体基板の一例を模式的に示す断面図である。

（積層型半導体装置）
図１に示すように、半導体装置１０は、支持基板としてのインターポーザ基板２０と、このインターポーザ基板２０上に積層された複数の半導体（第１半導体チップ３０、第２半導体チップ４０、第３半導体チップ５０）と、上下導通用の貫通電極６０とを備えて構成されている。

インターポーザ基板２０の一面には、電極２１が形成されている。第１半導体チップ３０及び第２半導体チップ４０は、シリコンからなる基材に設けられた貫通孔３２，４２と、貫通孔３２，４２の内壁を覆うように形成されたリーク防止用の絶縁膜３３，４３とを有している。半導体チップ３０，４０の貫通孔３２，４２は、インターポーザ基板２０の電極２１と位置合わせされており、この貫通孔３２，４２の内部に貫通電極６０が形成されている。第３半導体チップ５０の一面には電極５１が形成されており、この電極５１は、インターポーザ基板２０の電極２１と対向配置されている。そして、インターポーザ基板２０の電極２１と第３半導体チップ５０の電極５１とが、貫通電極６０を介して電気的に接続されている。

インターポーザ基板２０と第１半導体チップ３０との間には、絶縁部材からなるスペーサ６５が挟まれている。このスペーサ６５は、インターポーザ基板２０及び第１半導体チップ３０に密接し、インターポーザ基板２０の電極２１及び第１半導体チップ３０の貫通孔３２を囲む形状からなる。さらにこのスペーサ６５は、インターポーザ基板２０と第１半導体チップ３０との隙間を確保する機能に加え、後述するように、貫通電極６０の形成時における形成材料の広がりを堰き止める機能を有する。

図２は、スペーサ６５の構成例を示す斜視図である。
図２に示すように、スペーサ６５は、インターポーザ基板の電極２１及び第１半導体チップの貫通孔３２を囲む形状を有するとともに、側部に開口７２，７３が設けられている。

具体的には、スペーサ６５は、一辺が開放された矩形枠状の２つの部材７５，７６が組み合わされた構成からなる。すなわち、部材７５は、コの字状に形成され、直線状の基部７５ｃの両端から垂直に延びかつ互いに平行な平行部７５ａ，７５ｂを含む。同様に、部材７６は、コの字状に形成され、直線状の基部７６ｃの両端から垂直に延びかつ互いに平行な平行部７６ａ，７６ｂを含む。そして、部分的に重なるように、部材７５と部材７６とが対向配置されている。本例では、部材７５の平行部７５ａ，７５ｂに比べて部材７６の平行部７６ａ，７６ｂの幅が広く、平行部７５ａ，７５ｂの外側に平行部７６ａ，７６ｂが配されている。そして、平行部７５ａと平行部７６ａとの間、及び平行部７５ｂと平行部７６ｂとの間に、部材７５，７６によって囲われた内側領域と外側領域とを連通する開口７２，７３が形成されている。

さらに、部材７５の平行部７５ａ，７５ｂと部材７６の平行部７６ａ，７６ｂとは、インターポーザ基板の電極２１及び第１半導体チップの貫通孔３２の周囲のほぼ全体を囲むように配されている。そのため、開口７２を形成する平行部７５ａと平行部７６ａとの隙間部分、及び開口７３を形成する平行部７５ｂと平行部７６ｂとの隙間部分は、内側の平行部７５ａ，７５ｂによってインターポーザ基板の電極２１及び第１半導体チップの貫通孔３２に対して隠れており、それらの隙間部分の内側の開放端は電極２１及び貫通孔３２とは異なる方向（電極２１及び貫通孔３２の中心を始点とする放射方向とは異なる方向）を向いている。このように、スペーサ６５は、開口７２，７３を有しかつ、囲み内部から外部への液体の移動を抑制するラビリンス構造を有している。

図３、図４、及び図５は、スペーサ６５の構成の他の例を示している。
図３のスペーサ６５は、図２と同様に、一辺が開放された矩形枠状の２つの部材７５，７６が組み合わされた構成からなる。本例では、部材７５の平行部７５ａ，７５ｂの幅と部材７６の平行部７６ａ，７６ｂの幅とがほぼ同じであり、互い違いに部分的に重なるように、部材７５と部材７６とが対向配置されている。すなわち、部材７５の一方の平行部７５ａが部材７６の一方の平行部７６ａの内側に配され、部材７５の他方の平行部７５ｂが部材７６の他方の平行部７６ｂの外側に配されている。そして、平行部７５ａと平行部７６ａとの間、及び平行部７５ｂと平行部７６ｂとの間に、部材７５，７６によって囲われた内側領域と外側領域とを連通する開口７２，７３が形成されている。

図４のスペーサ６５は、一部が開放された円環状の２つの部材８１，８２が組み合わされた構成からなる。すなわち、部材８１，８２は、Ｃの字状に形成され、部材８１に比べて部材８２の径が大きい。さらに、各部材８１，８２の開放部８１ａ，８２ａが互いに反対方向を向いた状態で、部材８２の内側に部材８１が配されている。そして、部材８１と部材８２との間に、囲み領域の内外を連通する開口８４，８５が形成されている。
さらに、部材８１，８２は、インターポーザ基板の電極２１及び第１半導体チップの貫通孔３２の周囲のほぼ全体を囲むように配されている。そのため、開口８４，８５を形成している部材８１と８２との隙間部分は、内側の部材８１によって電極２１及び貫通孔３２に対して隠れており、それらの隙間部分の内側の開放端は電極２１及び貫通孔３２とは異なる方向（電極２１及び貫通孔３２の中心を始点とする放射方向とは異なる方向）を向いている。このように、本例においても、スペーサ６５は、開口８４，８５を有しかつ、囲み内部から外部への液体の移動を抑制するラビリンス構造を有している。

図５のスペーサ６５は、略半円状の４つの部材９１，９２，９３，９４が組み合わされた構成からなる。具体的には、２つの部材９１，９２が同一の大きさを有し、他の２つの部材９３，９４がそれよりも大きい同一の大きさを有している。部材９１と９２とは、全体で円を形成するように同一周上に互いに隙間９５，９６を空けて並べて配される。同様に、部材９３と９４とは、部材９１，９２の外側で全体で円を形成するように同一周上に互いに隙間９７，９８を空けて並べて配される。部材９１，９２の隙間９５，９６と、部材９３，９４の隙間９７，９８とは、周方向の位置（回転角度）をずらして配される（本例では９０°）。本例では、内側の部材９１，９２の隙間９５，９６は、インターポーザ基板の電極２１及び第１半導体チップの貫通孔３２を向いているものの、外側の部材９３，９４の隙間９７，９８は、内側の部材９１，９２によって電極２１及び貫通孔３２に対して隠れている。このように、本例においても、スペーサ６５は、隙間９７，９８からなる開口を有しかつ、囲み内部から外部への液体の移動を抑制するラビリンス構造を有している。

スペーサ６５の形成材料としては、電気的絶縁性の高いものが好ましく用いられ、また、基板あるいはチップとの密接性を高めるために弾性を有する樹脂材が好ましく用いられる。樹脂材としては、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、オレフィン樹脂、メラミン樹脂の他、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等があげられる。樹脂材に限らず、シリカなどの無機物を含む材料も用いることもできる。

なお、本発明において、スペーサ６５（絶縁部材）の構成する部材の数や形状は上記の例に限定されない。

図１に戻り、第１半導体チップ３０と第２半導体チップ４０との間には、絶縁部材からなる別のスペーサ６６が挟まれている。このスペーサ６６は、スペーサ６５と同様に、第１半導体チップ３０及び第２半導体チップ４０に密接し、第１半導体チップ３０の貫通孔３２及び第２半導体チップ４０の貫通孔４２を囲む形状からなる。さらにこのスペーサ６６は、第１半導体チップ３０と第２半導体チップ４０との隙間を確保する機能に加え、後述するように、貫通電極６０の形成時における形成材料の広がりを堰き止める機能を有する。

さらに、第２半導体チップ４０と第３半導体チップ５０との間には、絶縁部材からなる別のスペーサ６７が挟まれている。このスペーサ６７は、スペーサ６５，６６と同様に、第１半導体チップ３０及び第２半導体チップ４０に密接し、第１半導体チップ３０の貫通孔３２及び第２半導体チップ４０の貫通孔４２を囲む形状からなる。さらにこのスペーサ６７は、第２半導体チップ４０と第３半導体チップ５０との隙間を確保する機能に加え、後述するように、貫通電極６０の形成時における形成材料の広がりを堰き止める機能を有する。なお、このスペーサ６７に関しては、先の図２に示した開口７２，７３を必ずしも設ける必要はなく、少なくとも第２半導体チップ４０の貫通孔４２を囲む形状を有していればよい。

（積層基板の製造方法）
次に、上記の半導体装置１０の製造方法の一例について説明する。
図６（Ａ）〜（Ｄ）、図７（Ａ）〜（Ｄ）は、半導体装置１０の製造方法の一例を示す図である。

まず、図６（Ａ）に示すように、電極２１が形成されたインターポーザ基板２０上にフォトリソグラフィ法あるいはインクジェット法を用いて絶縁部材からなるスペーサ６５を形成する。前述したように、スペーサ６５の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、オレフィン樹脂、メラミン樹脂の他、シリコーン変性エポキシ樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール等の樹脂材を用いることができる。フォトリソグラフィ法では、スペーサ６５の形成材料を、基板２０の全面に塗布し、その塗布膜を露光並びに現像処理等を経て所望の形状（例えば、図２に示す形状）にパターニングする。インクジェット法では、スペーサ６５の形成材料６５ａを、吐出ヘッドから液滴状に吐出することにより、基板２０上に所望のパターン形状を有する膜（例えば、図２に示す形状）を描画形成する。インクジェット法におけるパターン形成は、例えば、所定の間隔を持つ格子状のビットマップ上に描画パターンを作製し、その描画パターンに基づいて吐出ヘッドの位置を制御することにより行う。なお、スペーサ６５の材料膜が形成された後、必要に応じて、パターン膜を、光あるいは熱処理により硬化させる。

次に、図６（Ｂ）に示すように、インターポーザ基板２０上に、第１半導体チップ３０を搭載する。第１半導体チップ３０には、貫通孔３２が形成されており、さらにこの貫通孔３２の内壁を覆うように絶縁膜３３が形成されている。この第１半導体チップ３０の貫通孔３２は、例えば、フォトリソグラフィ法やレーザ光の照射により形成することができる。絶縁膜３３は、例えば、フォトリソグラフィ法やインクジェット法を用いて形成することができる。

ここで、図８（ａ）に示すように、インクジェット法を用いた絶縁膜３３の形成は、貫通孔３２の周辺部位（縁部分）を狙って絶縁膜３３の形成材料からなる液滴３３ａを吐出することにより行う。さらに、図８（ｃ）に示すように、貫通孔３２の周辺部位（縁部分）の全周にわたって液滴３３ａを着弾させる。これにより、図８（ｂ）に示すように、絶縁膜３３の形成材料が、第１半導体チップ３０の貫通孔３２の内壁全体、及び貫通孔３２の端部における周辺部位に塗布され、貫通孔３２の内壁を覆う絶縁膜３３が形成される。

図６（Ｂ）に戻り、第１半導体チップ３０上には、絶縁部材からなるスペーサ６６が形成されている。この第１半導体チップ３０上のスペーサ６６も、インターポーザ基板２０上のスペーサ６５と同様に、フォトリソグラフィ法あるいはインクジェット法を用いて形成することができる。

また、第１半導体チップ３０の搭載時には、第１半導体チップ３０の貫通孔３２が、インターポーザ基板２０の電極２１上に配置されるように、インターポーザ基板２０に対して第１半導体チップ３０が位置合わせされる。そして、インターポーザ基板２０上に形成されたスペーサ６５を間に挟んでインターポーザ基板２０上に第１半導体チップ３０が配置される。このとき、スペーサ６５によってインターポーザ基板２０及び第１半導体チップ３０の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、インターポーザ基板２０と第１半導体チップ３０とを接合するための接合材が、インターポーザ基板２０と第１半導体チップ３０との間に配設される。

第１半導体チップ３０における、上記の貫通孔３２、絶縁膜３３、及びスペーサ６６の各形成処理工程は、図９に示すように、切断前のウエハＷの状態で行うことができる。すなわち、複数の半導体チップに分割される前の１つのウエハＷに対して上記処理を行う。この場合、分割された複数の半導体チップのそれぞれに対して上記処理を行う場合に比べて、処理能力の向上を図ることができる。ウエハＷは、上記の貫通孔３２、絶縁膜３３、及びスペーサ６６が形成された後、複数の半導体チップに分割される。そして、その分割された各半導体チップがインターポーザ基板上に搭載される。

次に、図６（Ｃ）に示すように、第１半導体チップ３０の貫通孔３２の内部に、インクジェット法を用いて、貫通電極６０（図１参照）の形成材料である金属粒子を含むインク６０ａを充填配置する。インクジェット法を用いることにより、微細な孔の内部へのインクの配置が比較的容易である。なお、金属インク６０ａの配置に先立って、第１半導体チップ３０の貫通孔３２及びその周辺部位あるいはスペーサ６６に撥液化処理あるいは親液化処理を行ってもよい。

金属インク６０ａとしては、金、銀、銅、パラジウム、ニッケル等の金属微粒子を、分散液に分散させてなるものが用いられる。金属粒子については、その分散性を向上させるため、表面に有機物などをコーティングして用いることもできる。金属粒子の表面にコーティングするコーティング材としては、例えば立体障害や静電反発を誘発するようなポリマーが挙げられる。使用する分散液としては、前記の金属粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、テトラデカン、デカリン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、又はエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、また、インクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散液としては水、炭化水素系化合物を挙げることができる。これらの分散液は、単独でも、あるいは２種以上の混合物としても使用できる。

ここで、本例では、金属インクの充填時において、インターポーザ基板２０と第１半導体チップ３０との間に配置されたスペーサ６５によって、インターポーザ基板２０上でのインクの広がりが堰き止められる。すなわち、スペーサ６５が壁となって、インクがスペーサ６５の内側に留まる。そして、このようなスペーサ６５のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。

さらに、スペーサ６５には開口７２，７３（図２参照）が形成されているから、この開口を介して貫通孔３２内部のガスが適宜排出される。そして、このようなガス抜きにより、インク充填に伴う貫通孔３２内部のガス圧の上昇が防止され、貫通孔３２の内部にインクが良好に充填される。なお、スペーサ６５がラビリンス構造を有しており、囲み内部から外部への液体の移動が抑制されているので、上記開口を介したインクの流出は回避される。

また、本例では、金属インクの充填時において、第１半導体チップ３０上に配置されたスペーサ６６によって、第１半導体チップ３０上でのインクの広がりが堰き止められる。すなわち、貫通孔３２の上部からインクが溢れることがあっても、スペーサ６６が壁となって、インクがスペーサ６６の内側に留まる。そして、このようなスペーサ６６のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。

次に、図６（Ｄ）に示すように、金属インクの分散媒の除去のため、必要に応じて、乾燥処理を行う。乾燥処理は、例えばホットプレート、電気炉などによる加熱処理によって行うことができる。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを使用することができる。この乾燥処理により、第１半導体チップ３０の貫通孔３２の内部に金属インクの乾燥膜６０ｂが形成される。

図１０（Ａ）〜（Ｄ）に示すように、上記の金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行ってもよい。すなわち、まず、図１０（Ａ）に示すように、インクジェット法を用いて、第１半導体チップ３０の貫通孔３２の内部に金属インク６０ａを配置する。続いて、図１０（Ｂ）に示すように、その貫通孔３２の内部に配置された金属インク６０ａを乾燥し、乾燥膜６０ｂ１を形成する。続いて、図１０（Ｃ）に示すように、金属インクの乾燥膜６０ｂ１上にさらに金属インク６０ａを配置する。そして、図１０（Ｄ）に示すように、乾燥膜６０ｂ１上の金属インク６０ａを乾燥し、先の乾燥膜６０ｂ１上に重ねて乾燥膜６０ｂ２を形成する。上記の充填処理と乾燥処理との繰り返しの回数は２回に限らず、３回以上でもよい。複数回にわたって金属インクの充填処理と乾燥処理とを繰り返すことにより、所望の膜厚及び密度を有する膜（導電膜）を確実に形成することができる。

次に、図７（Ａ）に示すように、第１半導体チップ３０上に、第２半導体チップ４０を搭載する。第１半導体チップ３０と同様に、第２半導体チップ４０には、貫通孔４２が形成されており、さらにこの貫通孔４２の内壁を覆うように絶縁膜４３が形成されている。第２半導体チップ４０の搭載時には、第２半導体チップ４０の貫通孔４２が、第１半導体チップ３０の貫通孔３２上に配置されるように、第１半導体チップ３０に対して第２半導体チップ４０が位置合わせされる。そして、第１半導体チップ３０上に形成されたスペーサ６６を間に挟んで第１半導体チップ３０上に第２半導体チップ４０が配置される。このとき、スペーサ６６によって第１半導体チップ３０及び第２半導体チップ４０の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、第１半導体チップ３０と第２半導体チップ４０とを接合するための接合材が、第１半導体チップ３０と第２半導体チップ４０との間に配設される。

次に、図７（Ｂ）に示すように、第２半導体チップ４０の貫通孔４２の内部に、インクジェット法を用いて、貫通電極６０（図１参照）の形成材料である金属粒子を含むインク６０ｃを充填配置する。金属インク６０ｃとしては、第１半導体チップ３０のときと同様のものを用いることができる。なお、金属インク６０ｃの配置に先立って、第２半導体チップ４０の貫通孔４２及びその周辺部位あるいはスペーサ６７に撥液化処理あるいは親液化処理を行ってもよい。

この金属インクの充填時においても、先のインク充填時と同様に、第１半導体チップ３０と第２半導体チップ４０との間に配置されたスペーサ６６によって、第１半導体チップ３０上でのインクの広がりが堰き止められる。すなわち、スペーサ６６が壁となって、インクがスペーサ６６の内側に留まる。そして、このようなスペーサ６６のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。さらに、スペーサ６６に形成された開口によるガス抜き効果も、先のインク充填時と同様である。

また、先のインク充填時と同様に、第２半導体チップ４０上に配置されたスペーサ６７によって、第２半導体チップ４０上でのインクの広がりが堰き止められる。すなわち、貫通孔４２の上部からインクが溢れることがあっても、スペーサ６７が壁となって、インクがスペーサ６７の内側に留まる。そして、このようなスペーサ６７のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。

次に、図７（Ｃ）に示すように、金属インクの分散媒の除去のため、必要に応じて、乾燥処理を行う。この乾燥処理は、第１半導体チップ３０のときと同様に、例えばホットプレート、電気炉などによる加熱処理、ランプアニール等によって行うことができる。この乾燥処理により、第２半導体チップ４０の貫通孔４２の内部に金属インクの乾燥膜６０ｄが形成される。なお、この乾燥膜６０ｄの形成に関しても、先の図１０（Ａ）〜（Ｄ）に示した方法と同様に、金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行ってもよい。

ここで、この乾燥膜６０ｄは、第２半導体チップ４０の貫通孔４２から盛り上がった形状に形成される。これは、次に説明する第３半導体チップ５０の搭載時に第３半導体チップ５０の電極５１と上記乾燥膜６０ｄとが接するようにするためである（図７（Ｄ）参照）。盛り上がった形状の乾燥膜６０ｄは、貫通孔４２への金属インクの充填時において、金属インクの配置量を多くすることにより形成することができる。本例では、先の図７（Ｂ）に示したように、スペーサ６７によって、第２半導体チップ４０上でのインクの広がりが堰き止められるから、貫通孔４２の上部において許容される金属インクの配置量が多い。

次に、図７（Ｄ）に示すように、第２半導体チップ４０上に、第３半導体チップ５０を搭載する。この搭載時には、第３半導体チップ５０の電極５１が、第２半導体チップ４０の貫通孔４２上に配置されるように、第２半導体チップ４０に対して第３半導体チップ５０が位置合わせされる。そして、第２半導体チップ４０上に形成されたスペーサ６７を間に挟んで第２半導体チップ４０上に第３半導体チップ５０が配置され、盛り上がった形状を有する乾燥膜６０ｄと、第３半導体チップ５０の電極５１とが接する。このとき、必要に応じて、第２半導体チップ４０に対して第３半導体チップ５０を押接させるための加圧処理がなされる。また、スペーサ６７によって第２半導体チップ４０及び第３半導体チップ５０の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、第２半導体チップ４０と第３半導体チップ５０とを接合するための接合材が、第２半導体チップ４０と第３半導体チップ５０との間に配設される。

さらに、金属インクの乾燥膜６０ｂ，６０ｄに対する焼成処理として、熱処理及び／又は光処理が施される。金属インクの乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要があり、また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。焼成処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。焼成処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。なお、この焼成処理は、１つの基板の積層ごとに行ってもよく、複数の基板の積層後にまとめて行ってもよい。すなわち、金属インクの乾燥膜６０ｂと乾燥膜６０ｄとを別々に焼成してもよく、乾燥膜６０ｂと乾燥膜６０ｄとをまとめて焼成してもよい。焼成工程により、乾燥膜における金属粒子間の電気的接触が確保され、乾燥膜が導電性膜に変換される。そして、インターポーザ基板２０の電極２１と第３半導体チップ５０の電極５１とを電気的に接続する上下導通用の貫通電極６０が形成される。

以上の工程により、インターポーザ基板２０上に３つの半導体チップ２０，３０，４０が積層された積層型半導体装置１０が完成する。

本例の製造方法では、液状の金属インクを直接にインターポーザ基板２０上の電極２１上に配置して貫通電極６０を形成するから、インターポーザ基板２０上の電極２１と貫通電極６０とを確実に当接させることができる。すなわち、上記金属インクの直接配置により、インターポーザ基板２０と第１半導体チップ３０との隙間のバラツキに対する許容範囲が広く、インターポーザ基板２０の電極２１上に貫通電極６０の形成材料が確実に配置され、その結果、インターポーザ基板２０上の電極２１に対して確実に接続された貫通電極６０を形成することができる。

また、金属インクを積み重ねて形成した貫通電極６０は中実であるので密構造であり断線の可能性が低い。したがって、本例の製造方法により製造された半導体装置１０は、上下導通接続の信頼性が高いものとなる。さらに、本例の製造方法では、貫通電極６０の形成にインクジェット法を用いることにより、メッキ工程が不要になるなど、工程の簡素化が図られる。

なお、本例では、インターポーザ基板２０と第１半導体チップ３０との間に配されるスペーサ６５をインターポーザ基板２０に形成したが、スペーサ６５は、第１半導体チップ３０に形成してもよく、インターポーザ基板２０と第１半導体チップ３０との双方に形成してもよい。同様に、本例では、第１半導体チップ３０と第２半導体チップ４０との間に配されるスペーサ６６を第１半導体チップ３０に形成したが、スペーサ６６は、第２半導体チップ４０に形成してもよく、第２半導体チップ４０と第３半導体チップ５０との双方に形成してもよい。

また、本発明の積層型半導体装置は、インターポーザ基板２０上に、３つの半導体チップを搭載した４層構造に限らず、２層、３層、５層以上の構造にも好ましく適用することができる。

また、本発明の積層基板は、半導体装置に限定されず、多層回路配線基板など、電子機器に用いられる様々な積層基板に適用可能である。

（電子機器）
図１１は、本発明に係る電子機器の一例を示す斜視図である。
この図に示す携帯電話１３００は、表示部１３０１、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えるとともに、筐体内では本発明の積層型半導体装置により高密度実装が実現されている。

本発明の積層型半導体装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の電子機器にも好適に用いることができる。このような電子機器は、信頼性に優れたものとなる。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明に係る積層型半導体基板を模式的に示す断面図。 スペーサ（絶縁部材）の構成例を示す斜視図。 スペーサ（絶縁部材）の構成の他の例を示す図。 スペーサ（絶縁部材）の構成の他の例を示す図。 スペーサ（絶縁部材）の構成の他の例を示す図。 （Ａ）〜（Ｄ）は半導体装置の製造方法の一例を示す図。 （Ａ）〜（Ｄ）は半導体装置の製造方法の一例を示す図。 貫通孔に対するインクジェット法を用いた絶縁膜の形成方法を説明するための図。 ウエハに対して所定の処理を行う様子を示す図。 （Ａ）〜（Ｄ）は金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行う方法を示す図。 電子機器の一例を示す斜視構成図。

符号の説明

１０…半導体装置、２０…インターポーザ基板（第１基板）、２１，５１…電極、３０…第１半導体チップ（第２基板）、３２，４２…貫通孔、３３，４３…絶縁膜、４０…第２半導体チップ（第３基板）、５０…第３半導体チップ（第４基板）、６０…貫通電極、６５，６６，６７…スペーサ（絶縁部材）、７２，７３…開口。

Claims (13)

1. 電極が形成された第１基板と貫通孔が形成された第２基板とを含む積層基板の製造方法であって、
   隙間形成用の絶縁部材を前記第１基板及び前記第２基板の少なくとも一方に配置する工程と、
   前記第１基板の電極と前記第２基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第１基板上に前記第２基板を配置する工程と、
   前記第２基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、を有してなり、
   前記絶縁部材が、前記第１基板の電極または前記第２基板の貫通孔を囲む形状であるとともに前記インクの充填時におけるガス抜き用の開口を有しており、前記第１基板上での前記インクの広がりを堰き止めることを特徴とする積層基板の製造方法。
2. 前記絶縁部材が、ラビリンス構造を有することを特徴とする請求項１に記載の積層基板の製造方法。
3. 前記絶縁部材の配置に、インクジェット法またはフォトリソグラフィ法を用いることを特徴とする請求項１又は２に記載の積層基板の製造方法。
4. 前記第２基板の貫通孔への前記インクの充填時に、前記第２基板の貫通孔の内部に配置されたインクを乾燥させる工程と、前記インクの乾燥膜上にさらに前記インクを配置する工程とを繰り返すことを特徴とする請求項１から請求項３のいずれか１項に記載の積層基板の製造方法。
5. 前記積層基板は、貫通孔が形成された第３基板をさらに含み、
   隙間形成用の別の前記絶縁部材を前記第２基板及び前記第３基板の少なくとも一方に配置する工程と、
   前記第２基板の貫通孔と前記第３基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第２基板上に前記第３基板を配置する工程と、
   前記第３基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、をさらに有してなり、
   前記絶縁部材が、前記第２基板上での前記インクの広がりを堰き止めることを特徴とする請求項１から請求項４のいずれか１項に記載の積層基板の製造方法。
6. 前記積層基板が、電極が形成された第４基板をさらに含み、
   隙間形成用の前記絶縁部材を前記第３基板に配置する工程と、
   前記第３基板の貫通孔と前記第４基板の電極とを位置合わせし、前記絶縁部材を間に挟んで前記第３基板上に前記第４基板を配置する工程と、をさらに有してなり、
   前記絶縁部材が、前記第３基板上での前記インクの広がりを堰き止めることを特徴とする請求項５に記載の積層基板の製造方法。
7. 前記第３基板の貫通孔への前記インクの充填時に、前記第３基板の貫通孔から盛り上がった形状を有する前記インクの乾燥膜を形成することを特徴とする請求項６に記載の積層基板の製造方法。
8. 前記第２基板が半導体チップであることを特徴とする請求項１から請求項７のいずれか１項に記載の積層基板の製造方法。
9. 前記絶縁部材の配置を、ウエハの状態で行うことを特徴とする請求項８に記載の積層基板の製造方法。
10. 電極を有する支持基板と、
    貫通孔を有しかつ前記支持基板上に配置された第１半導体チップと、
    前記第１半導体チップの貫通孔の内部に形成され、前記支持基板の電極に電気的に接続された貫通電極と、
    前記支持基板と前記第１半導体チップとの間に挟まれ、前記支持基板の電極または前記第１半導体チップの貫通孔を囲む形状からなるスペーサと、を含み、
    前記スペーサが、前記支持基板及び前記第１半導体チップに密接するとともに、側部に開口を有することを特徴とする積層型半導体装置。
11. 前記スペーサが、ラビリンス構造を有することを特徴とする請求項１０に記載の積層型半導体装置。
12. 貫通孔を有しかつ前記第１半導体チップ上に配置された第２半導体チップと、
    前記第２半導体チップの貫通孔の内部に形成され、前記第１半導体チップの貫通電極と電気的に接続された貫通電極と、
    前記第１半導体チップと前記第２半導体チップとの間に挟まれ、前記第１半導体チップの貫通孔または前記第２半導体チップの貫通孔を囲む形状からなるスペーサと、をさらに含むことを特徴とする請求項１０又は１１に記載の積層型半導体装置。
13. 電極を有しかつ前記第２半導体チップ上に配置された第３半導体チップと、
    前記第２半導体チップと前記第３半導体チップとの間に挟まれ、前記第２半導体チップの貫通孔または前記第３半導体チップの電極を囲む形状からなる別のスペーサと、をさらに含むことを特徴とする請求項１２に記載の積層型半導体装置。

Images