JPS61248453A - セラミツク基板および半導体装置の製造方法 - Google Patents

セラミツク基板および半導体装置の製造方法

Info

Publication number
JPS61248453A
JPS61248453A JP60090359A JP9035985A JPS61248453A JP S61248453 A JPS61248453 A JP S61248453A JP 60090359 A JP60090359 A JP 60090359A JP 9035985 A JP9035985 A JP 9035985A JP S61248453 A JPS61248453 A JP S61248453A
Authority
JP
Japan
Prior art keywords
ceramic
packages
chips
ceramic substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60090359A
Other languages
English (en)
Inventor
Tsutomu Masuko
増子　力
Shitoshi Yoshida
吉田　志年司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60090359A priority Critical patent/JPS61248453A/ja
Publication of JPS61248453A publication Critical patent/JPS61248453A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はセラミック基板および半導体装置の製造方法に
係り、特に複数のセラミックパッケージを整列したセラ
ミック基板を用い、組立、封止および試験工程において
多数のＩＣが効率良く処理できるようにした製造方法に
関する。
ＩＣなどの半導体装置は日進月歩の勢いで発展しており
、その製造方法もウェハープロセスを始め、組立、試験
工程なども大きく自動化が推進されてきた０例えば、プ
ラスチックＩＣの組立工程においては、複数の半導体チ
ップを一連のリードフレーム上に組み立てして、多数の
リードフレームを同時に封止する方式で量産され、効率
的に処理されている。
しかし、絶縁性、気密性に優れたセラミックＩＣの製造
方法では、上記のプラスチックＩＣに比べて未だその生
産性は効率的とは云えない。従って、セラミック型ＩＣ
においても、更にスループットを向上するための製造方
法が望まれている。
［従来の技術］ 従来のセラミックＩＣの製造方法は単体のセラミックパ
ッケージを使用しており、その単体パッケージに半導体
チップを収容し、組立の各工程を経てセラミックＩＣに
完成させている。第４図（ａｌは従来の単体セラミック
パッケージを用いた組立（Ａｓｓｅｍｂｌｙ）の各処理
工程図である。
即ち、１個の半導体チップ（以下、チップと略称す）１
と単体セラミックパッケージ２とを用意して、パッケー
ジ２にチップを溶着（チップ付ａ）Ｌ、次にワイヤーボ
ンディング（ワイヤー付ｂ）した後、キャップ封止Ｃし
て、リーク（漏れ）テストｄを行なう。次いで、品名を
捺印ｅし、最後に機能試験ｆを行なって、完成させてい
る。
このように、セラミックパッケージを使用したＩＣは、
従来から１個づつ上記の処理工程をランニングさせる組
立方式が用いられている。
第５図はセラミック型ＩＣの一例の外形を示しており、
３はセラミック・リードレス・チップキャリア（ＬＣＣ
）　、４は著名なデュアルインライン・パッケージ（Ｄ
　Ｉ　Ｔ）である。
［発明が解決しようとする問題点］ さて、上記のように、単体の、セラミックパッケージを
使って組立する場合、他のパッケージ、例えばり一ドフ
レームを使ったプラスチックＩＣに比べて、セラミック
ＩＣはその工数が多くかかる欠点がある。
それは、複数のチップを搭載して処理するリードフレー
ムと、１個のチップを搭載しているセラミックパッケー
ジとが、略同等のハンドリング工数を要することから明
らかである。また、自動化機械を使用する場合でも、セ
ラミックパッケージでは処理時間が多くかかる。
組立工程の中でも、特に封止工程においては、セラミッ
クＩＣは１つづつキャップを被せる作業となり、プラス
チックＩＣのように一括注入して処理できる方式に比べ
て、工数が増加する。
本発明は、このようなセラミックＩＣの処理工数を低減
させて、セラミックＩＣを安価に作成するための製造方
法と、そのためのセラミック基板（パッケージ）を提案
するものである。
［問題点を解決するための手段］ その問題は、外部端子を備えた複数のセラミックパッケ
ージが、１枚のセラミック基板上に整列して配置され、
且つ、隣接するセラミックパッケージとの間に、破断し
得る接続部が設けられているセラミック基板を用い、こ
のようなセラミック基板上の複数のセラミックパッケー
ジにそれぞれチップを溶着して、組立、封止および試験
の各工程を経た後、個々のセラミック半導体装置（セラ
ミックＩＣ）に分割されるようにした製造方法によって
解決される。
［作用］ 即ち、１枚のセラミック基板上に規則正しくＸ方向、Ｙ
方向に整列してパッケージを配置し、その状態で工程処
理する。そして、最終工程で破断する。
そうすると、ハンドリングなどの処理工数が短縮されて
、コストダウンすることができる。
［実施例〕 以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるセラミック基ｖｉ１０の一実施
例の平面図を示している。本例はＬＣＣの例で、縦に２
つのパフケージ５を接続し、横には３個〜５個のパッケ
ージ５を接続して、１枚のセラミック基板には複数のパ
ッケージが形成されている。点線で示す部分６，７が接
続部で、その部分は破断し易いように、セラミックが楔
（（さび）形に作成されている。
第２図（ａｌはその斜視図を示しており、同図（ト））
は第２図（ａ）のＡＡ”断面図である。第２図には接続
部６，７が明示されており、組立の各工程を終えた後に
、分割用溝８からその接続部６．７で分断されて、単体
のセラミックＩＣに分割される。
且つ、９は外部端子であり、このようなセラミック基板
はグリーンシートを積層した多層セラミック基板からな
り、内部には多数の内部配線が形成されている。
第４図（ｂ）は本発明にかかる組立工程の工程図である
。複数のチップ１とセラミック基板１０とを用意して、
複数のパフケージ５に複数のチップをそれぞれ溶着（チ
ップ付ａ）Ｌ、次いでワイヤーボンディング（ワイヤー
付ｂ）を行なう。これらはセラミック基板１０を位置決
めしておけば、次々に複数のチップを溶着し、ワイヤー
ボンディングすることができる。従って、位置決めに要
する時間は大幅に減少する。次に、キャップ封着Ｃも複
数個を同時に自動的に行なうことができ、その他の漏れ
テス）ｄや捺印ｅ１機能試験ｆも同様に一括処理される
。そして、最後に単体のセラミックＩＣに分割ｇされる
。かくして、本発明にかかるセラミック基板を用いるこ
とによって、ハンドリングの工数が大幅に減少する。
第３図は分割後のＬＣＣ型パッケージを用いたセラミッ
クＩＣの断面図を示しており、１１はワイヤー、１２は
キャップで、従来のＬＣＣ型と何等変わりはな（形成さ
れる。
［発明の効果コ 以上の説明から明らかなように、本発明によればセラミ
ック基板を用い、セラミックＩＣの組立処理工数を減少
させて、そのコストダウンに大きく寄与するものである
。
なお、上記はＬＣＣ型パッケージの例で説明しているが
、その他のＤＩＰやＰＧＡ（ピングリッドアレイ）など
のパッケージにも適用できることは云うまでもない。
【図面の簡単な説明】
第１図は本発明にかかるセラミック基板の一実施例の平
面図、 第２図（ａ）、　（ｂ）はその斜視図と断面図、第３図
はそのＩＣの断面図、 第４図（ａ）は従来の組立工程図、同図（ｂ）は本発明
にかかる組立工程図、 第５図はセラミックＩＣの外形図である。 図において、 １はチップ、　　　　　　２は単体パッケージ、３はＬ
ＣＣパッケージ、４はＤＩＴパッケージ、５はセラミッ
ク基板の中の１個のパッケージ、６．７は接続部、　　
　８は分割用溝、９は外部端子、　　　　１０はセラミ
ック基板、１１はワイヤー、　　　　１２はキャップ＠
ＩＩｌ！！４廃明４でラミ、７蒼イ反峠命の＠２図　才
（ｒｌｌＪ４９！必ｖ−１ｆｒｆａ潤＠　　３　図　　
　セラミＶ）ＩＣ／１劇ｒ由うＧ口＠４閃　尾Ｉｎ符図

Claims (2)

    【特許請求の範囲】
  1. （１）分割用溝によつて基板表面が複数の領域に分割さ
    れ、各領域に素子搭載部および外部端子が形成されてお
    り、前記分割用溝を境に基板を複数に分断できるように
    したことを特徴とするセラミック基板。
  2. （２）単一のセラミック基板の表面を分割用溝によつて
    複数の領域に分割し、各領域にはそれぞれ素子搭載部お
    よび外部端子を形成しておき、各領域に対して半導体素
    子を搭載し、且つ、素子載置部の封止をおこなつた後に
    、前記分割用溝を境に前記セラミック基板を複数個のパ
    ッケージにするようにしたことを特徴とする半導体装置
    の製造方法。
JP60090359A 1985-04-25 1985-04-25 セラミツク基板および半導体装置の製造方法 Pending JPS61248453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60090359A JPS61248453A (ja) 1985-04-25 1985-04-25 セラミツク基板および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60090359A JPS61248453A (ja) 1985-04-25 1985-04-25 セラミツク基板および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61248453A true JPS61248453A (ja) 1986-11-05

Family

ID=13996337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60090359A Pending JPS61248453A (ja) 1985-04-25 1985-04-25 セラミツク基板および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61248453A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319521A (en) * 1992-08-17 1994-06-07 Rockwell International Corporation Ceramic frames and capsules for Z-axis modules
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120833A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Testing method for leakage
JPS5835367A (ja) * 1981-08-24 1983-03-02 三菱重工業株式会社 冷暖房給湯装置
JPS5886748A (ja) * 1981-11-18 1983-05-24 Nec Corp チツプキヤリア−群を構成する基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120833A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Testing method for leakage
JPS5835367A (ja) * 1981-08-24 1983-03-02 三菱重工業株式会社 冷暖房給湯装置
JPS5886748A (ja) * 1981-11-18 1983-05-24 Nec Corp チツプキヤリア−群を構成する基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319521A (en) * 1992-08-17 1994-06-07 Rockwell International Corporation Ceramic frames and capsules for Z-axis modules
JPH06318625A (ja) * 1993-01-27 1994-11-15 Trw Inc 電子装置を大量に同時にシール及び電気接続する方法

Similar Documents

Publication Publication Date Title
US5614441A (en) Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package
JPS629639A (ja) 半導体装置の製造方法
JPS61101067A (ja) メモリモジユ−ル
JPH023262A (ja) リードフレーム組立体とその加工方法
JPH06244360A (ja) 半導体装置
JPH0613436A (ja) キャリアのない集積回路パッケージ
JP2001189402A (ja) 半導体装置およびその製造方法
US6190938B1 (en) Cross grid array package structure and method of manufacture
JPS61248453A (ja) セラミツク基板および半導体装置の製造方法
JPS58218149A (ja) 樹脂封止ダイオ−ド用リ−ドフレ−ム
JPH088385A (ja) 樹脂封止型半導体装置
JPH0221139B2 (ja)
JPH05315540A (ja) 半導体装置
JP3466354B2 (ja) 半導体装置
JPH02229461A (ja) 半導体装置
JPH04279052A (ja) 半導体集積回路装置
JPH09252083A (ja) 電子装置及びその製造方法
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JP3055984U (ja) 複数チップモジュールパッケージ構造
JPS58166755A (ja) 回路アセンブリ
JPH0138913Y2 (ja)
JP2003078072A (ja) 半導体装置の製造方法
JPH08316397A (ja) 半導体装置およびその製造方法
JP2002203945A (ja) 半導体装置及びその製造方法
JPH0385752A (ja) 半導体素子のリードフレーム及び半導体素子