JP3055984U - 複数チップモジュールパッケージ構造 - Google Patents

複数チップモジュールパッケージ構造

Info

Publication number
JP3055984U
JP3055984U JP1997011242U JP1124297U JP3055984U JP 3055984 U JP3055984 U JP 3055984U JP 1997011242 U JP1997011242 U JP 1997011242U JP 1124297 U JP1124297 U JP 1124297U JP 3055984 U JP3055984 U JP 3055984U
Authority
JP
Japan
Prior art keywords
package
chip
base substrate
chip module
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1997011242U
Other languages
English (en)
Inventor
▲紹▼萍 呂
自湘 ▲黄▼
Original Assignee
同欣電子工業股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 同欣電子工業股▲分▼有限公司 filed Critical 同欣電子工業股▲分▼有限公司
Priority to JP1997011242U priority Critical patent/JP3055984U/ja
Application granted granted Critical
Publication of JP3055984U publication Critical patent/JP3055984U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 ベース基板に設置する前にワイヤボンディン
グ・パッケージされた単マイクロチップパッケージを備
えることにより、モジュールの不良率を低減でき、一般
のベース基板が使用でき、かつリサイクルが容易な複数
チップモジュールパッケージ構造を提供する。 【解決手段】 金ワイヤ３３によるチップ３２とチップ
基板３１との電気接続と、パッケージ層３４の形成及び
パッケージ層１１を介した金属カバー２０の設置によ
り、予めワイヤボンディング・パッケージされた複数の
単マイクロチップパッケージ３０がボール３５を介して
ベース基板１０上に設置されている。単マイクロチップ
パッケージは、ベース基板１０への設置前に一つのまと
まった構成を有しているので、予め不良品を排除するこ
とにより、モジュールの不良率を低減でき、またリサイ
クルも容易となる。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は、複数チップモジュールパッケージ構造に関し、特に複数のチップが それぞれが予めワイヤボンディング・パッケージされた後、ベース基板に取り付 けられることを特徴とした複数チップモジュールパッケージ構造に関する。
【０００２】
【従来の技術】
従来の複数チップモジュールは、複数のチップを有するモジュールをベース基 板に設けてから、金ワイヤによってそれぞれのチップの回路をベース基板の回路 に電気接続していた。
【０００３】
【考案が解決しようとする課題】
しかしながら、前記のような複数チップモジュールには、以下のような問題が あった。 （１）前記モジュールには複数のチップを含むので、金ワイヤによってベース基 板の回路と電気接続するのは手数が多く、また一枚のチップの電気接続が失敗し た場合、モジュール全体を廃棄しなければならなかった。このため、非常に高い 不良率（約１０〜２０％）であった。 （２）従来のチップモジュールには複数のチップを有するので、ベース基板に電 気接続する際に、特殊なベース基板を使用する必要があり、コストが高くなって いた。 （３）不良品と判定されたモジュールには、使用できるチップが多く含まれてい るものもあるが、モジュールは既にパッケージされているので、リサイクルの作 業が困難であった。
【０００４】 本考案の複数チップモジュールパッケージ構造は、前記従来の問題を解決する ものであり、ベース基板に設置する前にワイヤボンディング・パッケージされた 単マイクロチップパッケージを備えることにより、モジュールの不良率を低減で き、一般のベース基板が使用でき、かつリサイクルが容易な複数チップモジュー ルパッケージ構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本考案の複数チップモジュールパッケージ構造は、 ベース基板に複数のチップを設置し、金属カバーによって前記ベース基板がパッ ケージされている複数チップモジュールパッケージ構造であって、前記複数のチ ップのそれぞれは前記ベース基板に設置する前にワイヤボンディング・パッケー ジされ、かつ単マイクロチップパッケージを形成していることを特徴とする。
【０００６】 前記のような複数チップモジュールパッケージ構造によれば、単マイクロチッ プパッケージは、ベース基板に設置する前にワイヤボンディング・パッケージが 行われているので、単マイクロチップパッケージ毎に各チップを予めテストする ことにより、モジュールを構成する前に不良品を排除できる。このため、モジュ ールとしての不良品を低減できる。
【０００７】 前記複数チップモジュールパッケージ構造においては、前記単マイクロチップ パッケージは、それぞれ金ワイヤによって、前記チップとチップの基板とが電気 接続され、前記チップの表面にはパッケージ層が形成されていることが好ましい 。
【０００８】 前記のような複数チップモジュールパッケージ構造によれば、単マイクロチッ プパッケージを、一つのまとまった構成とすることができる。 また、前記単マイクロチップパッケージの下面に複数のボールが形成され、前 記複数のボールによって前記単マイクロチップパッケージと前記ベース基板とが 電気接続されていることが好ましい。
【０００９】 前記のような複数チップモジュールパッケージ構造によれば、単チップパッケ ージは、ベース基板に設置する前に完成しているので、ベース基板には、特殊な 処理を施す必要がなく、コストを大幅に低減できる。さらに、単マイクロチップ パッケージは、ベース基板から容易に取り外すことができるので、リサイクルが 容易である。
【００１０】 また、前記ベース基板の下面に複数のボールが形成され、前記複数のボールに よって、前記単マイクロチップパッケージとコンピュータ基板とを電気接続する ことが好ましい。前記のような複数チップモジュールパッケージ構造によれば、 複数チップモジュールパッケージは、コンピュータ基板への取り付け、取り外し が容易である。
【００１１】
【考案の実施の形態】
以下、図面を参照しながら本考案の複数チップモジュールパッケージ構造の一 実施形態について説明する。図１は、本考案の複数チップモジュールパッケージ 構造の一実施形態を示す平面図である。図２は、図１のI−I線における断面図で ある。図３は図１の底面図である。
【００１２】 なお図１では、単マイクロチップパッケージ３０のレイアウト、及びチップ３ ２と金ワイヤ３０との関係を分かり易くするために、パッケージ層１１、３４の 図示は省略し、カバー２０についても、天面部の図示は省略し、側壁部のみの図 示とした。図２の断面図では、パッケージ層１１、３４及びカバー２０は省略す ることなく図示した。
【００１３】 以下、製造工程順に説明する。図２に示したように、まずチップ３２をチップ 基板３１上に設置して、金ワイヤ３３によってチップ３２とチップ基板３１とを 電気接続する。次に、チップ３２の上面にパッケージ層３４を形成し、チップ基 板３１の下面にはボール３５を形成する。以上のようにして、単マイクロチップ パッケージ３０が完成する。
【００１４】 単マイクロチップパッケージ３０は、ベース基板１０に設置する前に、ワイヤ ボンディング・パッケージが行われているので、単マイクロチップパッケージ３ ０毎に各チップを予めテストすることにより、モジュールを構成する前に不良品 を排除できる。このため、モジュールとしての不良品を低減できる。
【００１５】 次に、図１に示したように、複数（図１では４枚）の単マイクロチップパッケ ージ３０をボール３５によってベース基板１０の上面に配置すると共に、単マイ クロチップパッケージ３０とベース基板１０とを電気接続する。この際、単チッ プパッケージは、すでに完成しているので、ベース基板には、特殊な処理を施す 必要がない。このため、特殊なベース基板を使用する必要がないので、コストを 大幅に低減できる。
【００１６】 次に、図２に示したように、パッケージ層３４の上面にパッケージ層１１を形 成し、カバー２０で覆う。以上のような工程を経て、複数チップモジュールパッ ケージが完成する。このような本考案の複数チップモジュールパッケージでは、 複数の単マイクロチップパッケージ３０がベース基板１０上に、ボール３５を介 して設置されているので、単マイクロチップパッケージ３０は、ベース基板１０ から容易に取り外すことができる。さらに、各単マイクロチップパッケージ３０ は、一つのまとまった構成を有しているので、いったん完成した複数チップモジ ュールパッケージから、単マイクロチップパッケージ３０を取り外してリサイク ルすることも可能である。
【００１７】 例えば、複数チップモジュールパッケージとしては、不良品と判定されても、 複数チップモジュールパッケージ全体を廃棄することなく、良品である単マイク ロチップパッケージ３０を取り外してリサイクルすることが容易にできる。
【００１８】 また、この複数チップモジュールパッケージを例えばコンピュータ基板に設置 する場合には、図２、３に示したように前記ベース基板１０の下面にボール１２ を形成し、これらボール１２によって複数モジュールパッケージとコンピュータ 基板とを電気接続する。このことにより、複数チップモジュールパッケージは、 コンピュータ基板への取り付け、取り外しが容易になる。
【００１９】
【考案の効果】
以上のように、本考案の複数チップモジュールパッケージ構造は、以下のよう な効果がある。 （１）単マイクロチップパッケージは、ベース基板への設置前にワイヤボンディ ング・パッケージが行われているので、単マイクロチップパッケージ毎に各チッ プを予めテストすることにより、モジュール構成前に不良品を排除できる。この ため、モジュールとしての不良品を低減できる。 （２）ベース基板への設置前に、単チップパッケージはすでに完成しているので 、ベース基板には、特殊な処理を施す必要がなく、コストを大幅に低減できる。 （３）単マイクロチップパッケージは、一つのまとまった構成を有しており、か つベース基板から容易に取り外すことができるので、リサイクルが容易である。
【図面の簡単な説明】
【図１】本考案の複数チップモジュールパッケージ構造
の一実施形態を示す平面図
【図２】図１のI−I線における断面図
【図３】図１の底面図
【符号の説明】
１０ ベース基板 １１，３４ パッケージ層 １２，３５ ボール ２０ カバー ３０ 単マイクロチップパッケージ ３１ チップ基板 ３２ チップ ３３ 金ワイヤ

Claims (4)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ベース基板に複数のチップを設置し、金
    属カバーによって前記ベース基板がパッケージされてい
    る複数チップモジュールパッケージ構造であって、前記
    複数のチップのそれぞれは前記ベース基板に設置する前
    にワイヤボンディング・パッケージされ、かつ単マイク
    ロチップパッケージを形成していることを特徴とする複
    数チップモジュールパッケージ構造。
  2. 【請求項２】 前記単マイクロチップパッケージは、そ
    れぞれ金ワイヤによって、前記チップとチップの基板と
    が電気接続され、前記チップの表面にはパッケージ層が
    形成されている請求項１に記載の複数チップモジュール
    パッケージ構造。
  3. 【請求項３】 前記単マイクロチップパッケージの下面
    に複数のボールが形成され、前記複数のボールによって
    前記単マイクロチップパッケージと前記ベース基板とが
    電気接続されている請求項１または２に記載の複数チッ
    プモジュールパッケージ構造。
  4. 【請求項４】 前記ベース基板の下面に複数のボールが
    形成され、前記複数のボールによって、前記単マイクロ
    チップパッケージとコンピュータ基板とを電気接続する
    請求項１から３のいずれかに記載の複数チップモジュー
    ルパッケージ構造。
JP1997011242U 1997-12-22 1997-12-22 複数チップモジュールパッケージ構造 Expired - Lifetime JP3055984U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1997011242U JP3055984U (ja) 1997-12-22 1997-12-22 複数チップモジュールパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1997011242U JP3055984U (ja) 1997-12-22 1997-12-22 複数チップモジュールパッケージ構造

Publications (1)

Publication Number Publication Date
JP3055984U true JP3055984U (ja) 1999-02-02

Family

ID=43189976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1997011242U Expired - Lifetime JP3055984U (ja) 1997-12-22 1997-12-22 複数チップモジュールパッケージ構造

Country Status (1)

Country Link
JP (1) JP3055984U (ja)

Similar Documents

Publication Publication Date Title
US7692931B2 (en) Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US6207467B1 (en) Multi-chip module with stacked dice
US7671451B2 (en) Semiconductor package having double layer leadframe
US6291894B1 (en) Method and apparatus for a semiconductor package for vertical surface mounting
US7326592B2 (en) Stacked die package
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
US6620648B2 (en) Multi-chip module with extension
JPS6290953A (ja) 樹脂封止型半導体装置
US7977780B2 (en) Multi-layer package-on-package system
JP2003516637A (ja) 二重ダイ集積回路パッケージ
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US7524699B2 (en) Electronic component and a panel
US8101470B2 (en) Foil based semiconductor package
JP2001118983A (ja) マルチチップモジュールのパッケージングプロセス
JP3055984U (ja) 複数チップモジュールパッケージ構造
TW200300286A (en) Package enclosing multiple packaged chips
US8097952B2 (en) Electronic package structure having conductive strip and method
US7323765B2 (en) Die attach paddle for mounting integrated circuit die
JPH0322544A (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2682200B2 (ja) 半導体装置
JP2005332973A (ja) 半導体装置およびその製造方法
KR101096454B1 (ko) 반도체 패키지 및 그 제조방법